一種新型的跨導恒定的差分對輸入電路的制作方法
【技術領域】
[0001] 本發(fā)明涉及CMOS模擬電路設計領域，特別是涉及一種新型的跨導恒定的差分對 輸入電路。
【背景技術】
[0002] 在軌到軌的運算放大器（railtorailoperationalamplifier,Rail-to-Rail OPAMP)設計中，要求輸入級從電源低電位至高電位，即在軌到軌電壓范圍內(nèi)具有恒定跨導 的功能（constanttransconductance)。而單獨的PMOS或NMOS差分輸入對在全電壓范圍 內(nèi)將處于截止、亞閾值、線性和飽和四個工作區(qū)域，其跨導由零變化至最大值。
[0003] 由于PMOS管在低柵電壓下開啟，高的柵電壓下截止；而NMOS管則恰恰相反，其在 低的柵電壓下截止，高的柵電壓下開啟。根據(jù)這個特性，使NMOS差分對與PMOS差分對并聯(lián) 作為輸入級時，則NMOS對截止的時候PMOS對開啟，或PMOS對截止的時候NMOS開啟；此時電 路的跨導恒大于零。另一方面，在輸入電壓處于高或低電平時，輸入級只有NMOS對或PMOS 對開啟，則電路的總跨導Gm,t(rtal為：
[0006] 其中1%和kP為比例系數(shù)，可以通過調(diào)整電路尺寸及電性參數(shù)，使其相等；Id,NMQS和 Id,P?s分別為NMOS差分輸入對和PMOS差分輸入對的漏源電流。假設參數(shù)k和Id，使得存在 以下關系：
[0007]kN -kp-k，Id，NM0S -Id，PM0S-Id (3)
[0008] 則在輸入電壓為高和低電平時，電路跨導恒定。而在當輸入電壓處于較中間值時， 使PMOS差分輸入對和NMOS差分輸入對都開啟且處于飽和區(qū)時，此時電路的跨導為：
[0009]
[0010] 這個數(shù)值是在輸入電壓在較高或較低電平時的兩倍。此時在全電壓的輸入范圍 內(nèi)，差分輸入對管的跨導并非為恒定值。因此需要修改電路結構以實現(xiàn)恒定跨導。
[0011] 現(xiàn)有技術中一種實現(xiàn)恒定跨導的現(xiàn)有電路結構是通過改變輸入對管的尾電流來 使其跨導在不同輸入電壓下恒定。其原理圖如圖1所示。PM1、PM2管為PMOS差分輸入對，NMl、NM2管為NMOS差分輸入對；Itail灘和Itail,p職分別為NMOS差分輸入對和PMOS差分輸 入對的尾電流源，且調(diào)節(jié)電路參數(shù)使：
[0012] !tail, NMOS一I tail, PMOS一I tail O
[0013]NM3和PM3管為開關管，其柵電壓分別為VBIASN和VBIASP;模塊3XCM_N和3XCM_ P分別為1:3和3:1的電流鏡結構，通過將匪3和PM3的漏電流放大3倍輸入至NMOS差分 輸入對和PMOS差分輸入對的源電極。
[0014] 其具體工作原理如下所述：
[0015] 輸入電壓在軌到軌的電壓范圍內(nèi)時，變化PMOS差分輸入對和NMOS差分輸入對的 尾電流使其漏極電流改變從而使其跨導變化。其中1和Vb分別為A節(jié)點和B節(jié)點的電壓； VtM和VthP分別為NMOS差分輸入對和PMOS差分輸入對的閾值電壓。
[0016] ①當0彡Vin<VthN+VB時，NMOS差分輸入對的柵源電壓低于VthN從而處于截止 區(qū)，PMOS差分輸入對處于飽和區(qū)。輸入對的總跨導Gnbttrtal為：
[0017]
[0018] ②當Va+IVthpI彡Vin<VDD時，PMOS差分輸入對的柵源電壓絕對值低于VthP絕對 值從而處于截止區(qū)，NMOS差分輸入對處于飽和區(qū)，輸入對的總跨導Gm,t(rtal為：
[0020]③當VthN+VB<Vin<VA+1VthpI時，PMOS的柵源電壓絕對值高于VthP絕對值、且NMOS差分輸入對差分輸入對的柵源電壓高于VthN從而都處于開啟狀態(tài)，此時輸入對的總 跨導為：
[0022]由于Id,MQS在隨Vin增大而增大的同時Id,PMQS在隨Vin增大而減小，所以其平方根 之和的變化量較小。特別的當PMOS、NMOS差分輸入對都處于飽和區(qū)時，Gnbtrtal大小為：
[0024] 此時實現(xiàn)了輸入差分對在全電壓范圍的跨導恒定，這就是3倍電流鏡跨導恒定的 原理。
[0025] -種實現(xiàn)該現(xiàn)有電路結構的的具體電路如圖2。NM4和PM4管作為NMOS差分輸入 對和PMOS差分輸入對的尾電流源；NM3和PM3作為開關管；NM5、NM6管組成3倍電流鏡模 塊3XCM_N，PM5、PM6管組成3倍電流鏡模塊3XCM_P。
[0026] 該電路原理如前所述。但是該結構中，單獨的用PM4或NM4這樣一個MOSFET來 做電流源，在隨共模輸入電壓變化的同時，A、B節(jié)點電壓會使其電流值變化，特別是當開關 管在開啟的狀態(tài)下，開關管的漏源電壓較大，有時會迫使尾電流源管NM4、PM4進入線性區(qū)， 從而影響電流源電流精度。另一方面要求3倍尾電流源開關管PM3、NM3的柵電壓VBIAS5、 VBIAS6精度較高，這在電路中是較難產(chǎn)生的，且在制造工藝、電源電壓及溫度等條件的變化 下，其所需的電壓偏置和產(chǎn)生的偏置電壓都在變化，在某些極限情況下產(chǎn)生的偏置電壓可 能不符合電路要求，這極大的限值了電路的性能。
[0027] 3倍電流鏡恒定跨導電路的理論中利用輸入對管從開啟到關斷的過程中，導致B 節(jié)點電位Vb的降低，如圖2所示，使得NM3管的Vgs增大，直到Vgs>VtM時，NM3管開啟以使 整個3倍電流鏡模塊3XCM_P開啟，同理開啟3XCM_N模塊電路，來使NMOS和PMOS輸入對管 互補輸出電流，從而使整個輸入管跨導恒定。而在這個過程中B點電位的變化會帶來尾電 流源電流值的變化。特別是開關管匪3、PM3,在當輸入共模電壓處于中間值時，要求開關管 匪3、PM3處于關斷狀態(tài)下，漏電流小，則要求開關管溝道足夠長且寬長比足夠??；而當輸入 共模電壓處于極端情況下，則要求開關管匪3、PM3開啟且導通電阻足夠小，這就要求其溝 道足夠短且寬長比足夠大。這對矛盾不易調(diào)和，在一些電路分析中常出現(xiàn)開關管在開啟的 同時其漏源電壓太大，導致尾電流源管處于線性區(qū)！另一方面，3倍電流鏡恒定跨導電路要 求產(chǎn)生精確的偏置電壓VBIASN、VBIASP，如圖2所示，這增加了電路的設計復雜度；同時在 一些極端的電路工藝、環(huán)境、電源情況下，產(chǎn)生的該偏置電壓極可能不再符合電路要求。

【發(fā)明內(nèi)容】

[0028] 為克服上述現(xiàn)有技術存在的不足，本發(fā)明之目的在于提供一種新型的跨導恒定的 差分對輸入電路，其通過監(jiān)測節(jié)點A、B的電壓，將3倍尾電流源開關管偏置電壓值浮動到合 適的值來控制開關管開啟與否，以達到控制差分對尾電流的變化從而達到輸入跨導和恒定 的目的；同時監(jiān)測A、B節(jié)點電壓的電路不會反過來影響尾電流管NM4、PM4的電流值。
[0029] 為達上述及其它目的，本發(fā)明提出一種新型的跨導恒定的差分對輸入電路，所述 差分對輸入電路包括NMOS差分輸入對（匪1、匪2管）與PMOS差分輸入對（PM1、PM2管）， 所述NMOS差分輸入對與PMOS差分輸入對的尾電流源數(shù)值均為Ici,所述差分對輸入電路通 過監(jiān)測PMOS差分輸入對的中間節(jié)點A與NMOS差分輸入對的中間節(jié)點B的電壓并經(jīng)過其電 壓值浮動以控制3倍尾電流源開關管（W3、PM3)開啟或關斷31。電流源，所述31。電流源連 接至輸入差分對作為其尾電流的一部分。
[0030] 進一步地，所述差分對輸入電路包括：
[0031] 輸入差分對基本電路，用于放大輸入信號，包括NMOS輸入差分對管（匪1，匪2)、 PMOS輸入差分對管（PM1，PM2)以及各自的尾電流源（匪3、PM3);
[0032] NMOS差分輸入對3倍電流源模塊，用于根據(jù)輸入電壓動態(tài)開啟或關閉N型3倍恒 流源，包括N型3倍電流源取樣管（NM6，匪7)、N型3倍電流源開關電路（NM4)以及N型3 倍電流源（NM5);
[0033] PMOS差分輸入對3倍電流源模塊，用于根據(jù)輸入電壓動態(tài)開