用于解碼渦輪乘積碼的校驗子表的制作方法
【專利說明】用于解碼滿輪乘積碼的校驗子表
[0001] 相關申請的交叉引用
[0002] 本申請要求于2013年4月26日提交的發(fā)明名稱為"SYNDROMETABLESFOR DECODINGTURBO-PRODUCTCODESBAS抓ONBOSE-CHAUD冊RI-HOCQUENG皿M(BCH)AND RE邸-S化OMON(RS)CODES(用于基于博斯-喬赫里-霍克文黑姆度CH)碼和里德-所羅口 巧巧碼來解碼滿輪乘積碼的校驗子表）"的第61/816512號（代理人案號LINKP135+)的美 國臨時專利申請的優(yōu)先權，其通過引用合并于此而用于所有目的。
【背景技術】
[0003] 滿輪乘積碼（TPC，turbo-pro化Ctcode)是一種類型的錯誤校正碼。在TPC編碼 期間，有效負載信息W矩陣布置，TPC編碼器使用組件碼（componentcode)來編碼行和列。 例如，行被W某種方式分組（例如，每個組為1位"高"）并被編碼。然后，列被W某種方式 分組（例如，每個組為1位"寬"）并被編碼。在解碼器端，從數(shù)據(jù)存儲緩沖器訪問數(shù)據(jù)多 次，用于行解碼和列解碼。從數(shù)據(jù)存儲緩沖器訪問運么大量的數(shù)據(jù)的開銷是巨大的。能夠 克服該瓶頸的有效架構將是所期望的。
【附圖說明】
[0004] 在下面的【具體實施方式】和附圖中公開了本發(fā)明的各種實施例。
[0005] 圖1是圖示在TPC解碼期間使用被儲存的組件校驗子的過程的實施例的流程圖。
[0006] 圖2是圖不TPC碼字、行碼字和列碼字的實施例的不圖。
[0007] 圖3是圖示TPC解碼器的第一實施例的示圖。
[0008] 圖4是圖示行校驗子緩沖器和列校驗子緩沖器的實施例的示圖。
[0009] 圖5是圖不初始化過程的實施例的流程圖。
[0010] 圖6是圖示用二元BCH碼構建的TPC碼字的實施例的示圖。
[0011] 圖7是圖示初始化之后的行校驗子緩沖器和列校驗子緩沖器的實施例的示圖。
[0012] 圖8是圖示用于對正被處理的組件碼字索引執(zhí)行的組件解碼的過程的實施例的 流程圖。
[0013] 圖9是圖示用于在第一組件校驗子緩沖器中更新正被處理的組件碼字索引的過 程的實施例的流程圖。
[0014] 圖10是圖示用于在第二組件校驗子緩沖器中更新與正被處理的組件碼字索引相 關的一個或更多個組件碼字索引的過程的實施例的流程圖。
[0015] 圖11是圖示在行解碼的第一次迭代之后但在列解碼的第一次迭代之前的行校驗 子緩沖器和列校驗子緩沖器的實施例的示圖。
[0016] 圖12是圖示在列解碼的第一次迭代之后但在行解碼的第二次迭代之前的行校驗 子緩沖器和列校驗子緩沖器的實施例的示圖
[0017] 圖13是圖示TPC解碼器的第二實施例的示圖。
[0018] 圖14是圖示用于更新被儲存在TPC緩沖器中的TPC碼字的過程的實施例的流程 圖。
【具體實施方式】
[0019] 本發(fā)明可WW大量的方式來實施，包括實施為：過程；裝置；系統(tǒng)；物的組合；在計 算機可讀儲存介質上實施的計算機程序產品；和/或處理器（諸如被配置用來運行儲存在 禪接至處理器的存儲器上的指令和/或由禪接至處理器的存儲器提供的指令的處理器）。 在本說明書中，運些實施方式或本發(fā)明可采用的其他任何形式可W被稱作技術?？傮w而言， 在本發(fā)明的范圍之內可W改變所公開的過程中的步驟的次序。除非另外陳述，否則組件 (諸如被描述為被配置用來執(zhí)行任務的處理器或存儲器）可W被實施為暫時地被配置用來 在給定時間執(zhí)行該任務的一般組件或被制造用來執(zhí)行該任務的專用組件。如本文中所使用 的，術語"處理器"指被配置用來處理數(shù)據(jù)（諸如計算機程序指令）的一個或更多個器件、 電路和/或處理核。
[0020] 下面連同附圖一起提供對本發(fā)明的一個或更多個實施例的詳細描述，附圖圖示本 發(fā)明的原理。結合運些實施例來描述本發(fā)明，但本發(fā)明不局限于任何實施例。本發(fā)明的范 圍僅受權利要求限制，本發(fā)明包含大量的替代、變型和等價物。在下面的描述中闡述了大量 的具體細節(jié)，W提供對本發(fā)明的透徹理解。運些細節(jié)被提供W用于示例的目的，本發(fā)明可W 在無運些具體細節(jié)中的一些或所有的情況下根據(jù)權利要求來實施。為了清晰的目的，未詳 細地描述與本發(fā)明相關的技術領域中已知的技術材料，使得本發(fā)明不被不必要地混淆。 [002U圖1是圖示在TPC解碼期間使用儲存的組件校驗子的過程的實施例的流程圖。在 所示示例中，該過程通過TPC解碼器來執(zhí)行，例如，TPC解碼器為讀取控制器的一部分。圖 1中描述的TPC解碼過程不束縛于任何特定的TPC格式、碼比率和/或組件碼類型，只要組 件碼具有把校驗子作為輸入的解碼器，圖1中描述的TPC解碼過程就可W與各種TPC編碼 器一起使用。
[0022] 在100處，從組件校驗子緩沖器獲得與滿輪乘積碼（TPC，turbo-pro化Ctcode)碼 字相關聯(lián)的一個或更多個組件校驗子的組。例如，TPC碼字包括多個列碼字和多個行碼字。 列碼字和行碼字可W更籠統(tǒng)地被稱作組件碼字。對于每個碼字，從行碼字來計算出單個校 驗子，產生行校驗子，從列碼字來計算出單個校驗子，產生列校驗子。在步驟100處從儲存 器獲得的組件校驗子可W為行校驗子或列校驗子。
[0023] 在一些實施例中，行校驗子和列校驗子分別被分開地儲存在行校驗子緩沖器和列 校驗子緩沖器中。在運樣的實施例中，將從行校驗子緩沖器獲得行校驗子，將從列校驗子緩 沖器獲得列校驗子。
[0024] 在一些實施例中，在一些初始化序列或先于圖1的其他過程期間，用初始的行校 驗子組和初始的列校驗子組來填充行校驗子緩沖器和列校驗子緩沖器。例如，用來產生TPC 碼字的組件碼可W為循環(huán)糾錯碼，諸如博斯-喬赫里-霍克文黑姆度CH)碼或里德-所羅口 巧巧碼。考慮到自然數(shù)m和t，具有長度n= 2"-1的t-糾錯二元BCH碼被定義為：{c(X)G GF似[X] :degC(X)《n-1,C(a) =C(曰2) =C(曰3)=…=C(曰2*) = 0} 陽0巧]其中，aGGF(2")為本原元素。換言之，其為最多n-1次的所有二元多項式的集 合，使得當運些被當做關于GF〇m)的多項式時，他們必須具有a、a2、a3、…、a2t作為他們的 根。
[00%] 如果C(X)為被傳輸?shù)拇a字，e(X)為錯誤多項式，且r(X) =C(X)+e(X)為接收到 的碼字，那么考慮到a、a2、a3、…、a2t是C(X)的根，初始的組件校驗子可W被計算為：
[0027] S;=r(a1") =e(a1")，i= 〇、1、…、2t-l。
[0028] 可W使用任何合適的校驗子技術來分別用初始的行校驗子的組或初始的列校驗 子的組來填充行校驗子緩沖器和/或列校驗子緩沖器。
[0029] 在102處，關于一個或更多個組件校驗子的組執(zhí)行組件解碼。例如，如果在步驟 100處獲得行校驗子的組，那么步驟102處的組件解碼包括行解碼，步驟102可W由專用行 解碼器或配置有行編碼的一般用途的解碼器來執(zhí)行?；蛘撸绻诓襟E100處獲得列校驗 子的組，那么步驟102處的組件解碼包括列解碼，步驟102可W由專用列解碼器或被配置有 列編碼的一般用途的解碼器來執(zhí)行。每當組件解碼成功時，步驟102包括：（1)提交對TPC 碼字的校正（例如，其在控制器的存儲器中被局部地緩沖，直到已知應當對TPC碼字作出校 正為止）；（2)對組件校驗子緩沖器作出合適的改變（再次，被緩沖直到已知應當對組件校 驗子緩沖器作出校正為止）。
[0030] 在行解碼或者列解碼期間，圖1中的過程可W重復所需要的那么多次。例如，只要 在TPC碼字中還保留有錯誤，就可W重復圖1中的過程。
[0031] 上面描述的TPC解碼技術的一個優(yōu)點為可W降低瓶頸。例如，一些其他行解碼器 和列解碼器被配置用來輸入碼字（例如，行碼字、列碼字或TPC碼字），運在組件解碼器的 初始階段在儲存控制器上的TPC緩沖器處產生讀取瓶頸。通過使用被配置用來輸入校驗子 (例如，與一些類型的碼字截然不同）的解碼器，并與碼字分開來儲存和更新校驗子，可W 大幅降低對TPC緩沖器的讀取訪問數(shù)目。此外，一些其他行解碼器和列解碼器被配置用來 輸出碼字，運在組件解碼的最后階段也產生瓶頸。通過使用被配置用來僅輸出對組件碼字 的校正（例如，與輸出整個組件碼字截然不同）的解碼器，對TPC緩沖器的寫入訪問的數(shù)目 也大幅降低。
[0032] 例如，考慮關于GF012)的組成二元BCH碼所構建的TPC，其中，長度n、維度k和最 大糾錯能力t為： 陽的3] n行=2108,k行=2048,t行=5
[0034] n列二2132,k歹[|二2048,t歹[|二7
[0035] TPC碼將W32x2048二元矩陣布置的SkB的信息位編碼。在TPC碼字中存在32個 行碼字和33個列碼字，每個列碼字張成64列信息位。
[0036] 關于讀取，使用一些其他技術，解碼一個組件碼字需要讀取大約256字節(jié)的內存。 使用本文中描述的TPC技術，解碼一個組件碼字需要讀取最多7個校驗子，運比校驗子緩沖 存儲器的11字節(jié)少。
[0037] 關于寫入，使用一些其他技術，組件碼字的成功解碼導致寫入大約256字節(jié)的內 存到TPC緩沖器。相反地，本文中描述的TPC解碼技術寫入最多7位到TPC緩沖器，寫入最 多7x5x12 = 420位到校驗子緩沖器，總計少于53字節(jié)。
[0038] 本文中描述的TPC解碼技術的另一個優(yōu)點是校驗子不需要在每個解碼迭代處重 新產生。運節(jié)省了功率、處理資源和時間。
[0039] 圖2是圖示TPC碼字、行碼字和列碼字的實施例的示圖。在所示示例中，碼字200 是TPC碼字的示例。行碼字202和列碼字204是組件碼字的示例。在所示示例中，121個 有效負載位（由陰影格子來指示）被TPC編碼入225個位。為了獲得所示的行奇偶校驗信 息和列奇偶校驗信息，TPC編碼器（未示出）首先編碼11行有效負載信息（如陰影格子所 示）來產生11個行奇偶值。然后，TPC編碼器對15列有效負載信息加上行奇偶值編碼W 產生15個列奇偶性。在該示例中，每個行奇偶值和列奇偶值為4位長。
[0040] 注意該TPC僅為示例性的，而不意在成為限制。例如，碼比率可W為除11/15之外 的。在一些實施例中，在列編碼或行編碼之前多個位被組合在一起。例如，每個行（列）碼 字可W具有多個位的高度（寬度）。在另一個示例中，行（列）碼字包括來自一行（列）的 所有位加上來自下一行（列）的位的一半。換言之，行（列）碼字可W具有為分數(shù)個位的 局度（寬度）。
[0041] 圖3是圖示TPC解碼器的第一實施例的示圖。TPC解碼器304示出了執(zhí)行圖1的 過程的系統(tǒng)的一個實施例。為了清晰，此處未示出與圖1中描繪的步驟不直接相關的組件。 例如，未示出與讀取控制器302相對應的寫入控制器和與TPC解碼器304相對應的TPC編 碼器。在一些實施例中，在諸如專用集成電路（ASIC)或現(xiàn)場可編程口陣列（FPGA)的半導 體器件上實施讀取控制器302 (其包括TPC解碼器304)。在一些運樣的實施例中，儲存器 300包括另一種半導體器件。
[00創(chuàng) TPC碼字被儲存在儲存器300上（例如，被寫入控制器（未示出）儲存在那里）。 在一些實施例中，儲存器300包括固態(tài)儲存器，諸如NAND閃存。在一些初始化過程中，從 儲存器300取回TPC碼字，且分別用初始的行校驗子的組和列校驗子的組（其從儲存在儲 存器300上的一個或更多個TPC碼字產生）來填充行校驗子緩沖器310和列校驗子緩沖器 312。在一些實施例中，例如通過一些初始化過程（未示出）來從儲存器300取回要被校正 的一個或更多個TPC碼字，并將其儲存在讀取控制器中的TPC緩沖器314中。
[0043] 一旦行校驗子緩沖器310和列校驗子緩沖器312已經被填充，通過行解碼器306 和列解碼器308的處理開始。在該示例中，行解碼先行。行解碼器306從行校驗子緩沖器 310獲得行校驗子。運是圖1中的步驟100的一個