一種流水線型逐次逼近模數轉換器的前后級交換方法
【技術領域】
[0001] 本發(fā)明涉及微電子學與固體電子學領域，特別是一種流水線型逐次逼近模數轉換 器。
【背景技術】
[0002] 近年來，隨著便攜式醫(yī)學儀器、通信產業(yè)、安防安檢系統(tǒng)、高性能計算、生物醫(yī)學、 數字信號處理等技術的不斷發(fā)展，對模數轉換器的要求也在不斷提高，推動著模數轉換器 向高速、高精度和低功耗的方向發(fā)展。移動通信領域一般要求模數轉換器的分辨率在10位 以上，速度大于100MHZ。美國在高速、高精度模數轉換器領域對我國實行出口管制，所以，研 究高性能模數轉換器對發(fā)展我國的國防事業(yè)和信息產業(yè)都具有重大意義。
[0003] 過去，廣泛應用于雷達和無線通信領域的高速、高精度模數轉換器一直是流水 線模數轉換器（Pipeline ADC)和全并行模數轉換器（Flash ADC)占據優(yōu)勢。從最近 的文獻發(fā)表情況可以看出，混合結構的逐次逼近模數轉換器能借鑒流水線模數轉換器 和全并行模數轉換器的優(yōu)勢來克服逐次逼近模數轉換器的缺陷，在高速、高精度方面都 取得了很大進展，工業(yè)界和學術界都對混合結構的逐次逼近模數轉換器作了深入研究， 混合結構的逐次逼近模數轉換器朝著高速、高精度方向發(fā)展的趨勢越來越明顯。例如 文獻[Lin, Chin-Yu and Lee, Tai-Cheng，"A 12-bit210_MS/s 5. 3_mW pipelined-SAR ADC with a passive residue transfer technique"，2014Symposium on VLSI Circuits (VLSIC)，pp. 1-2, 2014.]采用 65nm CMOS 工藝設計的 12 位 210MS/s 流水線 型逐次逼近模數轉換器，功耗僅5. 3mW，而文獻[Tseng, Chien-Jian and Hsieh, Yi-Chun and Yang, Ching-Hua and Chen, Hsin-Shu，"A 10-Bit 200MS/s Capacitor-Sharing Pipeline ADC'，，IEEE Transactions on Circuits and Systems I: Regular Papers, pp. 2902-2910, 2013·]采用90nm設計的10位200MS/s流水線模數轉換器，功 耗為 45. 4mW ;文獻[Wang, R. and Chio, U. F. and Sin, S. W. and Seng-Pan，U. and Wang, Z. and Martins, RP, uA 12-bit llOMS/s 4-stage Single-Opamp Pipelined SAR ADC with Ratio-Based GEC Technique'，，European Solid-State Circuits Conference(ESSCIRC), pp. 265-268, 2012.]基于65nm CMOS工藝，設計的12位llOMS/s流水線型逐次逼近模數 轉換器，功耗小于 15mW，而文獻[Nam, J. W. and Jeon, Y. D. and Yun, S. J. and Roh, T. M. and Kwon，J.K·， "A 12-bit 100-MS/s pipelined ADC in 45_nm CMOS"，International SoC Design Conference (ISOCC)，pp. 405-407, 2011.]采用 45nm CMOS工藝設計的 12位 IOOMS/ s流水線模數轉換器的功耗為30. 4mW。以上數據表明：流水線型逐次逼近模數轉換器能達 到流水線模數轉換器的高速性能，功耗卻遠低于流水線模數轉換器，具有重要的研究意義。
[0004] 微分非線性（Differential Nonlinearity，縮寫為DNL)和積分非線性（Integral Nonlinearity，縮寫為INL)是衡量ADC性能好壞的兩個重要的靜態(tài)參數，直接影響ADC的 線性度和動態(tài)性能，而電容失配是惡化DNL和INL的主要因素。現代工藝條件下，電容一 般只能滿足10位的匹配精度，利用數字校正技術來提高電容的匹配精度，從而提高ADC的 精度和線性度，在六0(：中得到廣泛應用。文獻[1^1代(16111311找，^?1171111，190-13/8 Il-MHz-Bandwidth 62-dB SNDR Noise-Shaping SAR ADC^, IEEE Journal of Solid-State Circuits，pp. 2898-2904, 2012, 47 (12).]在傳統(tǒng)奈奎斯特ADC結構基礎上構建噪聲整 形功能可以提高ADC的精度和線性度。例如，一個8位ADC可以通過噪聲整形達到10.7 位的有效位數。帶有噪聲整形功能的ADC綜合利用了奈奎斯特ADC和過采樣ADC的優(yōu) 點，但是需要利用高性能運放構建傳輸函數實現噪聲整形的功能，從而極大地增加了功 耗；文獻[Y.S. Shu, B.S. Song, "A 15-bit linear 20-MS/s pipelined ADC digitally calibrated with signal-dependent dithering'，，IEEE Journal of Solid-State Cir cuits，pp. 342-350, 2008, 43 (2).]提出的Dither技術可以增強傳統(tǒng)奈奎斯特ADC的信 噪比，提高ADC的線性度，但Dither技術需要超高精度的DAC將Dither變?yōu)槟M信號， 將其引入ADC輸入端與輸入信號疊加，因此，為避免溢出，會降低輸入信號的幅度范圍，且 Dither技術需要設計超高精度DAC，又成為另一瓶頸，從而限制了 Dither技術的運用；文獻 [ff. Liu, P. Huang, Y. Chiu, aA12-bit, 45-MS/s, 3-mff Redundant Successive Approximation Register analog-to-Digital Converter With Digital Calibration"，IEEE Journal of Solid-State Circuits, pp. 2661-2672, 2011, 46(11).]提出的后臺 LMS 校正算法對同一 個輸入電壓轉換兩次，LMS算法根據ADC兩次轉換結果的不同，計算電容失配誤差并校正， 該算法雖然不需要精確參考源，但是對同一個輸入電壓轉換兩次導致采樣率降低一半，嚴 重犧牲了速度。

【發(fā)明內容】

[0005] 本發(fā)明針對現有技術的不足之處改進設計一種結構更簡單、占用芯片面積更小、 更容易在片上實現的能夠提高流水線型逐次逼近模數轉換器DNL/INL的前后級交換方法。
[0006] 本發(fā)明的技術方案是一種流水線型逐次逼近模數轉換器的前后級交換方法，該方 法中的流水線型逐次逼近模數轉換器包括：