一種信號轉(zhuǎn)換傳輸系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于溫度調(diào)節(jié)技術(shù)領(lǐng)域，尤其涉及一種信號轉(zhuǎn)換傳輸系統(tǒng)。
【背景技術(shù)】
[0002]模數(shù)轉(zhuǎn)換器是一種能將模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號的電子元件。通常是將信號采樣并保持以后，再進行量化和編碼，這兩個過程是在轉(zhuǎn)化的同時實現(xiàn)的。模數(shù)轉(zhuǎn)換一般要經(jīng)過采樣、保持和量化、編碼這幾個步驟。在實際電路中，有些過程是合并進行的，如采樣和保持，量化和編碼在轉(zhuǎn)換過程中是同時實現(xiàn)的。
[0003]隨著半導(dǎo)體技術(shù)和EDA技術(shù)的發(fā)展，傳統(tǒng)的系統(tǒng)設(shè)計方法有了飛躍性的進步?？删幊碳夹g(shù)被廣泛應(yīng)用到器件設(shè)計上，給數(shù)字系統(tǒng)設(shè)計帶來很大的靈活性?，F(xiàn)在構(gòu)成數(shù)字系統(tǒng)僅需要微處理器、存儲器和可編程邏輯器件。由于器件可以進行編程，則硬件的設(shè)計便可以像設(shè)計軟件那樣方便。

【發(fā)明內(nèi)容】

[0004]本發(fā)明就是針對上述問題，提供一種采集速率快、采集精度高的信號轉(zhuǎn)換傳輸系統(tǒng)。
[0005]為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案，本發(fā)明包括第一電壓轉(zhuǎn)換部分、第二電壓轉(zhuǎn)換部分、AD轉(zhuǎn)換部分、FPGA芯片、EPR0M、數(shù)據(jù)輸出插件、連接插件、電腦數(shù)據(jù)下載端口和轉(zhuǎn)換指示部分，其結(jié)構(gòu)要點FPGA芯片分別與第一電壓轉(zhuǎn)換部分、第二電壓轉(zhuǎn)換部分、AD轉(zhuǎn)換部分、EPR0M、數(shù)據(jù)輸出插件、連接插件、轉(zhuǎn)換指示部分相連，連接插件與電腦數(shù)據(jù)下載端口相連，AD轉(zhuǎn)換部分分別與模擬型號輸入部分、第二電壓轉(zhuǎn)換部分相連，EPROM分別與第二電壓轉(zhuǎn)換部分、連接插件相連。
[0006]作為一種優(yōu)選方案，本發(fā)明所述第一電壓轉(zhuǎn)換部分為5V轉(zhuǎn)1.5V電壓轉(zhuǎn)換電路，第二電壓轉(zhuǎn)換部分為5V轉(zhuǎn)3.3V電壓轉(zhuǎn)換電路，轉(zhuǎn)換指示部分采用LED指示燈。
[0007]作為另一種優(yōu)選方案，本發(fā)明所述在FPGA芯片根據(jù)AD芯片的轉(zhuǎn)換時序，來控制AD芯片的轉(zhuǎn)換，并從AD芯片中讀取數(shù)據(jù)并將其存儲在FPGA內(nèi)部的雙口 RAM中，再對外部設(shè)備引出地址線和讀使能線，對數(shù)據(jù)進行讀取。
[0008]另外，本發(fā)明所述FPGA芯片與START按鍵連接，START按鍵開始為高電平，F(xiàn)PGA芯片判斷START鍵是否為低電平并對初始化參數(shù)START鍵延時1us后再判斷START鍵是否為低電平，判斷是否開始采集數(shù)據(jù)。
[0009]本發(fā)明有益效果。
[0010]本發(fā)明在Quartus II 4.0軟件環(huán)境下用Verilog HDL語言編寫了整個系統(tǒng)的程序，并做了仿真，實現(xiàn)了預(yù)期功能。對系統(tǒng)的改進主要是在AD轉(zhuǎn)換芯片上，可以通過選擇更高速和更多位的AD來提高整個數(shù)據(jù)采集器的采集速率和采集精度，也可以通過設(shè)計多路采集來提高速度。
【附圖說明】
[0011]為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及【具體實施方式】，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的【具體實施方式】僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0012]圖1是本發(fā)明系統(tǒng)流程示意圖。
【具體實施方式】
[0013]如圖所示，本發(fā)明包括第一電壓轉(zhuǎn)換部分、第二電壓轉(zhuǎn)換部分、AD轉(zhuǎn)換部分、FPGA芯片、EPR0M、數(shù)據(jù)輸出插件、連接插件、電腦數(shù)據(jù)下載端口和轉(zhuǎn)換指示部分，其結(jié)構(gòu)要點FPGA芯片分別與第一電壓轉(zhuǎn)換部分、第二電壓轉(zhuǎn)換部分、AD轉(zhuǎn)換部分、EPR0M、數(shù)據(jù)輸出插件、連接插件、轉(zhuǎn)換指示部分相連，連接插件與電腦數(shù)據(jù)下載端口相連，AD轉(zhuǎn)換部分分別與模擬型號輸入部分、第二電壓轉(zhuǎn)換部分相連，EPROM分別與第二電壓轉(zhuǎn)換部分、連接插件相連。
[0014]所述第一電壓轉(zhuǎn)換部分為5V轉(zhuǎn)1.5V電壓轉(zhuǎn)換電路，第二電壓轉(zhuǎn)換部分為5V轉(zhuǎn)
3.3V電壓轉(zhuǎn)換電路，轉(zhuǎn)換指示部分采用LED指示燈。
[0015]所述在FPGA芯片根據(jù)AD芯片的轉(zhuǎn)換時序，來控制AD芯片的轉(zhuǎn)換，并從AD芯片中讀取數(shù)據(jù)并將其存儲在FPGA內(nèi)部的雙口 RAM中，再對外部設(shè)備引出地址線和讀使能線，對數(shù)據(jù)進行讀取。
[0016]所述FPGA芯片與START按鍵連接，START按鍵開始為高電平，F(xiàn)PGA芯片判斷START鍵是否為低電平并對初始化參數(shù)START鍵延時1us后再判斷START鍵是否為低電平，判斷是否開始采集數(shù)據(jù)。
[0017]本發(fā)明接入一個5V電壓信號，給A/D芯片供電，然后再通過電壓轉(zhuǎn)換芯片，分別將其轉(zhuǎn)換成1.5V的電壓信號和3.3V的電壓信號。其中1.5V電壓只供給FPGA使用，而3.3V電源同時為FPGA和EPROM提供電壓。其次，將一個模擬信號在A/D芯片的一端輸入，經(jīng)過A/D芯片將其轉(zhuǎn)換成數(shù)字信號輸入到FPGA中，通過對FPGA編程，使其對輸入的數(shù)字信號進行采集及其存儲，并輸出一些控制信號對A/D芯片的模數(shù)轉(zhuǎn)換進行控制，最后再將處理完的數(shù)據(jù)對外設(shè)進行輸出。程序通過插件以PS或JTAG的方式下載到FPGA芯片中，F(xiàn)PGA掉電數(shù)據(jù)會丟失，所以用一個EPROM來存儲數(shù)據(jù)，在FPGA芯片內(nèi)部設(shè)計程序是根據(jù)AD芯片的轉(zhuǎn)換時序，來控制AD芯片的轉(zhuǎn)換，以及從AD芯片中讀取數(shù)據(jù)并將其存儲在FPGA內(nèi)部的雙口 RAM中，再對外部設(shè)備引出地址線和讀使能線，使后面的DSP芯片對數(shù)據(jù)進行讀取或處理。
[0018]本發(fā)明START按鍵一開始為高電平，一開始便對START按鍵進行判斷并對程序中的所有參數(shù)賦值為初始狀態(tài)，如果START按鍵為低電平即表示可以開始采集數(shù)據(jù)，但是為了防止一些干擾電平，程序在設(shè)計時對START按鍵進行了 1us的延時，再次對START鍵進行判斷，如果仍然為低電平，說明按鍵確實已經(jīng)被按下而不是干擾電平所產(chǎn)生的低電平。接著就開始采集數(shù)據(jù)，當(dāng)一個采集周期結(jié)束以后，再判斷START鍵，如果仍為低繼續(xù)下一個周期的采集數(shù)據(jù)，如果為高，結(jié)束采集。
[0019]本發(fā)明采用雙口 RAM用來存儲數(shù)據(jù)，有16位數(shù)據(jù)線、8位寫地址線、8位的讀地址線、寫使能線、讀使能線和時鐘信號clk，當(dāng)寫使能線和8位寫地址線同時有效時，開始往RAM里寫數(shù)據(jù)，8位的讀地址線和寫使能線是為后面的DSP留出的，以便DSP進行讀出數(shù)據(jù)。
[0020]因為RAM輸出的數(shù)據(jù)線是I/O 口的模式，不能將兩個I/O輸出直接相連，因此要編寫一個模塊將這兩條的輸出數(shù)據(jù)線綜合成一條輸出信號線，向外設(shè)提供數(shù)據(jù)。同時，因為輸出是寄存器的模式，如果把輸出數(shù)據(jù)線直接和外設(shè)DSP相連，這樣就會一直占住DSP的數(shù)據(jù)線，使其它和DSP相連的數(shù)據(jù)線不能使用，因此在最后一個模塊設(shè)計的時候，給出了 rd輸入信號，這個rd信號也就是DSP的讀使能信號，當(dāng)它為低電平的時候我們把輸入數(shù)據(jù)和輸出數(shù)據(jù)相連，而其它狀態(tài)時，輸出數(shù)據(jù)線將一直保持為高阻態(tài)。其中的a信號是用來切換RAMl 和 RAM2 的。
[0021 ] 以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明，對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明所提交的權(quán)利要求書確定的保護范圍。
【主權(quán)項】
1.一種信號轉(zhuǎn)換傳輸系統(tǒng)，包括第一電壓轉(zhuǎn)換部分、第二電壓轉(zhuǎn)換部分、AD轉(zhuǎn)換部分、FPGA芯片、EPROM、數(shù)據(jù)輸出插件、連接插件、電腦數(shù)據(jù)下載端口和轉(zhuǎn)換指示部分，其特征在于FPGA芯片分別與第一電壓轉(zhuǎn)換部分、第二電壓轉(zhuǎn)換部分、AD轉(zhuǎn)換部分、EPROM、數(shù)據(jù)輸出插件、連接插件、轉(zhuǎn)換指示部分相連，連接插件與電腦數(shù)據(jù)下載端口相連，AD轉(zhuǎn)換部分分別與模擬型號輸入部分、第二電壓轉(zhuǎn)換部分相連，EPROM分別與第二電壓轉(zhuǎn)換部分、連接插件相連。2.根據(jù)權(quán)利要求1所述一種信號轉(zhuǎn)換傳輸系統(tǒng)，其特征在于所述第一電壓轉(zhuǎn)換部分為5V轉(zhuǎn)1.5V電壓轉(zhuǎn)換電路，第二電壓轉(zhuǎn)換部分為5V轉(zhuǎn)3.3V電壓轉(zhuǎn)換電路，轉(zhuǎn)換指示部分采用LED指示燈。3.根據(jù)權(quán)利要求1所述一種信號轉(zhuǎn)換傳輸系統(tǒng)，其特征在于所述在FPGA芯片根據(jù)AD芯片的轉(zhuǎn)換時序，來控制AD芯片的轉(zhuǎn)換，并從AD芯片中讀取數(shù)據(jù)并將其存儲在FPGA內(nèi)部的雙口 RAM中，再對外部設(shè)備引出地址線和讀使能線，對數(shù)據(jù)進行讀取。4.根據(jù)權(quán)利要求1所述一種信號轉(zhuǎn)換傳輸系統(tǒng)，其特征在于所述FPGA芯片與START按鍵連接，START按鍵開始為高電平，F(xiàn)PGA芯片判斷START鍵是否為低電平并對初始化參數(shù)START鍵延時1us后再判斷START鍵是否為低電平，判斷是否開始采集數(shù)據(jù)。
【專利摘要】<b>一種信號轉(zhuǎn)換傳輸系統(tǒng)屬于溫度調(diào)節(jié)技術(shù)領(lǐng)域，尤其涉及一種信號轉(zhuǎn)換傳輸系統(tǒng)。本發(fā)明提供一種采集速率快、采集精度高的信號轉(zhuǎn)換傳輸系統(tǒng)。本發(fā)明包括第一電壓轉(zhuǎn)換部分、第二電壓轉(zhuǎn)換部分、</b><b>AD</b><b>轉(zhuǎn)換部分、</b><b>FPGA</b><b>芯片、</b><b>EPROM</b><b>、數(shù)據(jù)輸出插件、連接插件、電腦數(shù)據(jù)下載端口和轉(zhuǎn)換指示部分，其結(jié)構(gòu)要點</b><b>FPGA</b><b>芯片分別與第一電壓轉(zhuǎn)換部分、第二電壓轉(zhuǎn)換部分、</b><b>AD</b><b>轉(zhuǎn)換部分、</b><b>EPROM</b><b>、數(shù)據(jù)輸出插件、連接插件、轉(zhuǎn)換指示部分相連，連接插件與電腦數(shù)據(jù)下載端口相連，</b><b>AD</b><b>轉(zhuǎn)換部分分別與模擬型號輸入部分、第二電壓轉(zhuǎn)換部分相連，</b><b>EPROM</b><b>分別與第二電壓轉(zhuǎn)換部分、連接插件相連。</b>
【IPC分類】H03M1/12
【公開號】CN105306057
【申請?zhí)枴緾N201410365706
【發(fā)明人】郭洪, 萬波鴻
【申請人】郭洪
【公開日】2016年2月3日
【申請日】2014年7月30日