集成電路和預(yù)充電/激活標(biāo)志發(fā)生電路的制作方法
【專利說(shuō)明】集成電路和預(yù)充電/激活標(biāo)志發(fā)生電路
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2014年6月16日提交的申請(qǐng)?zhí)枮?0-2014-0072855的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。
技術(shù)領(lǐng)域
[0003]本發(fā)明的各種實(shí)施例涉及集成電路，且更具體地涉及用于對(duì)二進(jìn)制碼譯碼且執(zhí)行邏輯操作的技術(shù)。
【背景技術(shù)】
[0004]通常，使用二進(jìn)制碼(S卩，編碼的信號(hào))作為半導(dǎo)體器件的輸入信號(hào)以減少輸入信號(hào)的比特?cái)?shù)量。例如，當(dāng)存儲(chǔ)器件中包括1024個(gè)字線時(shí)，需要使用1024個(gè)選擇信號(hào)來(lái)選擇一個(gè)字線。然而，發(fā)送/接收1024個(gè)選擇信號(hào)可能是困難的。因而，使用由10比特的二進(jìn)制碼形成的地址來(lái)發(fā)送/接收選擇信息。
[0005]圖1示出二進(jìn)制碼和非二進(jìn)制碼的普通信號(hào)的邏輯操作。
[0006]參見圖1，可能不能直接執(zhí)行3比特的二進(jìn)制碼BC0DE〈0:2>和8個(gè)普通信號(hào)S〈0>至S〈7>的邏輯操作，例如，“與”操作或“或”操作。必須利用譯碼器110將3比特的二進(jìn)制碼BC0DE〈0: 2>譯碼成8個(gè)信號(hào)DEC〈0>至DEC〈7>，然后被譯碼的8個(gè)信號(hào)DEC〈0>至DEC〈7>在邏輯操作電路120中與8個(gè)普通信號(hào)S〈0>至S〈7>邏輯地組合。
[0007]圖2說(shuō)明產(chǎn)生用于支持存儲(chǔ)器件中的隱式預(yù)充電(imPRE)功能的預(yù)充電/激活標(biāo)志信號(hào)頂PRE_FLAG的電路。
[0008]存儲(chǔ)器件的隱式預(yù)充電功能表示以下操作:如果對(duì)應(yīng)于激活命令的存儲(chǔ)體處于預(yù)充電狀態(tài)，則直接執(zhí)行激活操作，而如果對(duì)應(yīng)于激活命令的存儲(chǔ)體不處于預(yù)充電狀態(tài)(即，如果存儲(chǔ)體處于激活狀態(tài))，則首先執(zhí)行預(yù)充電操作，然后在預(yù)定時(shí)間之后執(zhí)行激活操作。例如，在存儲(chǔ)器件所包括的存儲(chǔ)體0處于激活狀態(tài)而存儲(chǔ)體1處于預(yù)充電狀態(tài)的情況下，當(dāng)施加用于存儲(chǔ)體0的激活命令時(shí)，存儲(chǔ)體0被預(yù)充電，然后對(duì)存儲(chǔ)體0執(zhí)行激活操作。同時(shí)，當(dāng)施加用于存儲(chǔ)體1的激活命令時(shí)，直接對(duì)存儲(chǔ)體1執(zhí)行激活操作。即，當(dāng)激活命令被施加至存儲(chǔ)器件時(shí)，預(yù)充電/激活標(biāo)志信號(hào)頂PRE_FLAG表示施加的激活命令對(duì)應(yīng)于激活的存儲(chǔ)體還是預(yù)充電的存儲(chǔ)體。
[0009]參見圖2，用于產(chǎn)生預(yù)充電/激活標(biāo)志信號(hào)頂PRE_FLAG的電路包括譯碼器210和邏輯操作電路220。
[0010]譯碼器210對(duì)為二進(jìn)制碼的存儲(chǔ)體地址BA〈0:2>譯碼以產(chǎn)生存儲(chǔ)體選擇信號(hào)BS〈0:7>。存儲(chǔ)體地址BA〈0:2>與激活命令一起輸入，且當(dāng)相應(yīng)的存儲(chǔ)體被選中時(shí)，存儲(chǔ)體選擇信號(hào)BS〈0: 7>被激活。例如，當(dāng)基于存儲(chǔ)體地址ΒΑ〈0: 2>而選中存儲(chǔ)體3時(shí)，存儲(chǔ)體選擇信號(hào)BS〈3>被激活。
[0011]邏輯操作電路220對(duì)存儲(chǔ)體選擇信號(hào)BS〈0:7>和激活信號(hào)RACT〈0:7>執(zhí)行邏輯操作，以產(chǎn)生預(yù)充電/激活標(biāo)志信號(hào)頂PRE_FLAG。激活信號(hào)RACT〈0:7>表示相應(yīng)的存儲(chǔ)體是處于激活狀態(tài)還是預(yù)充電狀態(tài)。舉一個(gè)實(shí)例，當(dāng)存儲(chǔ)體2處于激活狀態(tài)時(shí)，激活信號(hào)RACT<2>具有邏輯高電平，以及當(dāng)存儲(chǔ)體2處于預(yù)充電狀態(tài)時(shí)，激活信號(hào)RACT〈2>具有邏輯低電平。當(dāng)存儲(chǔ)體選擇信號(hào)和相應(yīng)的激活信號(hào)被激活時(shí)，換言之，當(dāng)施加對(duì)應(yīng)于當(dāng)前處于激活狀態(tài)的存儲(chǔ)體的激活命令時(shí)，邏輯操作電路220激活預(yù)充電/激活標(biāo)志信號(hào)頂PRE_FLAG。否則，邏輯操作電路220將預(yù)充電/激活標(biāo)志信號(hào)頂PRE_FLAG去激活。預(yù)充電/激活標(biāo)志信號(hào)頂PRE_FLAG被激活的事實(shí)表示，雖然激活命令被施加至存儲(chǔ)器件，但激活目標(biāo)存儲(chǔ)體不處于激活狀態(tài)，因而在激活操作之前需要執(zhí)行預(yù)充電操作。同時(shí)，預(yù)充電/激活標(biāo)志信號(hào)頂PRE_FLAG被去激活的事實(shí)表示，激活目標(biāo)存儲(chǔ)體處于預(yù)充電狀態(tài)，因而可以立即執(zhí)行激活操作。
[0012]圖3A和圖3B是圖2中所示的邏輯操作電路220的詳細(xì)圖示。
[0013]圖3A說(shuō)明邏輯操作電路220的實(shí)例。參見圖3A，邏輯操作電路220包括與門311至318和或門319。當(dāng)在激活信號(hào)RACT〈0:7>和存儲(chǔ)體選擇信號(hào)BS〈0:7>之中同時(shí)激活對(duì)應(yīng)的信號(hào)時(shí)，邏輯操作電路220激活預(yù)充電/激活標(biāo)志信號(hào)頂PRE_FLAG。例如，當(dāng)激活信號(hào)RACT〈4>和存儲(chǔ)體選擇信號(hào)BS〈4>被同時(shí)激活時(shí)，或當(dāng)激活信號(hào)RACT〈6>和存儲(chǔ)體選擇信號(hào)BS〈6>被同時(shí)激活時(shí)，預(yù)充電/激活標(biāo)志信號(hào)頂PRE_FLAG被激活。
[0014]盡管圖3A的邏輯操作電路220簡(jiǎn)單，但多輸入的或門319可能由于其大的扇入(fan-1n)而不能在實(shí)際應(yīng)用中使用。此外，與門通常利用與非門和反相器來(lái)實(shí)施，或門通常利用或非門和反相器來(lái)實(shí)施。因而，邏輯操作電路220可以具有圖3B中所示的結(jié)構(gòu)。
[0015]如上所述，二進(jìn)制碼廣泛使用在半導(dǎo)體器件中，但需要對(duì)二進(jìn)制碼進(jìn)行譯碼，以與其他信號(hào)進(jìn)行邏輯操作。當(dāng)二進(jìn)制碼經(jīng)歷譯碼過(guò)程時(shí)，出現(xiàn)延遲，這導(dǎo)致最終輸出信號(hào)的延遲。另外，由于譯碼過(guò)程需要譯碼器電路，所以電路面積可能增加。

【發(fā)明內(nèi)容】

[0016]本發(fā)明的各種實(shí)施例針對(duì)一種能夠同時(shí)執(zhí)行二進(jìn)制碼的譯碼操作和二進(jìn)制碼與其他信號(hào)之間的邏輯操作的電路結(jié)構(gòu)。
[0017]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種集成電路可以包括:第一級(jí)，包括第一邏輯門，每個(gè)第一邏輯門對(duì)第一信號(hào)至第N信號(hào)之中的相應(yīng)信號(hào)和二進(jìn)制碼的第一比特執(zhí)行第一邏輯操作；以及第二級(jí)，包括第二邏輯門，每個(gè)第二邏輯門對(duì)第一邏輯門的相應(yīng)輸出信號(hào)執(zhí)行第二邏輯操作，且基于二進(jìn)制碼的第二比特來(lái)重置。
[0018]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種集成電路可以包括:第一邏輯門，接收第一信號(hào)和二進(jìn)制碼的第一比特的反相信號(hào)；第二邏輯門，接收第二信號(hào)和二進(jìn)制碼的第一比特；第三邏輯門，接收第三信號(hào)和二進(jìn)制碼的第一比特的反相信號(hào)；第四邏輯門，接收第四信號(hào)和二進(jìn)制碼的第一比特；第五邏輯門，接收第一邏輯門和第二邏輯門的輸出信號(hào)，且適于基于二進(jìn)制碼的第二比特來(lái)重置；以及第六邏輯門，接收第三邏輯門和第四邏輯門的輸出信號(hào)，且適于基于二進(jìn)制碼的第二比特的反相信號(hào)來(lái)重置。
[0019]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種預(yù)充電/激活標(biāo)志發(fā)生電路可以包括:第一級(jí)，包括第一邏輯門，每個(gè)第一邏輯門對(duì)第一激活信號(hào)至第N激活信號(hào)之中的相應(yīng)信號(hào)和存儲(chǔ)體地址的第一比特執(zhí)行第一邏輯操作，其中第一激活信號(hào)至第N激活信號(hào)分別表示第一存儲(chǔ)體至第N存儲(chǔ)體是否激活；以及第二級(jí)，包括第二邏輯門，每個(gè)第二邏輯門對(duì)第一邏輯門的輸出信號(hào)執(zhí)行第二邏輯操作，且基于存儲(chǔ)體地址的第二比特來(lái)重置。
【附圖說(shuō)明】
[0020]圖1示出執(zhí)行二進(jìn)制碼和普通信號(hào)的邏輯操作的電路。
[0021]圖2說(shuō)明產(chǎn)生用于支持存儲(chǔ)器件中的隱式預(yù)充電(imPRE)功能的預(yù)充電/激活標(biāo)志信號(hào)的電路。
[0022]圖3A和圖3B是圖2中所示的邏輯操作電路220的電路圖。
[0023]圖4說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的執(zhí)行二進(jìn)制碼和普通信號(hào)的邏輯操作的電路。
[0024]圖5A是圖4中所示的集成電路的詳細(xì)圖示。
[0025]圖5B說(shuō)明圖5A中所示的集成電路的等效電路。
[0026]圖6A是圖4中所示的集成電路的詳細(xì)圖示。
[0027]圖6B說(shuō)明圖6A中所示的集成電路的等效電路。
[0028]圖7A是圖4中所示的集成電路的詳細(xì)圖示。
[0029]圖7B說(shuō)明圖7A中所示的集成電路的等效電路。
[0030]圖8是圖5A、圖6A和圖7A中所示的可重置的與非門的詳細(xì)圖示。
[0031]圖9是圖6A和圖7A中所示的可重置的或非門的詳細(xì)圖示。
[0032]圖10是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的預(yù)充電/激活標(biāo)志發(fā)生電路的圖示。
【具體實(shí)施方式】
[0033]以下將參照附圖更詳細(xì)描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以以不同形式實(shí)施，且不應(yīng)當(dāng)被解釋為局限于本文所列的實(shí)施例。更確切地，提供這些實(shí)施例使得本公開將充分和完整，且將向本領(lǐng)域的技術(shù)人員全面地傳達(dá)本發(fā)明的范圍。在本公開中，相似的附圖標(biāo)記在本發(fā)明的各附圖和實(shí)施例中表示相似的部分。
[0034]圖4說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的在集成電路400中執(zhí)行二進(jìn)制碼BC0DE<0:X-1>和N個(gè)普通信號(hào)S〈0>至S〈N_1>的邏輯操作的電路。
[0035]參見圖4，集成電路400可以接收未譯碼的二進(jìn)制碼BC0DE〈0: X-1 >和N個(gè)普通信號(hào)S〈0>至S〈N-1>、對(duì)它們執(zhí)行邏輯操作、且產(chǎn)生結(jié)果信號(hào)RESULT。換言之，對(duì)二進(jìn)制碼BC0DE<0:X-1>譯碼