延遲鎖定回路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電子電路，特別涉及一種延遲鎖定回路。
【背景技術(shù)】
[0002]隨著科技的進(jìn)步，整合在同一集成電路中的電路愈來愈多。集成電路里的每一電路根據(jù)一個(gè)頻率信號(hào)而進(jìn)行操作。然而，頻率信號(hào)很容易受到制作工藝或溫度的影響。當(dāng)頻率信號(hào)發(fā)生偏移時(shí)，將造成集成電路無法正常工作。

【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明的目的是提供一種延遲鎖定回路，包括:選擇單元、延遲單元、去除單元以及相位檢測(cè)單元。選擇單元接收正向頻率信號(hào)及反向頻率信號(hào)，并根據(jù)指示信號(hào)產(chǎn)生第一頻率信號(hào)以及第二頻率信號(hào)。延遲單元與該選擇單元相耦合。延遲單元具有延遲系數(shù)，并根據(jù)該延遲系數(shù)對(duì)該第一頻率信號(hào)進(jìn)行延遲，產(chǎn)生第三頻率信號(hào)。去除單元與該選擇單元相耦合。去除單元對(duì)該第二頻率信號(hào)進(jìn)行延遲，產(chǎn)生第四頻率信號(hào)。相位檢測(cè)單元與該延遲單元以及該去除單元相耦合。相位檢測(cè)單元根據(jù)該第三頻率信號(hào)及該第四頻率信號(hào)的相位差，產(chǎn)生該指示信號(hào)，其中該延遲單元根據(jù)該指示信號(hào)對(duì)該延遲系數(shù)進(jìn)行調(diào)節(jié)。
[0004]使用本發(fā)明提供的延遲鎖定回路，可以去除掉延遲單元自身無法消除的初始延遲時(shí)間(initial delay)，得到更精確的延遲效果；并且在一些應(yīng)用中，與現(xiàn)有技術(shù)相比，本發(fā)明可以用更少的電路獲得相同或者更大的延遲，從而節(jié)省電路面積和功耗。
[0005]為讓本發(fā)明的特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下:
【附圖說明】
[0006]圖1A及圖1B為本發(fā)明的延遲鎖定回路的實(shí)施例；
[0007]圖2A為本發(fā)明延遲電路的實(shí)施例；
[0008]圖2B為本發(fā)明的延遲單元的實(shí)施例；
[0009]圖2C為本發(fā)明的去除單元的一個(gè)實(shí)施例；
[0010]圖3A為本發(fā)明的圖1B所示的延遲鎖定回路的狀態(tài)示意圖；
[0011]圖3B至圖3D為圖1B的延遲鎖定回路的時(shí)序圖；
[0012]圖4A及圖4B為本發(fā)明的延遲鎖定回路的實(shí)施例；
[0013]圖5為圖4B所示的確認(rèn)單元的一個(gè)實(shí)施例；
[0014]圖6A為圖4A所示的延遲鎖定回路的狀態(tài)示意圖；
[0015]圖6B為圖4A所不的延遲鎖定回路的時(shí)序不意圖；
[0016]圖7A及圖7B為本發(fā)明的延遲鎖定回路的實(shí)施例；
[0017]圖8A為圖7A所示的延遲鎖定回路的狀態(tài)示意圖；
[0018]圖8B至圖8D為圖7A所不的延遲鎖定回路的時(shí)序不意圖；
[0019]圖9A及圖9B為本發(fā)明的延遲鎖定回路的實(shí)施例；
[0020]圖10A為圖9A所示的延遲鎖定回路的狀態(tài)示意圖；
[0021]圖10B與圖10C為圖9A所不的延遲鎖定回路的時(shí)序不意圖。
【具體實(shí)施方式】
[0022]圖1A為本發(fā)明的延遲鎖定回路的一個(gè)實(shí)施例。如圖所示，延遲鎖定回路100A包括延遲單元110、去除單元120、相位檢測(cè)單元130以及控制單元140。延遲單元110具有延遲系數(shù)，并根據(jù)該延遲系數(shù)對(duì)第一頻率信號(hào)進(jìn)行延遲，產(chǎn)生第二頻率信號(hào)。在本實(shí)施例中，延遲單元110對(duì)輸入頻率信號(hào)11^進(jìn)行延遲，產(chǎn)生頻率信號(hào)CLKDl。本發(fā)明并不限定延遲單元110的內(nèi)部電路架構(gòu)。只要具有可程序化延遲功能的電路均可作為延遲單元110。
[0023]頻率信號(hào)CUV與輸入頻率信號(hào)CLKIN之間的延遲時(shí)間由延遲單元110的延遲系數(shù)所決定。舉例而言，當(dāng)延遲系數(shù)愈大時(shí)，頻率信號(hào)CLKd#輸入頻率信號(hào)CLK IN之間的延遲時(shí)間愈長。相反地，當(dāng)延遲系數(shù)愈小時(shí)，頻率信號(hào)(:0^與輸入頻率信號(hào)CLK IN之間的延遲時(shí)間愈短。理想上，當(dāng)延遲系數(shù)為最小值時(shí)，如0時(shí)，頻率信號(hào)(^1^與輸入頻率信號(hào)CLK IN之間的延遲時(shí)間應(yīng)該等于0，但實(shí)際上，當(dāng)延遲系數(shù)為最小值時(shí)，如0時(shí)，頻率信號(hào)CLKi與輸入頻率信號(hào)CLKIt^l間具有初始延遲時(shí)間(initial delay)，如200皮秒(picosecond)。
[0024]為了去除延遲單元110的初始延遲時(shí)間，去除單元120對(duì)第三頻率信號(hào)進(jìn)行延遲，產(chǎn)生第四頻率信號(hào)。在本實(shí)施例中，去除單元120對(duì)輸入頻率信號(hào)11^進(jìn)行延遲，產(chǎn)生頻率信號(hào)CLKref。輸入頻率信號(hào)CLKIN與頻率信號(hào)CLKREF之間的延遲時(shí)間固定等于初始延遲時(shí)間。本發(fā)明并不限定去除單元120的內(nèi)部電路架構(gòu)。任何具有固定延遲時(shí)間的電路均可作為去除單元120。
[0025]相位檢測(cè)單元130根據(jù)頻率信號(hào)CUV與CLK REF的相位差，產(chǎn)生指示信號(hào)UP。在一個(gè)實(shí)施例中，當(dāng)頻率信號(hào)CUV的上升邊緣領(lǐng)先頻率信號(hào)CLK REF的上升邊緣時(shí)，指示信號(hào)UP為第一電位，如高電位。當(dāng)頻率信號(hào)CLKa的上升邊緣落后頻率信號(hào)CLKREF的上升邊緣時(shí)，指示信號(hào)UP為第二電位，如低電位。在其它實(shí)施例中，相位檢測(cè)單元130比較頻率信號(hào)CLKa的下降邊緣與頻率信號(hào)CLKREF的上升邊緣。在一些實(shí)施例中，指示信號(hào)UP的起始默認(rèn)電位為第一電位。
[0026]控制單元140根據(jù)指示信號(hào)UP調(diào)整延遲單元110的延遲系數(shù)。舉例而言，當(dāng)指示信號(hào)UP為第一電位時(shí)，控制單元140增加延遲單元110的延遲系數(shù)。當(dāng)指示信號(hào)UP為第二電位時(shí)，控制單元140減少延遲單元110的延遲系數(shù)。在本實(shí)施例中，控制單元140為低通濾波器(LPF) 141，但并非用以限制本發(fā)明。在其它實(shí)施例中，任何可根據(jù)指示信號(hào)調(diào)整延遲單元110的延遲系數(shù)的電路，均可作為控制單元140。
[0027]圖1B為本發(fā)明的延遲鎖定回路的另一個(gè)實(shí)施例。圖1B與圖1A相似，不同之處在于圖1B的延遲鎖定回路100B還包括緩沖單元150，緩沖單元150包括緩沖器151以及反相器152。緩沖器151對(duì)輸入頻率信號(hào)11^進(jìn)行緩沖，用以產(chǎn)生緩沖頻率信號(hào)CLKp延遲單元110對(duì)緩沖頻率信號(hào)CLl進(jìn)行延遲，產(chǎn)生頻率信號(hào)CLK %。另外，反相器152對(duì)輸入頻率f目號(hào)(^1^進(jìn)行反相，廣生緩沖頻率彳目號(hào)CLK2。去除單兀120對(duì)頻率彳目號(hào)0^2進(jìn)行延遲，廣生頻率信號(hào)clkref。
[0028]在本實(shí)施例中，當(dāng)頻率信號(hào)CLKa的上升邊緣領(lǐng)先頻率信號(hào)CLK REF的下降邊緣時(shí)，指示信號(hào)UP等于第一電位。因此，控制單元140增加延遲單元110的延遲系數(shù)。當(dāng)頻率信號(hào)CLKDl的上升邊緣落后頻率信號(hào)CLKref的下降邊緣時(shí)，指示信號(hào)UP等于第二電位。因此，控制單元140減少延遲單元110的延遲系數(shù)。
[0029]在另一個(gè)實(shí)施例中，如上述圖1A和圖1B的延遲鎖定回路100A與100B中，在進(jìn)行初始化時(shí)，將延遲系數(shù)設(shè)置為最小值，如O。此時(shí)，若相位檢測(cè)單元130檢測(cè)到頻率信號(hào)CLKa的上升邊緣領(lǐng)先頻率信號(hào)CLKref的上升邊緣時(shí)，則延遲單元110的初始延遲時(shí)間更短，需要將其調(diào)整長，以便與去除單元120產(chǎn)生的延遲時(shí)間相等，從而去除初始延遲時(shí)間。這時(shí)，相位檢測(cè)單元130給出的指示信號(hào)UP為第一電位，如I。控制單元140根據(jù)該指示信號(hào)增加延遲單元110的延遲系數(shù)，從而延遲單元110的延遲時(shí)間變長，直到相位檢測(cè)單元130檢測(cè)到頻率信號(hào)CLKDl的上升邊緣與頻率信號(hào)CLK REF的上升邊緣同步時(shí)，則指示信號(hào)UP變?yōu)榈诙娢?，如O。從而延遲單元110與去除單元120的延遲是一致的，即可去除該初始延遲，延遲鎖定回路100A與100B完成初始化過程。在另一種情況下，在進(jìn)行初始化時(shí)，將延遲系數(shù)設(shè)置為最小值，如O時(shí)，若相位檢測(cè)單元130檢測(cè)到頻率信號(hào)CLKa的上升邊緣落后頻率信號(hào)CLKref的上升邊緣時(shí)，則延遲單元110的初始延遲時(shí)間更長，需要將其調(diào)整短，以便與去除單元120產(chǎn)生的延遲時(shí)間相等，從而去除初始延遲時(shí)間。但是，由于延遲系數(shù)已經(jīng)為最小值，不能再調(diào)整得更小，所以仍然將延遲系數(shù)調(diào)整得更大，使頻率信號(hào)CLKa的上升邊緣與頻率信號(hào)CLKref的上升邊緣在下一個(gè)周期中同步。所以，相位檢測(cè)單元130給出的指示信號(hào)UP仍然為第一電位，如I?？刂茊卧?40根據(jù)該指示信號(hào)增加延遲單元110的延遲系數(shù)，從而延遲單元110的延遲時(shí)間變長，直到相位檢測(cè)單元130檢測(cè)到頻率信號(hào)CLKa的上升邊緣與頻率信號(hào)CLKref的上升邊緣同步時(shí)，則指示信號(hào)UP變?yōu)榈诙娢?，如O。從而延遲單元110與去除單元120的延遲是一致的，即可去除該初始延遲，延遲鎖定回路100A與100B完成初始化過程。也就是說，不管相位檢測(cè)單元130檢測(cè)到頻率信號(hào)CLKi的上升邊緣與頻率信號(hào)CLKref的上升邊緣誰領(lǐng)先，都將指示信號(hào)UP設(shè)置為第一電位，如1，并使延遲單元110不斷對(duì)信號(hào)進(jìn)行延遲，直到相位檢測(cè)單元130檢測(cè)到頻率信號(hào)CLKi的上升邊緣與頻率信號(hào)CLKref的上升邊緣同步時(shí)，則指示信號(hào)UP變?yōu)榈诙娢唬鏞。
[0030]圖2A為延遲單元的一個(gè)實(shí)施例。如圖所示，延遲單元110具有延遲電路210?2n0以及多工器200。延遲電路210?2n0串聯(lián)在一起。每一級(jí)的延遲電路對(duì)上一級(jí)的延遲電路的輸出信號(hào)進(jìn)行延遲，用以產(chǎn)生延遲信號(hào)傳給下一級(jí)的延遲電路。在本實(shí)施例中，第一級(jí)的延遲電路210延遲圖1A中的頻率信號(hào)CLKin或是圖1B中的頻率信號(hào)CLK1，并將延遲結(jié)果提供給延遲電路220。
[0031]本發(fā)明并不限定延遲電路210?2n0的內(nèi)部電路架構(gòu)。在一個(gè)實(shí)施例中，延遲電路210?2n0中的每一個(gè)的電路與圖2C所示的延遲電路210相同。在本實(shí)施例中，多工器200根據(jù)延遲系數(shù)選擇并輸出相對(duì)應(yīng)的延遲信號(hào)。多工器200的輸出信號(hào)作為頻率信號(hào)CLKa。舉例而言，當(dāng)延遲系數(shù)為初始延遲時(shí)間的最小值時(shí)，如O時(shí)，多工器200選擇延遲電路210所產(chǎn)生的延遲信號(hào)。當(dāng)延遲系數(shù)為最大值時(shí)，多工器200選擇延遲電路2n0所產(chǎn)生的延遲信號(hào)。
[0032]圖2B為本發(fā)明的去除單元的一個(gè)實(shí)施例。如圖所示，去除單元120包括延遲電路210、延遲電路220以及多工器2