電路裝置以及電子設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種電路裝置以及電子設(shè)備等。
【背景技術(shù)】
[0002]在對電機等的驅(qū)動對象進行驅(qū)動的電路裝置中，對于構(gòu)成輸出電路的晶體管而言，為了使其具有足夠的驅(qū)動能力而要求有長大的溝道寬度。因此，由于輸出電路的晶體管的布局面積也將變得非常大，因此在一個晶體管內(nèi)產(chǎn)生由結(jié)晶缺陷等造成的不良部分的概率較高。
[0003]在此，作為電機驅(qū)動器的現(xiàn)有技術(shù)而例如已知有專利文獻I所公開的技術(shù)。此外，在專利文獻2中公開了一種如下的不良檢測方法，S卩，將電路裝置分割為多個電路塊，并對各個電路塊的漏電流與其他電路塊的漏電流進行比較，在漏電流之差為預(yù)定值以上的情況下，判斷為存在不良。
[0004]然而，迄今為止仍未提出有適于具有對電機等的驅(qū)動對象進行驅(qū)動的輸出電路的電路裝置的不良檢測方法。
[0005]專利文獻1:日本特開2003-189683號公報
[0006]專利文獻2:日本特開2002-277503號公報

【發(fā)明內(nèi)容】

[0007]根據(jù)本發(fā)明的幾個方式，能夠提供一種能夠?qū)崿F(xiàn)適于具有輸出電路的電路裝置的不良檢測方法的電路裝置以及電子設(shè)備等。
[0008]本發(fā)明的一個方式涉及一種電路裝置，包括:輸出電路，其具有高壓側(cè)的晶體管與低壓側(cè)的晶體管；控制電路，其對所述高壓側(cè)的晶體管與所述低壓側(cè)的晶體管的導(dǎo)通與斷開進行控制；驅(qū)動器電路，其根據(jù)來自所述控制電路的控制信號而對所述高壓側(cè)的晶體管與所述低壓側(cè)的晶體管進行驅(qū)動，所述高壓側(cè)的晶體管與所述低壓側(cè)的晶體管中的至少一個晶體管由并聯(lián)連接的第I?第η晶體管構(gòu)成，所述電路裝置還包括第I?第η襯墊，各個襯墊與所述第I?第η晶體管的各個晶體管的漏極連接，并且所述第I?第η襯墊被使用于所述至少一個晶體管的不良檢測。
[0009]在本發(fā)明的一個方式中，在具有輸出電路的電路裝置中，輸出電路的高壓側(cè)與低壓側(cè)的晶體管中的至少一個晶體管由并聯(lián)連接的第I?第η晶體管構(gòu)成。而且，各個襯墊被連接在這些第I?第η晶體管的各個晶體管的漏極上，并且被使用于不良檢測的第I?第η襯墊被設(shè)置在電路裝置中。由此，在構(gòu)成輸出電路的晶體管的第I?第η晶體管中的任意晶體管的區(qū)域內(nèi)存在有結(jié)晶缺陷等的缺陷的情況下，使用第I?第η襯墊中的與該晶體管對應(yīng)設(shè)置的襯墊，而能夠?qū)υ撊毕葸M行檢測。因此，即使在輸出電路的高壓側(cè)與低壓側(cè)的晶體管例如具有長大的溝道寬度的情況下，也能夠適當(dāng)?shù)貙υ摼w管的不良進行檢測，從而能夠?qū)崿F(xiàn)適于具有輸出電路的電路裝置的不良檢測方法。
[0010]此外，在本發(fā)明的一個方式中，可以為，包括驅(qū)動端子，所述驅(qū)動端子與所述第I?第η襯墊連接，且與所述輸出電路的驅(qū)動對象連接。
[0011]如果采用這種方式，則在電路裝置的檢查時，能夠使用各個第I?第η襯墊來實現(xiàn)輸出電路的晶體管的不良檢測，并且在電路裝置的通常動作時，能夠使用與第I?第η襯墊連接的驅(qū)動端子而通過輸出電路來對驅(qū)動對象進行驅(qū)動。
[0012]此外，在本發(fā)明的一個方式中，可以為，包括:半導(dǎo)體芯片，其具有所述輸出電路、所述控制電路、所述驅(qū)動器電路和所述第I?第η襯墊；外殼，其具有所述驅(qū)動端子；第I?第η引線，其對所述第I?第η襯墊和所述驅(qū)動端子進行連接。
[0013]如果采用這種方式，則能夠經(jīng)由第I?第η引線而使用與第I?第η襯墊連接的外殼的驅(qū)動端子，進而通過輸出電路來對驅(qū)動對象進行驅(qū)動。
[0014]此外，在本發(fā)明的一個方式中，可以為，作為所述第I?第η襯墊的各個襯墊而包括用于向所述第I?第η晶體管的各個晶體管施加檢查電流的電流施加用襯墊、與用于對被施加了所述檢查電流時的所述第I?第η晶體管的各個晶體管的漏極電壓進行測定的電壓測定用襯墊。
[0015]如果采用這種方式，則能夠在電路裝置的檢查時，使用電流施加用襯墊而向第I?第η晶體管的各個晶體管施加檢查電流。而且，通過使用電壓測定用襯墊而對第I?第η晶體管的各個晶體管的漏極電壓進行測定，從而能夠?qū)τ傻贗?第η晶體管構(gòu)成的輸出電路的晶體管的不良進行檢測。
[0016]此外，在本發(fā)明的一個方式中，也可以為，所述第I?第η晶體管中的第i晶體管的漏極與第一最上層金屬層連接，所述第I?第η晶體管中的第j晶體管的漏極與第二最上層金屬層連接，所述第二最上層金屬層與所述第一的最上層金屬層電分離，所述第I?第η襯墊中的第i襯墊為所述第一的最上層金屬層上所形成的鈍化膜的開口，所述第I?第η襯墊中的第j襯墊為所述第二的最上層金屬層上所形成的鈍化膜的開口。
[0017]如果采用這種方式，則對于第I?第n晶體管的第i晶體管的漏極電壓而言，能夠經(jīng)由第一最上層金屬層而通過第i襯墊來進行測定。另一方面，對于第j晶體管的漏極電壓而言，能夠經(jīng)由與第一最上層金屬層電分離的第二最上層金屬層而通過第j襯墊進行測定。因此，在電路裝置的檢查時，能夠單獨地對第I?第η晶體管中的第i晶體管的漏極電壓與第j晶體管的漏極電壓進行測定，從而能夠?qū)崿F(xiàn)由第I?第η晶體管構(gòu)成的輸出電路的晶體管的不良檢測。
[0018]此外，在本發(fā)明的一個方式中，也可以為，包括不良檢測電路，所述不良檢測電路根據(jù)向所述第I?第η晶體管施加了檢查電流時的所述第I?第η晶體管的漏極電壓來實施所述至少一個晶體管的不良檢測。
[0019]如果采用這種方式，則能夠使用設(shè)置于電路裝置的內(nèi)部的不良檢測電路來對向第I?第η晶體管施加了檢查電流時的漏極電壓進行檢測，從而對輸出電路的晶體管的不良進行檢測。
[0020]此外，在本發(fā)明的一個方式中，可以為，所述不良檢測電路根據(jù)所述第I?第η晶體管中的第i晶體管的漏極電壓與第j晶體管的漏極電壓的電壓差來實施所述至少一個晶體管的不良檢測。
[0021]如果采用這種方式，則能夠?qū)?gòu)成輸出電路的晶體管的第i晶體管的漏極電壓與第j晶體管的漏極電壓的電壓差進行檢測，從而對輸出電路的晶體管的不良進行檢測。
[0022]此外，在本發(fā)明的一個方式中，可以為，所述不良檢測電路包括偏置比較器，所述偏置比較器用于對所述第i晶體管的漏極電壓與所述第j晶體管的漏極電壓的所述電壓差進行檢測。
[0023]如果采用這種方式，則能夠利用偏置比較器所具有的偏置電壓來對第1、第j晶體管的漏極電壓的電壓差進行檢測。
[0024]此外，在本發(fā)明的一個方式中，可以為，在所述不良檢測電路中，作為所述偏置比較器而包括第一偏置比較器與第二偏置比較器，所述第一偏置比較器的非反轉(zhuǎn)輸入端子上被輸入有所述第i晶體管的漏極電壓，反轉(zhuǎn)輸入端子上被輸入有所述第j晶體管的漏極電壓，所述第二偏置比較器的反轉(zhuǎn)輸入端子上被輸入有所述第i晶體管的漏極電壓，非反轉(zhuǎn)輸入端子上被輸入有所述第j晶體管的漏極電壓。
[0025]如果采用這種方式，則在第i晶體管的漏極電壓大于第j晶體管的漏極電壓的情況、與第i晶體管的漏極電壓小于第j晶體管的漏極電壓的情況這兩種情況下，均能夠利用第一、第二偏置比較器的偏置電壓來對輸出電路的晶體管的不良進行檢測。
[0026]在本發(fā)明的其他的方式中，涉及一種包括上述任一項所述的電路裝置的電子設(shè)備。
【附圖說明】
[0027]圖1為本實施方式的電路裝置的電路結(jié)構(gòu)例。
[0028]圖2 (A)、圖2⑶為橋接電路的動作說明圖。
[0029]圖3為使用了檢測電阻的截斷動作的控制方法的說明圖。
[0030]圖4為實現(xiàn)本實施方式的不良檢測方法的電路裝置的結(jié)構(gòu)例。
[0031]圖5為實現(xiàn)本實施方式的不良檢測方法的電路裝置的結(jié)構(gòu)例。
[0032]圖6為實現(xiàn)本實施方式的不良檢測方法的電路裝置的結(jié)構(gòu)例。
[0033]圖7為電路裝置的整體結(jié)構(gòu)例。
[0034]圖8為比較例的電路裝置的結(jié)構(gòu)例。
[0035]圖9為使用了電流施加用襯墊、電壓測定用襯墊的不良檢測方法的說明圖。
[0036]圖10 (A)、圖10⑶為橋接電路的布局配置例。
[0037]圖11為關(guān)于襯墊的說明圖。
[0038]圖12為由橋接電路的布局配置以及接合引線實現(xiàn)的連接方法的說明圖。
[0039]圖13為進一步設(shè)置了不良檢測電路的電路裝置的結(jié)構(gòu)例。
[0040]圖14為不良檢測電路的詳細結(jié)構(gòu)的結(jié)構(gòu)例。
[0041]圖15為電子設(shè)備的結(jié)構(gòu)例。
【具體實施方式】
[0042]以下，對本發(fā)明的優(yōu)選的實施方式進行詳細說明。另外，下文中所說明的本實施方式并非對權(quán)利要求中所記載的本發(fā)明的內(nèi)容進行不當(dāng)限定，在本實施方式中所說明的全部結(jié)構(gòu)不一定是作為本發(fā)明的解決方法而必須的。
[0043]1.電路結(jié)構(gòu)
[0044]在圖1中圖示了本實施方式的電路裝置的電路結(jié)構(gòu)例。本實施方式的電路裝置包括橋接電路10(廣義而言，為輸出電路)、驅(qū)動器電路18、控制電路20。此外，電路裝置能夠包括檢測電路30。另外，本實施方式的電路裝置并未被限定為圖1的結(jié)構(gòu)，能夠進行省略其結(jié)構(gòu)要素的一部分，或追加其他的結(jié)構(gòu)要素等的各種改變實施。
[0045]橋接電路10 (輸出電路)具有高壓側(cè)的晶體管Ql、Q3與低壓側(cè)的晶體管Q2、Q4。橋接電路10為向電機100(例如直流電機)輸出驅(qū)動電流的電路，且在圖1中成為H橋的電路結(jié)構(gòu)。高壓側(cè)的晶體管Q1、Q3例如為P型(廣義而言，為第一導(dǎo)電型)的晶體管，低壓側(cè)的晶體管Q2、Q4例如為N型(廣義而言，為第二導(dǎo)電型)的晶體管。高壓側(cè)的晶體管是指，與低壓側(cè)的晶體管相比被連接在高電位電源側(cè)的晶體管。低壓側(cè)的晶體管是指，與高壓側(cè)的晶體管相比被連接在低電位電源側(cè)的晶體管。另外，晶體管Ql、Q2、Q3、Q4也可以均為N型的晶體管。此外，在Q1、Q2、Q3、Q4的源極與漏極之間，存在有未圖示的體二極管(寄生二極管)。
[0046]高壓側(cè)的晶體管Ql、Q3的源極與高電位側(cè)的電源VBB(第一電源)的節(jié)點連接。低壓側(cè)的晶體管Q2、Q4的源極與連接有檢測電阻RS的一端的節(jié)點N3連接。節(jié)點N3例如經(jīng)由電路裝置的端子而與作為外置部件的檢測電阻RS的一端連接。
[0047]晶體管Ql的漏極與晶體管Q2的漏極和節(jié)點NI連接，所述節(jié)點NI與外部的電機100 (廣義而言，為驅(qū)動對象)的一端連接。節(jié)點NI經(jīng)由電路裝置的端子(驅(qū)動端子)而與外部的電機100的一端連接。
[0048]晶體管Q3的漏極與晶體管Q4的漏極和節(jié)點N2連接，所述節(jié)點N2與電機100的另一端連接。節(jié)點N2經(jīng)由電路裝置的端子(驅(qū)動端子)而與電機100的另一端連接。
[0049]檢測電路30對橋接電路10中流動的電流進行檢測。例如，通過對檢測電阻RS的一端的電壓VS進行檢測，從而對上電期間內(nèi)的上電電流進行檢測。例如，通過對電壓VS與低電位側(cè)的電源VSS(例如GND)的電壓的電壓差(檢測電阻RS的一端的電壓與另一端的電壓的電壓差)進行檢測，從而對上電電流進行檢測。另外，作為檢測電路30也可以采用如下結(jié)構(gòu)，即，設(shè)置對電壓VS與VSS的電壓的電壓差進行檢測的第一檢測電路、與對電壓VS進行檢測的第二檢測電路的結(jié)構(gòu)。
[0050]檢測電路30包括基準電壓生成電路32、D/A轉(zhuǎn)換電路DAC和比較電路CP (比較器)。基準電壓生成電路32生成恒壓的基準電壓VRF。D/A轉(zhuǎn)換電路DAC接收基準電壓VRF，并根據(jù)設(shè)定數(shù)據(jù)而生成以可變的方式進行變化的基準電壓VR。在比較電路CP中，第一輸入端子(非反轉(zhuǎn)輸入端子)上被輸入有基準電壓VR，第二輸入端子(反轉(zhuǎn)輸入端子)上被輸入有檢測電阻R