寬頻帶激磁信號(hào)發(fā)生器的制造方法
【專(zhuān)利摘要】本發(fā)明提供了一種寬頻帶激磁信號(hào)發(fā)生器，涉及電子信號(hào)裝置領(lǐng)域，頻率控制字通過(guò)數(shù)據(jù)接口總線(xiàn)設(shè)定，進(jìn)入CPLD邏輯控制模塊配置DDS發(fā)生器的工作頻率，DDS發(fā)生器產(chǎn)生的信號(hào)依據(jù)設(shè)定的頻率控制字，經(jīng)過(guò)相位累加后通過(guò)DA接口輸出可變頻率的正弦波，然后正弦波信號(hào)進(jìn)入調(diào)理電路模塊進(jìn)行調(diào)理濾波，最后經(jīng)過(guò)功率放大電路模塊，實(shí)現(xiàn)預(yù)定頻率的激磁信號(hào)的輸出，本發(fā)明中設(shè)計(jì)的隔離調(diào)理電路，第一個(gè)放大器提高了信噪比，起到了緩沖的作用，隔離性運(yùn)算放大器保證輸出信號(hào)不受共模電壓的影響，并消除共地帶來(lái)的電磁干擾，第二個(gè)運(yùn)算放大器提高了輸出能力，總之，該功率放大電路提高了系統(tǒng)的可靠性，使工作時(shí)更加穩(wěn)定。
【專(zhuān)利說(shuō)明】
寬頻帶激磁信號(hào)發(fā)生器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及電子信號(hào)裝置，尤其是激磁信號(hào)發(fā)生器裝置。
【背景技術(shù)】
[0002]激磁信號(hào)發(fā)生器通常作為旋轉(zhuǎn)變壓器的測(cè)試激勵(lì)信號(hào)源，能夠產(chǎn)生一個(gè)高電壓、大電流的功率信號(hào)，功能是產(chǎn)生一定頻率、幅度穩(wěn)定的功率正弦波。傳統(tǒng)激磁信號(hào)源的產(chǎn)生方法多為模擬方法或者專(zhuān)用集成芯片，雖然電路實(shí)現(xiàn)比較簡(jiǎn)單，但產(chǎn)生的信號(hào)頻率單一，導(dǎo)致一定頻率的旋轉(zhuǎn)變壓器只能使用一定頻率的激磁信號(hào)發(fā)生器，造成信號(hào)發(fā)生器的總類(lèi)繁多，兼容性差，而且信號(hào)的精度、控制靈活度、技術(shù)指標(biāo)等有時(shí)不能符合現(xiàn)代技術(shù)的需求。隨著技術(shù)和器件水平的提高，直接頻率合成技術(shù)(DDS，Direct Digital Synthesizer)得到了飛速發(fā)展，由于在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、高分辨率、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，將取代其他頻率合成技術(shù)成為應(yīng)用最廣泛的主流頻率合成技術(shù)。
[0003]宋曉梅等在《西安工程大學(xué)學(xué)報(bào)》上發(fā)表的《基于FPGA的DDS激磁信號(hào)源的設(shè)計(jì)》是基于上位機(jī)軟件，在USB通信控制FPGA的模式上完成了 DDS激磁信號(hào)發(fā)生器的設(shè)計(jì)。這種做法雖然可以同時(shí)產(chǎn)生多種頻率和多種類(lèi)型的波形信號(hào)，但其信號(hào)的產(chǎn)生是直接經(jīng)過(guò)高速DAC芯片還原的，產(chǎn)生的信號(hào)功率遠(yuǎn)遠(yuǎn)達(dá)不到旋轉(zhuǎn)變壓器中測(cè)試激勵(lì)信號(hào)的需求。此外，激磁信號(hào)發(fā)生器中的高壓電路對(duì)低壓控制電路會(huì)產(chǎn)生干擾，導(dǎo)致系統(tǒng)的不穩(wěn)定，同時(shí)，高電壓大電流的感性負(fù)載在上下電時(shí)可能會(huì)產(chǎn)生瞬時(shí)過(guò)沖信號(hào)，使系統(tǒng)容易損壞，可靠性不高。

【發(fā)明內(nèi)容】

[0004]為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種可靠性更高，適應(yīng)性和帶負(fù)載能力更強(qiáng)的寬頻帶激磁信號(hào)發(fā)生器。該發(fā)明的設(shè)計(jì)方案是基于DDS發(fā)生器結(jié)合復(fù)雜可編程邏輯器件(CPLD,Complex Programmable Logic Device)邏輯控制和數(shù)據(jù)總線(xiàn)接口技術(shù)的方法實(shí)現(xiàn)正弦寬頻帶激磁信號(hào)發(fā)生器。
[0005]本發(fā)明的寬頻帶激磁信號(hào)發(fā)生器包括CPLD邏輯控制模塊、DDS發(fā)生器模塊、調(diào)理電路模塊和功率放大電路模塊，頻率控制字通過(guò)數(shù)據(jù)接口總線(xiàn)設(shè)定，進(jìn)入CPLD邏輯控制模塊配置DDS發(fā)生器的工作頻率，DDS發(fā)生器產(chǎn)生的信號(hào)依據(jù)設(shè)定的頻率控制字，經(jīng)過(guò)相位累加后通過(guò)DA接口輸出可變頻率的正弦波，然后正弦波信號(hào)進(jìn)入調(diào)理電路模塊進(jìn)行調(diào)理濾波，最后經(jīng)過(guò)功率放大電路模塊，實(shí)現(xiàn)預(yù)定頻率的激磁信號(hào)的輸出。所述的調(diào)理電路模塊按照“精密高速運(yùn)算放大器+隔離型運(yùn)算放大器+精密高速運(yùn)算放大器”的電路設(shè)計(jì)，從DDS發(fā)生器輸出的正弦波，通過(guò)一個(gè)精密高速運(yùn)算放大器，進(jìn)入一個(gè)隔離型運(yùn)算放大器，再進(jìn)入一個(gè)精密高速運(yùn)算放大器，所述的精密高速運(yùn)算放大器要求滿(mǎn)足偏置電壓<25μν，速度>8兆/秒，對(duì)該隔離型運(yùn)算放大器的4個(gè)電源端均接入電感和電容組成的31型濾波器。
[0006]所述的CPLD邏輯控制模塊兼容不同的數(shù)據(jù)總線(xiàn)，在實(shí)現(xiàn)對(duì)數(shù)據(jù)總線(xiàn)的控制的同時(shí)，實(shí)現(xiàn)控制DDS發(fā)生器的讀寫(xiě)操作。
[0007]所述的DDS發(fā)生器模塊，產(chǎn)生一個(gè)頻率從400Hz到20kHz連續(xù)可調(diào)、幅度穩(wěn)定的正弦波信號(hào)。
[0008]所述的功率放大電路模塊為激磁信號(hào)電壓有效值+26V、驅(qū)動(dòng)電流2A，功率放大電路模塊使用單片高壓大功率放大器，所述的單片高壓大功率放大器要求滿(mǎn)足工作電壓>±50V，輸出電流> IA;基本的功率放大電路是對(duì)功率放大器外接± 42V雙端電源電壓，在輸入端串接耦合電容C2，在該功率放大器的2腳與I腳之間串接電阻Rl，8腳和I腳之間串接電阻R2，在功率放大器的3腳與7腳之間串接電阻R3，在6腳與7腳之間串接電阻R4，同時(shí)保證電阻R3和1?4的阻值相等，在功率放大器的5腳與I腳之間串接電阻R5，功率放大器的I腳串聯(lián)電阻R7，電阻R7的另一端接地，功率放大器的I腳作為輸出端。
[0009]改進(jìn)的功率放大電路如下:
[0010]信號(hào)輸入端串接電容C2，電容C2另一端串接由電阻R7和電容C4組成的并聯(lián)電路，電阻另一端同時(shí)串接電阻R9、電阻R8與電容C3組成的串聯(lián)電路、二極管D2正極、二極管DI負(fù)極和功率放大器4腳，電阻R9另一端接地，電容C3另一端同時(shí)并接二極管D2負(fù)極、二極管Dl正極和功率放大器5腳，功率放大器5腳串接由電阻R6和電容CI組成的并聯(lián)電路，電阻R6另一端接地，功率放大器5腳與I腳之間串接有電阻R5，功率放大器3腳同時(shí)串接正電源、電容C5和電解電容C7組成的并聯(lián)電路，其中電解電容C7的正極與功率放大器3腳連接，電容C5另一端接地，功率放大器3腳與7腳之間串接有電阻R3，功率放大器3腳和I腳串接有二極管D4，其中二極管D4的正極與I腳相連，功率放大器6腳同時(shí)串接負(fù)電源、電容C6和電解電容C8組成的并聯(lián)電路，其中電解電容C8的負(fù)極與功率放大器6腳連接，電容C6的另一端接地，功率放大器6腳與7腳之間串接有電阻R4，功率放大器6腳和I腳之間串接有二極管D3，其中二極管D3的負(fù)極與I腳相連，功率放大器2腳與I腳之間串接有電阻Rl，功率放大器8腳與I腳之間串接有電阻R2，功率放大器I腳為信號(hào)輸出端，同時(shí)在功率放大器的電源輸入端加磁芯電感和TVS管以保護(hù)電路。
[0011]本發(fā)明的有益效果在于本發(fā)明的激磁信號(hào)發(fā)生器中的CPLD可編程邏輯控制部分可以實(shí)現(xiàn)對(duì)不同數(shù)據(jù)總線(xiàn)的兼容，采用DDS發(fā)生器產(chǎn)生信號(hào)，提高了激磁信號(hào)的精度和穩(wěn)定性。設(shè)計(jì)一種“精密高速運(yùn)算放大器+隔離型運(yùn)算放大器+精密高速運(yùn)算放大器”的隔離調(diào)理電路，其中第一個(gè)精密高速運(yùn)算放大器提高了信噪比，起到了緩沖的作用，同時(shí)也防止負(fù)載變化對(duì)激勵(lì)產(chǎn)生影響。隔離性運(yùn)算放大器可以將前后級(jí)的電路完全隔開(kāi)，其隔離電壓可達(dá)lkV，保證輸出信號(hào)不受共模電壓的影響，同時(shí)消除共地帶來(lái)的電磁干擾。第二個(gè)精密高速運(yùn)算放大器主要是起到了有源濾波的作用，提高了輸出能力，預(yù)推動(dòng)信號(hào)功率的放大。同時(shí)，加入功率放大電路和功率保護(hù)措施，可以調(diào)整并保護(hù)電流大小，使其適應(yīng)不同的激磁傳感器，使用單片集成芯片，降低了線(xiàn)路的干擾。電路中四個(gè)二極管D1、D2、D3、D4組成鉗位電路，防止電流的倒灌，消除了負(fù)載電壓瞬時(shí)脈沖的影響，輸入前端增加無(wú)源高頻提升電路，抑制低頻信號(hào)，提升高頻信號(hào)以補(bǔ)償運(yùn)放的高頻衰減，這樣保證了信號(hào)電壓的增益平坦。該功率放大電路提高了系統(tǒng)的可靠性，使工作時(shí)更加穩(wěn)定。
【附圖說(shuō)明】
[0012]圖1是本發(fā)明的寬頻帶激磁信號(hào)發(fā)生器的結(jié)構(gòu)圖。
[0013]圖2是本發(fā)明的調(diào)理電路原理圖。
[0014]圖3是本發(fā)明的改進(jìn)的功率放大電路。
[0015]圖4是本發(fā)明放大器交流分析圖。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。
[0017]該發(fā)明的設(shè)計(jì)方案是基于DDS發(fā)生器結(jié)合CPLD邏輯控制和數(shù)據(jù)總線(xiàn)接口技術(shù)的方法實(shí)現(xiàn)正弦寬頻帶激磁信號(hào)發(fā)生器。CPLD邏輯控制部分可以實(shí)現(xiàn)對(duì)不同數(shù)據(jù)總線(xiàn)的兼容，并進(jìn)一步對(duì)DDS發(fā)生器進(jìn)行配置。電路設(shè)計(jì)過(guò)程中，充分考慮了頻率特性、抗干擾特性和阻抗特性，設(shè)計(jì)了一種獨(dú)特的“精密高速運(yùn)算放大器+隔離型運(yùn)算放大器+精密高速運(yùn)算放大器”的調(diào)理電路，使前、后級(jí)電路之間互不影響，滿(mǎn)足寬頻域內(nèi)激磁信號(hào)在額定驅(qū)動(dòng)能力下激磁信號(hào)的輸出，提高了系統(tǒng)的適應(yīng)性。同時(shí)，針對(duì)旋轉(zhuǎn)變壓器的感性負(fù)載特性，設(shè)計(jì)了功率防護(hù)電路，消除感性負(fù)載引起的電壓瞬時(shí)脈沖倒灌的影響。提高了激磁信號(hào)的系統(tǒng)的穩(wěn)定性和可靠性，降低了工程實(shí)現(xiàn)成本。
[0018]本發(fā)明設(shè)計(jì)的寬頻帶激磁信號(hào)發(fā)生器用于產(chǎn)生一個(gè)頻率從400Hz到20kHz連續(xù)可調(diào)、幅度穩(wěn)定的正弦波信號(hào)，經(jīng)過(guò)功率放大電路后作為激磁信號(hào)輸出，滿(mǎn)足所有旋轉(zhuǎn)變壓器的測(cè)試激勵(lì)信號(hào)的要求。
[0019]下面結(jié)合附圖對(duì)本發(fā)明的實(shí)施例作詳細(xì)說(shuō)明。圖1是本發(fā)明的寬頻帶激磁信號(hào)發(fā)生器的結(jié)構(gòu)圖，數(shù)據(jù)接□總線(xiàn)模塊、CPLD邏輯控制模塊、DDS發(fā)生器模塊、調(diào)理電路模塊和功率放大電路模塊構(gòu)成了主體結(jié)構(gòu)。
[0020]本發(fā)明的寬頻帶激磁信號(hào)發(fā)生器包括CPLD邏輯控制模塊)、DDS發(fā)生器模塊、調(diào)理電路模塊和功率放大電路模塊，頻率控制字通過(guò)數(shù)據(jù)接口總線(xiàn)設(shè)定，進(jìn)入CPLD邏輯控制模塊配置DDS發(fā)生器的工作頻率，DDS發(fā)生器產(chǎn)生的信號(hào)依據(jù)設(shè)定的頻率控制字，經(jīng)過(guò)相位累加后通過(guò)DA接口輸出可變頻率的正弦波，然后正弦波信號(hào)進(jìn)入調(diào)理電路模塊進(jìn)行調(diào)理濾波，最后經(jīng)過(guò)功率放大電路模塊，實(shí)現(xiàn)預(yù)定頻率的激磁信號(hào)的輸出。所述的調(diào)理電路模塊按照“精密高速運(yùn)算放大器+隔離型運(yùn)算放大器+精密高速運(yùn)算放大器”的電路設(shè)計(jì)，從DDS發(fā)生器輸出的正弦波，通過(guò)一個(gè)精密高速運(yùn)算放大器，進(jìn)入一個(gè)隔離型運(yùn)算放大器，再進(jìn)入一個(gè)精密高速運(yùn)算放大器，所述的精密高速運(yùn)算放大器要求滿(mǎn)足偏置電壓<25μν，速度>8兆/秒，對(duì)該隔離型運(yùn)算放大器的4個(gè)電源端均接入電感和電容組成的31型濾波器。
[0021]所述的CPLD邏輯控制模塊兼容不同的數(shù)據(jù)總線(xiàn)，在實(shí)現(xiàn)對(duì)數(shù)據(jù)總線(xiàn)的控制的同時(shí)，實(shí)現(xiàn)控制DDS發(fā)生器的讀寫(xiě)操作。
[0022]所述的DDS發(fā)生器模塊，產(chǎn)生一個(gè)頻率從400Hz到20kHz連續(xù)可調(diào)、幅度穩(wěn)定的正弦波信號(hào)。
[0023 ]所述的功率放大電路模塊為激磁信號(hào)電壓有效值+26V、驅(qū)動(dòng)電流2A，功率放大電路模塊使用單片高壓大功率放大器，所述的單片高壓大功率放大器要求滿(mǎn)足工作電壓>±50V，輸出電流> IA;基本的功率放大電路是對(duì)功率放大器外接± 42V雙端電源電壓，在輸入端串接耦合電容C2，在該功率放大器的2腳與I腳之間串接電阻Rl，8腳和I腳之間串接電阻R2，在功率放大器的3腳與7腳之間串接電阻R3，在6腳與7腳之間串接電阻R4，同時(shí)保證電阻R3和1?4的阻值相等，在功率放大器的5腳與I腳之間串接電阻R5，功率放大器的I腳串聯(lián)電阻R7，電阻R7的另一端接地，功率放大器的I腳作為輸出端。由于旋轉(zhuǎn)變壓器的工作頻率范圍在400Hz到20kHz之間，而基本的功率放大電路達(dá)不到要求，需要進(jìn)行改進(jìn)。改進(jìn)的功率放大電路搭建如下:
[0024]信號(hào)輸入端串接電容C2，電容C2另一端串接由電阻R7和電容C4組成的并聯(lián)電路，電阻R7另一端同時(shí)串接電阻R9、電阻R8與電容C3組成的串聯(lián)電路、二極管D2正極、二極管Dl負(fù)極和功率放大器4腳，電阻R9另一端接地，電容C3另一端同時(shí)并接二極管D2負(fù)極、二極管Dl正極和功率放大器5腳，功率放大器5腳串接由電阻R6和電容Cl組成的并聯(lián)電路，電阻R6另一端接地，功率放大器5腳與I腳之間串接有電阻R5，功率放大器3腳同時(shí)串接正電源、電容C5和電解電容C7組成的并聯(lián)電路，其中電解電容C7的正極與功率放大器3腳連接，電容C5另一端接地，功率放大器3腳與7腳之間串接有電阻R3，功率放大器3腳和I腳之間串接有二極管D4，其中二極管D4的正極與I腳相連，功率放大器6腳同時(shí)串接負(fù)電源、電容C6和電解電容C8組成的并聯(lián)電路，其中電解電容C8的負(fù)極與功率放大器6腳連接，電容C6的另一端接地，功率放大器6腳與7腳之間串接有電阻R4，功率放大器6腳和I腳之間串接有二極管D3，其中二極管D3的負(fù)極與I腳相連，功率放大器2腳與I腳之間串接有電阻Rl，功率放大器8腳與I腳之間串接有電阻R2，功率放大器I腳為信號(hào)輸出端，同時(shí)在功率放大器的電源輸入端加磁芯電感和TVS管以保護(hù)電路。
[0025]下面分別對(duì)DDS發(fā)生器模塊、調(diào)理電路模塊和功率放大電路模塊進(jìn)行詳細(xì)介紹。
[0026]DDS發(fā)生器模塊:本發(fā)明選取的AD9831是ADI公司的專(zhuān)業(yè)芯片，可以實(shí)現(xiàn)DDS和數(shù)字解調(diào)功能，本發(fā)明中使用它輸出一個(gè)頻率從400Hz到20kHz連續(xù)可調(diào)、幅度穩(wěn)定的正弦波。對(duì)于AD9831電路設(shè)計(jì)，具體的實(shí)施細(xì)節(jié)如下:
[0027]I)供電電壓:AD9831數(shù)據(jù)手冊(cè)上標(biāo)注是5V或3.3V供電均可，但實(shí)驗(yàn)驗(yàn)證用5V電源會(huì)燒壞芯片，所以選用3.3V電源芯片。
[0028]2)頻率寄存器讀寫(xiě):AD9831內(nèi)部有2個(gè)32位的頻率寄存器FREQ0REG和FREQ0REG，用于設(shè)置頻率控制字?？紤]到AD9831的數(shù)據(jù)總線(xiàn)寬度只有16位，因此寫(xiě)頻率寄存器的操作要分兩次操作，即先寫(xiě)寄存器的低16位，再寫(xiě)其高16位，并且這兩次操作的時(shí)間間隔沒(méi)有固定限制。因?yàn)閷?xiě)頻率寄存器的時(shí)候，是先寫(xiě)入到AD9831的“MPU Interface”，等到兩次寫(xiě)操作完成之后才寫(xiě)入到內(nèi)部的“并行寄存器”中，進(jìn)而通過(guò)控制邏輯選擇寫(xiě)入到對(duì)應(yīng)的頻率寄存器O或I中。
[0029]3)輸出電阻:AD9831是輸出電流型信號(hào)，因此要有一個(gè)輸出電阻將其轉(zhuǎn)化為電壓信號(hào)。電阻值是依據(jù)輸出電壓要求合理選擇，并且電阻盡量選擇功率大的精密電阻，這樣的輸出更加精確穩(wěn)定，為后續(xù)的設(shè)計(jì)和調(diào)試提供不少方便。
[0030]調(diào)理電路模塊:電路設(shè)計(jì)過(guò)程中，充分考慮了頻率特性、抗干擾特性和阻抗特性，設(shè)計(jì)了一種獨(dú)特的“精密高速運(yùn)算放大器+隔離型運(yùn)算放大器+精密高速運(yùn)算放大器”調(diào)理電路，實(shí)現(xiàn)輸出400Hz到20kHz頻譜純凈、頻率可調(diào)、幅度穩(wěn)定的正弦波。實(shí)施例選用“0P27電壓跟隨器一IS0124隔離運(yùn)放一0P27電壓跟隨器”的電路設(shè)計(jì)，具體電路原理圖如圖2所示。
[0031]所述的調(diào)理電路為了得到頻譜純凈的正弦波，調(diào)理電路對(duì)DDS發(fā)生器輸出的波形進(jìn)行隔離和濾波。DDS發(fā)生器輸出的正弦波首先經(jīng)過(guò)一個(gè)0P27運(yùn)算放大器電壓跟隨器，對(duì)信號(hào)進(jìn)行緩沖、防止負(fù)載變化對(duì)激勵(lì)的影響，并實(shí)現(xiàn)與后級(jí)電路的阻抗匹配，然后經(jīng)過(guò)一個(gè)精密隔離放大器IS0124，其中外圍電路接入4個(gè)型濾波器，這樣使得前后級(jí)電路完全隔開(kāi)，保證輸出信號(hào)不受共模電壓的影響，消除共地帶來(lái)的電磁干擾，提高了系統(tǒng)頻率抗干擾性能；然后再接一個(gè)0P27運(yùn)算放大器電壓跟隨器，進(jìn)行有源濾波，提高了輸出能力，同時(shí)預(yù)推動(dòng)信號(hào)功率的放大。其中0P27運(yùn)算放大器和放大器IS0124都是外接±12V雙端電源電壓。
[0032]設(shè)計(jì)時(shí)對(duì)于濾波器和電路實(shí)際存在的電感L、電阻R、電容C等濾波元件都進(jìn)行了電路仿真驗(yàn)證和電路模擬，以求整個(gè)系統(tǒng)在所需頻率范圍內(nèi)的幅頻特性曲線(xiàn)逼近一條直線(xiàn)。
[0033]功率放大電路模塊
[0034]激磁信號(hào)是一個(gè)高電壓、大電流的功率信號(hào)，一般的DDS電路都不能輸出這樣的功率信號(hào)，因此要通過(guò)設(shè)計(jì)一個(gè)功率放大信號(hào)電路來(lái)實(shí)現(xiàn)。針對(duì)旋轉(zhuǎn)變壓器這一類(lèi)感性負(fù)載的應(yīng)用領(lǐng)域，上電的瞬間會(huì)產(chǎn)生電壓的瞬間脈沖，所以傳統(tǒng)的功率放大電路并不能滿(mǎn)足要求。圖3為設(shè)計(jì)的功率放大電路，其中選用PA07A功率放大器。
[0035]電路的組成如下:信號(hào)輸入端串接電容C2，電容C2另一端串接由電阻R7和電容C4組成的并聯(lián)電路，電阻R7另一端同時(shí)串接電阻R9、電阻R8與電容C3組成的串聯(lián)電路、二極管D2正極、二極管Dl負(fù)極和功率放大器4腳，電阻R9另一端接地，電容C3另一端同時(shí)并接二極管D2負(fù)極、二極管Dl正極和功率放大器5腳，功率放大器5腳串接由電阻R6和電容Cl組成的并聯(lián)電路，電阻R6另一端接地，功率放大器5腳與I腳之間串接有電阻R5，功率放大器3腳同時(shí)串接正電源、電容C5和電解電容C7組成的并聯(lián)電路，其中電接電容C7的正極與功率放大器3腳連接，電容C5另一端接地，功率放大器3腳與7腳之間串接有電阻R3，功率放大器3腳和I腳串接有二極管D4，其中二極管D4的正極與I腳相連，功率放大器6腳同時(shí)串接負(fù)電源、電容C6和電解電容C8組成的并聯(lián)電路，其中電接電容C8的負(fù)極與功率放大器6腳連接，電容C6的另一端接地，功率放大器6腳與7腳之間串接有電阻R4，功率放大器6腳和I腳之間串接有二極管D3，其中二極管D3的負(fù)極與I腳相連，功率放大器2腳與I腳之間串接有電阻Rl，功率放大器8腳與I腳之間串接有電阻R2，功率放大器I腳為信號(hào)輸出端。同時(shí)在功率放大器的電源輸入端加磁芯電感和TVS管以保護(hù)電路。
[0036]在功率放大電路中，限流電阻Rl和R2的選擇和散熱特性是需要特別注意的。隨著溫度的升高(環(huán)境和功放發(fā)熱引起的)，功率放大器的輸出電流會(huì)一直減小，如果限流電阻阻值選擇過(guò)大，輸出電流就會(huì)達(dá)不到要求;另一方面限流電阻阻值選擇過(guò)小，又失去了限流的作用，會(huì)直接損壞功放芯片或者燒毀負(fù)載。當(dāng)限流電阻為0.22 Ω時(shí)能滿(mǎn)足系統(tǒng)2A驅(qū)動(dòng)電流的要求。由于旋轉(zhuǎn)變壓器的工作頻率范圍在400Hz到20kHz之間，功率放大電路需要有一定的增益，而且要保證在整個(gè)工作頻率范圍內(nèi)增益穩(wěn)定，而PA07功率放大器的驅(qū)動(dòng)功率雖然大，但是重負(fù)載下的頻率特性并不好，在驅(qū)動(dòng)輸出增益隨輸入信號(hào)的頻率上升而逐漸下降，需要進(jìn)行頻率特性補(bǔ)償。因此，在電路的輸入前端接入由電容C2、電容C4、電阻R7和電阻R9組成的無(wú)源高頻提升電路，抑制低頻信號(hào)，提升高頻信號(hào)以補(bǔ)償運(yùn)放的高頻衰減。在PA07A功率放大器的輸入端加入的兩個(gè)二極管D1、D2，用于防止電流的倒灌，在輸出端加兩個(gè)保護(hù)的二極管D3、D4，并在電源輸入±42V端加磁芯電感和TVS管的保護(hù)措施，可以消除感性負(fù)載引起的電壓瞬時(shí)脈沖的影響。電容C3和電阻R8對(duì)放大器進(jìn)行超前補(bǔ)償，并加入電容Cl防止PA07出現(xiàn)自激振蕩。綜合以上措施，通過(guò)圖4放大器的交流分析可以看出在1Hz至40KHz的頻率范圍內(nèi)，電壓增益平坦。其中PA07功率放大器電源端接入±42V的電壓，Rl =240mΩ ,R2 = 240mQ ,R3 = 270kQ ,R4 = 270kQ ,R5 = 180kQ ,R6 = 20kQ ,R7 = 2.2kQ，R8 =2k Ω ,R9 = 18kQ，C1 = 1.8nF，C2= luF，C3 = 10nF，C4= InF，C5 = 1nF，C6= 1nF，C7 =220uF，C8 = 220uFo
[0037]P CI接口板卡的P C B布線(xiàn)，P CI總線(xiàn)協(xié)議規(guī)范有詳細(xì)的要求，結(jié)合設(shè)計(jì)和驗(yàn)證的經(jīng)歷，以下是特別要注意的細(xì)節(jié):電路板都采用四層板結(jié)構(gòu)，四層板的PCI接口板更容易被計(jì)算機(jī)識(shí)別、性能更加穩(wěn)定可靠，并且四層板也是符合PCI規(guī)范的。PCI接口信號(hào)線(xiàn)盡量等長(zhǎng)，長(zhǎng)度為1500± 10mil最好，并且特別注意主時(shí)鐘線(xiàn)要按照PCI規(guī)范要求，走蛇形線(xiàn)、長(zhǎng)度在2500±100mil。
【主權(quán)項(xiàng)】
1.一種寬頻帶激磁信號(hào)發(fā)生器，包括CPLD邏輯控制模塊、DDS發(fā)生器模塊、調(diào)理電路模塊和功率放大電路模塊，其特征在于: 頻率控制字通過(guò)數(shù)據(jù)接口總線(xiàn)設(shè)定，進(jìn)入CPLD邏輯控制模塊配置DDS發(fā)生器的工作頻率，DDS發(fā)生器產(chǎn)生的信號(hào)依據(jù)設(shè)定的頻率控制字，經(jīng)過(guò)相位累加后通過(guò)DA接口輸出可變頻率的正弦波，然后正弦波信號(hào)進(jìn)入調(diào)理電路模塊進(jìn)行調(diào)理濾波，最后經(jīng)過(guò)功率放大電路模塊，實(shí)現(xiàn)預(yù)定頻率的激磁信號(hào)的輸出； 所述的調(diào)理電路模塊按照“精密高速運(yùn)算放大器+隔離型運(yùn)算放大器+精密高速運(yùn)算放大器”的電路設(shè)計(jì)，從DDS發(fā)生器輸出的正弦波，通過(guò)一個(gè)精密高速運(yùn)算放大器，進(jìn)入一個(gè)隔離型運(yùn)算放大器，再進(jìn)入一個(gè)精密高速運(yùn)算放大器，所述的精密高速運(yùn)算放大器要求滿(mǎn)足偏置電壓<25μν，速度>8兆/秒，對(duì)該隔離型運(yùn)算放大器的4個(gè)電源端均接入電感和電容組成的型濾波器。2.根據(jù)權(quán)利要求1所述的寬頻帶激磁信號(hào)發(fā)生器，其特征在于: 所述的CPLD邏輯控制模塊兼容不同的數(shù)據(jù)總線(xiàn)，在實(shí)現(xiàn)對(duì)數(shù)據(jù)總線(xiàn)的控制的同時(shí)，實(shí)現(xiàn)控制DDS發(fā)生器的讀寫(xiě)操作。3.根據(jù)權(quán)利要求1所述的寬頻帶激磁信號(hào)發(fā)生器，其特征在于: 所述的DDS發(fā)生器模塊，產(chǎn)生一個(gè)頻率從400Hz到20kHz連續(xù)可調(diào)、幅度穩(wěn)定的正弦波信號(hào)。4.根據(jù)權(quán)利要求1所述的寬頻帶激磁信號(hào)發(fā)生器，其特征在于: 所述的功率放大電路模塊為激磁信號(hào)電壓有效值+26V、驅(qū)動(dòng)電流2A，功率放大電路模塊使用單片高壓大功率放大器，所述的單片高壓大功率放大器要求滿(mǎn)足工作電壓>±50V，輸出電流>1A;基本的功率放大電路是對(duì)功率放大器外接±42V雙端電源電壓，在輸入端串接耦合電容C2，在該功率放大器的2腳與I腳之間串接電阻Rl，8腳和I腳之間串接電阻R2，在功率放大器的3腳與7腳之間串接電阻R3，在6腳與7腳之間串接電阻R4，同時(shí)保證電阻R3和R4的阻值相等，在功率放大器的5腳與I腳之間串接電阻R5，功率放大器的I腳串聯(lián)電阻R7，電阻R7的另一端接地，功率放大器的I腳作為輸出端； 改進(jìn)的功率放大電路如下: 信號(hào)輸入端串接電容C2，電容C2另一端串接由電阻R7和電容C4組成的并聯(lián)電路，電阻另一端同時(shí)串接電阻R9、電阻R8與電容C3組成的串聯(lián)電路、二極管D2正極、二極管Dl負(fù)極和功率放大器4腳，電阻R9另一端接地，電容C3另一端同時(shí)并接二極管D2負(fù)極、二極管Dl正極和功率放大器5腳，功率放大器5腳串接由電阻R6和電容Cl組成的并聯(lián)電路，電阻R6另一端接地，功率放大器5腳與I腳之間串接有電阻R5，功率放大器3腳同時(shí)串接正電源、電容C5和電解電容C7組成的并聯(lián)電路，其中電解電容C7的正極與功率放大器3腳連接，電容C5另一端接地，功率放大器3腳與7腳之間串接有電阻R3，功率放大器3腳和I腳串接有二極管D4，其中二極管D4的正極與I腳相連，功率放大器6腳同時(shí)串接負(fù)電源、電容C6和電解電容C8組成的并聯(lián)電路，其中電解電容C8的負(fù)極與功率放大器6腳連接，電容C6的另一端接地，功率放大器6腳與7腳之間串接有電阻R4，功率放大器6腳和I腳之間串接有二極管D3，其中二極管D3的負(fù)極與I腳相連，功率放大器2腳與I腳之間串接有電阻Rl，功率放大器8腳與I腳之間串接有電阻R2，功率放大器I腳為信號(hào)輸出端，同時(shí)在功率放大器的電源輸入端加磁芯電感和TVS管以保護(hù)電路。
【文檔編號(hào)】H03B28/00GK105897171SQ201610207404
【公開(kāi)日】2016年8月24日
【申請(qǐng)日】2016年4月5日
【發(fā)明人】陳紹煒, 李勇, 竇智, 楊于梅, 趙帥, 李輝, 王琰, 李毅
【申請(qǐng)人】西北工業(yè)大學(xué)