低噪聲放大器及射頻終端的制作方法
【專利摘要】一種低噪聲放大器及射頻終端，低噪聲放大器包括：第一NMOS晶體管，其柵極直接或者間接地耦接低噪聲放大器的輸入端，其源極直接或者間接地接地；第一PMOS晶體管，其源極耦接電源，其柵極耦接第一NMOS晶體管的漏極，其漏極經(jīng)由第一電感耦接第一NMOS晶體管的漏極，其漏極直接或者間接地耦接低噪聲放大器的輸出端；第一電容，其第一端耦接第一NMOS晶體管的漏極，其第二端耦接第一PMOS晶體管的柵極；第二電感，其第一端耦接第一PMOS晶體管的柵極，其第二端接地。本專利方案可以改善低噪聲放大器的輸出與輸入之間的線性關系，并有利于低電壓應用，同時可以改善級間匹配特性，具有較優(yōu)的噪聲性能。
【專利說明】
低噪聲放大器及射頻終端
技術領域
[0001]本發(fā)明涉及射頻放大器設計技術，特別涉及一種低噪聲放大器及射頻終端。
【背景技術】
[0002]射頻收發(fā)機被廣泛地運用在車輛監(jiān)控、遙控、遙測、小型無線網(wǎng)絡、無線抄表、門禁系統(tǒng)、小區(qū)傳呼、工業(yè)數(shù)據(jù)采集系統(tǒng)、無線標簽、小型無線數(shù)據(jù)終端、安全防火系統(tǒng)、無線遙控系統(tǒng)、生物信號采集、水文氣象監(jiān)控、數(shù)據(jù)通信、數(shù)字音頻以及數(shù)字圖像傳輸?shù)戎T多領域中。在以射頻收發(fā)機為例的射頻終端中，低噪聲放大器(Low Noise Amplifier，LNA)是一般為終端設備中的第一級電路，其功能為在產(chǎn)生盡可能低的噪聲的前提下對射頻信號進行放大，以降低噪聲對其后端的各級電路產(chǎn)生影響。
[0003]現(xiàn)有技術對低噪聲放大器的需求向著低功耗低電壓的標準逐步邁進。圖1是一種現(xiàn)有的低噪聲放大器的電路圖。圖1所示的低噪聲放大器是典型的共源共柵結構的低噪聲放大器，可以包括NMOS晶體管Min和Mo，還可以包括外圍電路電阻Rl和R2，電感Lg、Ls和Lo以及交流耦合電容Cin和Co，其中，NMOS晶體管Min和Mo直接耦合，典型的共源共柵低噪聲放大器的功耗較大，不適用于低功耗應用。圖2是另一種現(xiàn)有的低噪聲放大器的電路圖。如圖2所示的電流復用型低噪聲放大器可以包括經(jīng)由電感LI耦合的匪OS晶體管Min和Mo，還可以包括外圍電路Lg、Ls和Lo，用于調節(jié)靜態(tài)工作點的電阻Rl和R2，電容Cl和Cgnd，以及交流耦合電容Cin和Co。相比于圖1所示的低噪聲放大器，圖2所示的電流復用型低噪聲放大器可以提高放大器的電流利用效率，在功耗相同時，增加了一級增益，使得電流復用型低噪聲放大器可以適用于低功耗應用，但是由于其層疊的晶體管結構需要較高電壓裕量，因此，無法滿足低電壓應用。圖3是又一種現(xiàn)有的低噪聲放大器的電路圖。如圖3所示的低噪聲放大器可以包括PMOS晶體管Mp和匪OS晶體管Mn，級間匹配電路Ri和Ci，級間耦合電感Liso和Lo和電容Vgnd，外圍電路電感Lg，Ls，電容Ce，以及交流耦合電容Cin和Co。盡管圖3所示的低噪聲放大器亦采用層疊的晶體管結構，但是相比于圖1和圖2所示的低噪聲放大器，仍然具有較低的功耗并且需要較低的供電電壓，因此受到了廣泛地應用。然而，圖3所示的低噪聲放大器的輸出與輸入之間的線性關系較差，使得其輸出的射頻信號具有幅度較大的非線性分量以及高頻諧波。
[0004]因此，現(xiàn)有技術中的低噪聲放大器面臨著輸出與輸入之間的線性關系較差的問題。

【發(fā)明內容】

[0005]本發(fā)明解決的技術問題是如何改善現(xiàn)有技術的低噪聲放大器的輸出與輸入之間的線性關系。
[0006]為解決上述技術問題，本發(fā)明實施例提供一種低噪聲放大器，包括:第一NMOS晶體管，所述第一NMOS晶體管的柵極直接或者間接地耦接所述低噪聲放大器的輸入端，所述第一匪OS晶體管的源極直接或者間接地接地;第一 PMOS晶體管，所述第一 PMOS晶體管的源極耦接電源，所述第一 PMOS晶體管的柵極耦接所述第一 WOS晶體管的漏極，所述第一 PMOS晶體管的漏極經(jīng)由第一電感耦接所述第一 NM0S晶體管的漏極，所述第一 PM0S晶體管的漏極直接或者間接地耦接所述低噪聲放大器的輸出端;第一電容，所述第一電容的第一端耦接所述第一 NM0S晶體管的漏極，所述第一電容的第二端耦接所述第一 PMOS晶體管的柵極;第二電感，所述第二電感的第一端耦接所述第一 PMOS晶體管的柵極，所述第二電感的第二端接地。
[0007]可選地，所述第一電容、所述第二電感、所述第一電感、所述第一 PM0S晶體管的柵漏電容和所述第一 PM0S晶體管的柵源電容形成陷波濾波器，用于隔離所述低噪聲放大器的工作頻率。[〇〇〇8] 可選地，所述低噪聲放大器還包括:第一體偏置電路，所述第一體偏置電路的第一端耦接所述第一 NM0S晶體管的體電極，所述第一體偏置電路的第二端耦接電源，所述第一體偏置電路適于調節(jié)所述第一 NM0S晶體管的源極與體電極之間的電壓;第二體偏置電路， 所述第二體偏置電路的第一端耦接所述第一 PM0S晶體管的體電極，所述第二體偏置電路的第二端耦接地，所述第二體偏置電路適于調節(jié)所述第一 PM0S晶體管的源極與體電極之間的電壓。
[0009]可選地，所述第一體偏置電路包括:第二NM0S晶體管，所述第二匪0S晶體管的柵極耦接所述第二NM0S晶體管的漏極，并耦接所述第一體偏置電路的第一端，所述第二NM0S晶體管的源極耦接所述第一體偏置電路的第二端。
[0010]可選地，所述低噪聲放大器還包括:第二電容，所述第二電容耦接于所述第一 NM0S 晶體管的源極和體電極之間。
[0011]可選地，所述第二體偏置電路包括:第二PM0S晶體管，所述第二PM0S晶體管的柵極耦接所述第二PM0S晶體管的漏極，并耦接所述第二體偏置電路的第一端，所述第二PM0S晶體管的源極耦接所述第二體偏置電路的第二端。
[0012]可選地，所述低噪聲放大器還包括:第三電容，所述第三電容耦接于所述第一 PM0S 晶體管的源極和體電極之間。
[0013]可選地，所述低噪聲放大器還包括:第三電感，所述第三電感耦接于所述第一 NM0S 晶體管的源極與地之間。
[0014]可選地，所述低噪聲放大器還包括:第四電感，所述第四電感耦接于所述第一 NM0S 晶體管的柵極與電源之間。
[0015]可選地，所述低噪聲放大器還包括:第四電容，所述第四電容耦接于所述第一 NM0S 晶體管的柵極與源極之間。
[0016]可選地，所述低噪聲放大器還包括:第五電感，所述第五電感的第一端耦接所述第一 PM0S晶體管的漏極，所述第五電感的第二端經(jīng)由第五電容耦接所述低噪聲放大器的輸出端;第六電容，所述第六電容的第一端耦接所述第一 NM0S晶體管的柵極，所述第六電容的第二端耦接所述低噪聲放大器的輸入端。
[0017]為解決以上所述技術問題，本發(fā)明實施例還提供一種射頻終端，包括以上所述的低噪聲放大器。
[0018]與現(xiàn)有技術相比，本發(fā)明實施例的技術方案具有以下有益效果:
[0019]本發(fā)明實施例提供的低噪聲放大器可以包括:第一匪0S晶體管、第一 PM0S晶體管、第一電感、第二電感以及第一電容，其中，所述第一電容、第二電感、第一電感、所述第一PMOS晶體管的柵漏電容、所述第一 PMOS晶體管的柵源電容可以形成隔離本實施例低噪聲放大器的工作頻率的陷波濾波器;本實施例中，低噪聲放大器的射頻輸入信號經(jīng)過所述第一NMOS晶體管的放大而輸出的信號中包含的分量可以包括:具有所述工作頻率的基波信號和諧波及交調信號較為豐富的非線性分量;對于所述陷波濾波器，所述非線性分量具有較大的幅頻特性，可以使得所述非線性分量的主要部分直接傳輸至所述第一 PMOS晶體管的漏極，即低噪聲放大器的輸出端，而所述陷波濾波器卻可以很好地阻隔所述基波信號通過，使得所述基波信號可以經(jīng)由所述第一電容傳輸至所述第一 PMOS晶體管的柵極而被所述第一PMOS晶體管放大并輸出至低噪聲放大器的輸出端。因此，經(jīng)過第一級放大的射頻輸入信號在被第二級放大時，其所述基波信號被放大，而所述非線性分量未被放大，可以使得在低噪聲放大器的輸出端得到幅度更小的非線性分量，以改善本實施例低噪聲放大器的輸出與輸入之間的線性關系。進一步而言，所述第一匪OS晶體管和所述第一PMOS晶體管之間設置的級間匹配電路采用了所述第一電容與所述第二電感，相比于現(xiàn)有技術中的電阻和電容只能通過電容的調節(jié)諧振點，本實施例可以通過調節(jié)電容與電感的諧振點，具有更大的靈活性，以使得本實施例的低噪聲放大器可以更好地改善級間匹配特性。
[0020]進一步而言，本實施例通過設置第一體偏置電路和第二體偏置電路，所述第一體偏置電路適于調節(jié)所述第一 NMOS晶體管的源極與體電極之間的電壓，所述第二體偏置電路適于調節(jié)所述第一 PMOS晶體管的源極與體電極之間的電壓，以降低所述第一 NMOS晶體管和第一 PMOS晶體管的體偏置漏電流，以改善低噪聲放大器的噪聲性能，并有利于進一步降低低噪聲放大器的供電電壓，使其更加適用于低電壓應用。此外，本實施例還包括有第二電容和第三電容，以分別作為所述第一NMOS晶體管和第一PMOS晶體管的源體電容，形成交流耦合電路通道以改善射頻體偏置性能。
【附圖說明】
[0021]圖1是一種現(xiàn)有的低噪聲放大器的電路圖。
[0022]圖2是另一種現(xiàn)有的低噪聲放大器的電路圖。
[0023]圖3是又一種現(xiàn)有的低噪聲放大器的電路圖。
[0024]圖4是圖3所示的低噪聲放大器中節(jié)點A至節(jié)點B的小信號模型示意圖。
[0025]圖5是本發(fā)明實施例一種低噪聲放大器的電路圖。
[0026]圖6是本發(fā)明實施例另一種低噪聲放大器的電路圖。
[0027]圖7是本發(fā)明實施例低噪聲放大器中節(jié)點A至節(jié)點B的小信號模型示意圖。
[0028]圖8是圖3所示的現(xiàn)有的低噪聲放大器和本發(fā)明實施例低噪聲放大器中的級間隔離傳遞函數(shù)的幅頻特性的仿真圖。
[0029]圖9是本發(fā)明實施例低噪聲放大器的性能仿真圖。
[0030]圖10是圖3所示的現(xiàn)有的低噪聲放大器和本發(fā)明實施例低噪聲放大器的正向增益S21的對比仿真圖。
[0031]圖11是圖3所示的現(xiàn)有的低噪聲放大器和本發(fā)明實施例低噪聲放大器的三階交調點的對比仿真圖。
[0032]圖12是本發(fā)明實施例低噪聲放大器在供電電壓變化時的性能參數(shù)仿真圖?！揪唧w實施方式】
[0033]如【背景技術】部分所述，現(xiàn)有技術的射頻終端對低噪聲放大器的需求向著低功耗低電壓的標準邁進，低噪聲放大器由典型的共源共柵結構的低噪聲放大器，進一步發(fā)展至電流復用型低噪聲放大器，而后出現(xiàn)一種如圖3所示的低噪聲放大器，放大元件為PM0S晶體管 Mp和NM0S晶體管Mn，具有較低的功耗，且需要較低的供電電壓，然而，仍然存在有輸出與輸入之間的線性關系較差的技術問題。
[0034]本申請發(fā)明人對現(xiàn)有技術進行了分析。圖4是圖3所示的低噪聲放大器中節(jié)點A至節(jié)點B的小信號模型示意圖。如圖3和4所示，節(jié)點A連接匪0S晶體管Mn的輸出端，節(jié)點B連接 PM0S晶體管Mp的輸出端。圖3所示的低噪聲放大器的輸入端所輸入的射頻輸入信號RFin經(jīng)過所述NM0S晶體管Mn的放大而輸出的信號中包含的分量可以包括:具有所述工作頻率的基波信號，以及諧波及交調信號較為豐富的非線性分量NL。參照圖4,由于電感Liso的阻交流特性，以及電容Ci的通交流特性，使得所述非線性分量NL中的主要部分經(jīng)由圖中的主通路 Main_NonPath，即經(jīng)由電容Ci耦合至電阻Ri和PM0S晶體管Mp的輸入端(即柵極)，其次要部分經(jīng)由圖中的副通路Sub_NonPath經(jīng)由電感Liso和電容Cgndf禹合至地，貝lj非線性分量NL的主要部分將與射頻輸入信號RFin的基波信號被PM0S晶體管放大，并耦合至節(jié)點B，即PM0S晶體管Mp的輸出端，也即圖3所示的低噪聲放大器的輸出端，因此，被進一步放大的非線性分量NL的主要部分使得所述低噪聲放大器的輸出端所輸出的射頻輸出信號RFout的非線性分量NL幅度較大。
[0035]根據(jù)以上分析可知，所述圖3所示的低噪聲放大器的輸出端所屬出的射頻輸出信號RFout的非線性分量NL幅度較大，使得其輸出與輸入之間的線性關系較差。
[0036]針對以上技術問題，本發(fā)明實施例提出一種低噪聲放大器，在所述低噪聲放大器中，針對其輸入端所輸入的射頻輸入信號的基波信號的工作頻率設置陷波濾波器，使得本實施例低噪聲放大器中，所述射頻輸入信號被第一級放大后得到的非線性分量的主要部分不會進一步被放大，而僅有所述射頻輸入信號被第一級放大后的基波信號被放大，以降低本實施例低噪聲放大器的輸出端輸出的射頻輸出信號的非線性分量的幅度，從而改善低噪聲放大器的輸出與輸入之間的線性關系。
[0037]為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0038]圖5是本發(fā)明實施例一種低噪聲放大器的電路圖。[0〇39] 如圖5所不，本發(fā)明實施例公開的低噪聲放大器可以包括:第一NM0S晶體管MN1、第一 PM0S晶體管MP1、第一電感L1、第二電感L2以及第一電容C1。
[0040]所述第一匪0S晶體管MN1的柵極可以直接或者間接地耦接所述低噪聲放大器的輸入端，所述第一 NM0S晶體管MN1的源極直接或者間接地接地。[0041 ]所述第一 PM0S晶體管MP1的源極耦接電源Vdd，所述第一 PM0S晶體管MP1的柵極耦接所述第一 NM0S晶體管麗1的漏極，所述第一 PM0S晶體管MP1的漏極經(jīng)由第一電感L1耦接所述第一 NM0S晶體管MN1的漏極，所述第一 PM0S晶體管MP1的漏極直接或者間接地耦接所述低噪聲放大器的輸出端。[〇〇42]所述第一電容C1的第一端耦接所述第一匪0S晶體管MN1的漏極，所述第一電容C1的第二端耦接所述第一 PMOS晶體管MPl的柵極。
[0043]所述第二電感L2的第一端耦接所述第一PMOS晶體管MPl的柵極，所述第二電感L2
的第二端接地。
[0044]其中，所述第一電容Cl、所述第二電感L2、所述第一電感L1、所述第一PMOS晶體管MPl的柵漏電容、所述第一 PMOS晶體管MPl的柵源電容形成隔離所述低噪聲放大器的工作頻率的陷波濾波器。在本實施例低噪聲放大器中，所述第一NMOS晶體管MNl為第一級放大元件，所述第一 PMOS晶體管MPl為第二級放大元件，在所述第一 NMOS晶體管MNl的漏極與所述第一 PMOS晶體管MPl的柵極之間，所述陷波濾波器使得低噪聲放大器所輸入的射頻輸入信號RFin的基波信號在級間形成射頻隔離。由此，本實施例可以通過調節(jié)以上所述的各個參數(shù)的電容和/或電感的參數(shù)，對所述陷波濾波器的濾波特性進行適應性調整，以滿足所述低噪聲放大器所輸入的射頻輸入信號RFin的工作頻率。
[0045]圖6是本發(fā)明實施例另一種低噪聲放大器的電路圖。下面結合圖6對本發(fā)明實施例的低噪聲放大器的【具體實施方式】進行詳細說明。
[0046]本發(fā)明實施例低噪聲放大器還可以包括第一體偏置電路(圖未示)和第二體偏置電路(圖未示)。
[0047]其中，所述第一體偏置電路的第一端耦接所述第一NMOS晶體管MNl的體電極，所述第一體偏置電路的第二端耦接電源Vdd，所述第一體偏置電路適于調節(jié)所述第一 NMOS晶體管MN I的源極與體電極之間的電壓。所述第二體偏置電路的第一端耦接所述第一 PMOS晶體管MPl的體電極，所述第二體偏置電路的第二端耦接地，所述第二體偏置電路適于調節(jié)所述第一 PMO S晶體管MPI的源極與體電極之間的電壓。
[0048]根據(jù)MOS晶體管的體效應，所述第一體偏置電路通過調節(jié)所述第一匪OS晶體管MNl的源極與體電極之間的電壓，具體地，所述第一 NMOS晶體管MNl的源極電壓低于其體電極電壓，可以降低所述第一NMOS晶體管MNl的體偏置漏電流，同時也可以降低所述第一匪OS晶體管MNl的閾值電壓；同理，所述第二體偏置電路通過調節(jié)所述第一PMOS晶體管MPl的源極與體電極之間的電壓，具體地，所述第一 PMOS晶體管MPl的源極電壓低于其體電極電壓，可以降低所述第一 PMOS晶體管MPl的體偏置漏電流，同時也可以降低所述第一 PMOS晶體管MPl的閾值電壓。因此，所述第一體偏置電路和第二體偏置電路可以改善本實施例低噪聲放大器的噪聲性能，還可以使得本實施例的低噪聲放大器更加適用于低電壓應用。
[0049]在具體實施中，所述第一體偏置電路可以包括第二NMOS晶體管MN2，所述第二NMOS晶體管MN2的柵極耦接所述第二 NMOS晶體管MN2的漏極，并耦接所述第一體偏置電路的第一端，所述第二 NMOS晶體管MN2的源極耦接所述第一體偏置電路的第二端。
[0050]在具體實施中，所述第二體偏置電路可以包括第二PMOS晶體管MP2，所述第二PMOS晶體管MP2的柵極耦接所述第二 PMOS晶體管MP2的漏極，并耦接所述第二體偏置電路的第一端，所述第二 PMOS晶體管MP2的源極耦接所述第二體偏置電路的第二端。
[0051]需要說明的是，所述第一體偏置電路可以包括第二NMOS晶體管MN2，所述第二體偏置電路可以包括第二PMOS晶體管MP2，其中，所述第二NMOS晶體管麗2和所述第二PMOS晶體管MP2均可以等效為二極管，但本實施例不進行特殊限制。所述第一體偏置電路和/或所述第二體偏置電路還可以為其他任何可以調節(jié)其源極與體電極之間的電壓的電路或者電路的組合，例如可以采用二級管。
[0052]本發(fā)明實施例還可以包括第二電容C2和第三電容C3,其中，所述第二電容C2耦接于所述第一NM0S晶體管MN1的源極和體電極之間。所述第三電容C3耦接于所述第一PM0S晶體管MP1的源極和體電極之間。[〇〇53]在所述第一體偏置電路和第二體偏置電路的基礎上，所述第二電容C2和第三電容 C3作為所述M0S晶體管的源體電容，適于提供交流耦合通路以改善射頻電路中的體偏置性能。[〇〇54]本發(fā)明實施例低噪聲放大器還可以包括第三電感L3,其中，所述第三電感L3耦接于所述第一 NM0S晶體管MN1的源極與地之間。
[0055]此外，本發(fā)明實施例還可以包括第四電感L4,所述第四電感L4耦接于所述第一 NM0S晶體管麗1的柵極與電源Vdd之間。
[0056]本發(fā)明實施例還可以包括第四電容C4,所述第四電容C4耦接于所述第一 NM0S晶體管MN1的柵極與源極之間。[〇〇57] 其中，所述第三電感L3、第四電感L4和第四電容C4適于調節(jié)本實施例低噪聲放大器的輸入阻抗特性。并且，在具體實施中，如本領域技術人員所熟知的，根據(jù)不同的電路匹配需求，可以對所述第三電感L3、第四電感L4和第四電容C4進行對應地調整，本實施例不進行特殊限制。[〇〇58]本發(fā)明實施例低噪聲放大器還可以包括第五電感L5,所述第五電感L5的第一端耦接所述第一 PM0S晶體管MP1的漏極，所述第五電感L5的第二端經(jīng)由第五電容C5耦接所述低噪聲放大器的輸出端。
[0059]本發(fā)明實施例低噪聲放大器還可以包括第六電容C6,所述第六電容C6的第一端親接所述第一 NM0S晶體管MN1的柵極，所述第六電容C6的第二端耦接所述低噪聲放大器的輸入端。
[0060]圖7是本發(fā)明實施例低噪聲放大器中節(jié)點A至節(jié)點B的小信號模型示意圖。
[0061]圖8是圖3所示的現(xiàn)有的低噪聲放大器和本發(fā)明實施例低噪聲放大器中的級間隔離傳遞函數(shù)的幅頻特性的仿真圖。[0062 ]共同結合圖6、圖7和圖8所示，節(jié)點A連接第一NM0S晶體管MN1的輸出端，節(jié)點B連接第一 PM0S晶體管MP1的輸出端。本發(fā)明實施例低噪聲放大器的輸入端所輸入的射頻輸入信號RFin經(jīng)過所述第一 NM0S晶體管MN1的放大而輸出的信號中包含的分量可以包括:具有所述工作頻率的基波信號，以及諧波及交調信號較為豐富的非線性分量NL。[〇〇63]以所述射頻輸入信號RFin的工作頻率約為9GHz為例，相比圖3所示的一種現(xiàn)有的低噪聲放大器的級間隔離傳遞函數(shù)，本發(fā)明實施例低噪聲放大器中的級間隔離傳遞函數(shù)的幅頻特性表示出:所述陷波濾波器只隔離所述射頻輸入信號RFin的基波成分，卻可以使得所述非線性分量NL可以很好地通過。因此，在所述陷波濾波器的作用下，所述非線性分量NL 中的主要部分經(jīng)由圖中的主通路Main_NonPath耦合至節(jié)點B，即第一PM0S晶體管MP1的輸出端;而所述非線性分量NL的次要部分和射頻輸入信號RFin的基波成分經(jīng)由第一電容C1耦合至第一PM0S晶體管MP1的輸入端被其放大，而后輸出至節(jié)點B，即第一PM0S晶體管MP1的輸出端?？傮w而言，本實施例低噪聲放大器輸出端的非線性分量NL的幅度較小，從而改善了低噪聲放大器的輸出與輸入之間的線性關系。
[0064]圖9是本發(fā)明實施例低噪聲放大器的性能仿真圖。
[0065]如圖9所示的仿真結果表示出，本發(fā)明實施例的低噪聲放大器在以所述射頻輸入信號RFin的工作頻率約為9GHz時，表示低噪聲放大器性能的指標為:正向增益S21 = 14.1dB，噪聲系數(shù)NF = 3.5dB，反相隔離度S12 = -46dB。輸入反射參數(shù)Sll = -25dB，輸出反射參數(shù)S22 = -29dB，均小于-10dB。可以看出，本發(fā)明實施例的低噪聲放大器在增益、噪聲等方面具有較為優(yōu)異的性能。[〇〇66]圖10是圖3所示的現(xiàn)有的低噪聲放大器和本發(fā)明實施例低噪聲放大器的正向增益 S21的對比仿真圖。
[0067]如圖10所示的仿真結果可以看出，在噪聲系數(shù)NF相近的情況下，本發(fā)明實施例低噪聲放大器相比圖3所示的現(xiàn)有的低噪聲放大器，正向增益S21增加了 3dB。[〇〇68] 進一步而言，所述第一 NM0S晶體管麗1和所述第一 PM0S晶體管MP1之間設置的級間匹配電路采用了所述第一電容C1與所述第二電感L2,相比于現(xiàn)有技術中的電阻和電容只能通過電容的調節(jié)諧振點，本實施例可以通過調節(jié)電容與電感的諧振點，具有更大的靈活性， 以使得本實施例的低噪聲放大器可以更好地改善級間匹配特性。
[0069]圖11是圖3所示的現(xiàn)有的低噪聲放大器和本發(fā)明實施例低噪聲放大器的三階交調點的對比仿真圖。
[0070]如圖11所示的仿真結果可以看出，本發(fā)明實施例低噪聲放大器相比圖3所示的現(xiàn)有的低噪聲放大器，輸入三階交調點改善了約4dB，可以看出，本發(fā)明實施例低噪聲放大器采用陷波濾波器，改善了其輸出與輸入之間的線性關系，使得其輸出端輸出的非線性誤差分量幅度較小。
[0071]圖12是本發(fā)明實施例低噪聲放大器在供電電壓變化時的性能參數(shù)仿真圖。
[0072]如圖12所示的仿真結果可以看出，本發(fā)明實施例低噪聲放大器的供電電壓Vdd在 ±10%的范圍內變化時，低噪聲放大器的正向增益S21、反相隔離度S12、輸入反射參數(shù)S11、 輸出反射參數(shù)S22、源漏電流Ids及噪聲系數(shù)NF的浮動范圍可以說明本發(fā)明實施例低噪聲放大器整體性能穩(wěn)定。
[0073]本發(fā)明實施例還公開一種射頻終端，包括本發(fā)明實施例中所述的低噪聲放大器。
[0074]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
【主權項】
1.一種低噪聲放大器，其特征在于，包括: 第一 NMOS晶體管，所述第一匪OS晶體管的柵極直接或者間接地耦接所述低噪聲放大器的輸入端，所述第一 NMOS晶體管的源極直接或者間接地接地； 第一PMOS晶體管，所述第一PMOS晶體管的源極耦接電源，所述第一PMOS晶體管的柵極耦接所述第一 NMOS晶體管的漏極，所述第一 PMOS晶體管的漏極經(jīng)由第一電感耦接所述第一NMOS晶體管的漏極，所述第一 PMOS晶體管的漏極直接或者間接地耦接所述低噪聲放大器的輸出端； 第一電容，所述第一電容的第一端親接所述第一匪OS晶體管的漏極，所述第一電容的第二端耦接所述第一 PMOS晶體管的柵極； 第二電感，所述第二電感的第一端耦接所述第一 PMOS晶體管的柵極，所述第二電感的第二端接地。2.根據(jù)權利要求1所述的低噪聲放大器，其特征在于，所述第一電容、所述第二電感、所述第一電感、所述第一 PMOS晶體管的柵漏電容和所述第一 PMOS晶體管的柵源電容形成陷波濾波器，用于隔離所述低噪聲放大器的工作頻率。3.根據(jù)權利要求1所述的低噪聲放大器，其特征在于，還包括: 第一體偏置電路，所述第一體偏置電路的第一端耦接所述第一 NMOS晶體管的體電極，所述第一體偏置電路的第二端耦接電源，所述第一體偏置電路適于調節(jié)所述第一 NMOS晶體管的源極與體電極之間的電壓； 第二體偏置電路，所述第二體偏置電路的第一端耦接所述第一 PMOS晶體管的體電極，所述第二體偏置電路的第二端耦接地，所述第二體偏置電路適于調節(jié)所述第一 PMOS晶體管的源極與體電極之間的電壓。4.根據(jù)權利要求3所述的低噪聲放大器，其特征在于，所述第一體偏置電路包括:第二WOS晶體管，所述第二 NMOS晶體管的柵極耦接所述第二匪OS晶體管的漏極，并耦接所述第一體偏置電路的第一端，所述第二 NMOS晶體管的源極耦接所述第一體偏置電路的第二端。5.根據(jù)權利要求4所述的低噪聲放大器，其特征在于，還包括:第二電容，所述第二電容耦接于所述第一 NMOS晶體管的源極和體電極之間。6.根據(jù)權利要求3所述的低噪聲放大器，其特征在于，所述第二體偏置電路包括:第二PMOS晶體管，所述第二 PMOS晶體管的柵極耦接所述第二 PMOS晶體管的漏極，并耦接所述第二體偏置電路的第一端，所述第二 PMOS晶體管的源極耦接所述第二體偏置電路的第二端。7.根據(jù)權利要求6所述的低噪聲放大器，其特征在于，還包括:第三電容，所述第三電容耦接于所述第一 PMOS晶體管的源極和體電極之間。8.根據(jù)權利要求1至7任一項所述的低噪聲放大器，其特征在于，還包括:第三電感，所述第三電感耦接于所述第一 NMOS晶體管的源極與地之間。9.根據(jù)權利要求1至7任一項所述的低噪聲放大器，其特征在于，還包括:第四電感，所述第四電感耦接于所述第一 NMOS晶體管的柵極與電源之間。10.根據(jù)權利要求1至7任一項所述的低噪聲放大器，其特征在于，還包括:第四電容，所述第四電容耦接于所述第一 NMOS晶體管的柵極與源極之間。11.根據(jù)權利要求1至7任一項所述的低噪聲放大器，其特征在于，還包括: 第五電感，所述第五電感的第一端耦接所述第一 PMOS晶體管的漏極，所述第五電感的第二端經(jīng)由第五電容耦接所述低噪聲放大器的輸出端；第六電容，所述第六電容的第一端耦接所述第一匪0S晶體管的柵極，所述第六電容的 第二端耦接所述低噪聲放大器的輸入端。12.—種射頻終端，其特征在于，包括權利要求1至11任一項所述的低噪聲放大器。
【文檔編號】H03F3/24GK106026941SQ201610301970
【公開日】2016年10月12日
【申請日】2016年5月9日
【發(fā)明人】戴若凡
【申請人】上海華虹宏力半導體制造有限公司