狀態(tài)保持邏輯電路和狀態(tài)保持觸發(fā)器的制造方法
【專利摘要】本發(fā)明提供一種狀態(tài)保持邏輯電路和狀態(tài)保持觸發(fā)器。本發(fā)明提供的狀態(tài)保持邏輯電路，包括：第一反相器，輸出第二頻率信號(hào)CN；第二反相器，輸出第一頻率信號(hào)C；下拉N通道晶體管；柵極電路；第一閂鎖，接收來自第一數(shù)據(jù)輸入節(jié)點(diǎn)D1的數(shù)據(jù)信號(hào)，其中該第一閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作；以及第二閂鎖，耦接至該第一閂鎖，輸出數(shù)據(jù)信號(hào)，其中該第二閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作，且其中該第二閂鎖更包括：柵極以及三態(tài)反饋組件，其中該三態(tài)反饋組件受該第一頻率信號(hào)C和該第二頻率信號(hào)CN控制而被致能或被禁能。本發(fā)明提供的狀態(tài)保持邏輯電路和狀態(tài)保持觸發(fā)器能夠節(jié)省半導(dǎo)體芯片面積。
【專利說明】
狀態(tài)保持邏輯電路和狀態(tài)保持觸發(fā)器
技術(shù)領(lǐng)域
[0001 ]本發(fā)明有關(guān)于狀態(tài)保持邏輯電路及其相關(guān)結(jié)構(gòu)和方法。
【背景技術(shù)】
[0002]現(xiàn)今有很多狀態(tài)保持觸發(fā)器結(jié)構(gòu)。例如:“用于電源關(guān)閉應(yīng)用的狀態(tài)保持觸發(fā)器”，Hamid Mahmoodi Meimand?IEEE Internat1nal Symposium on Circuits and Systems(ISCAS)第11-677至11-680頁；美國專利編號(hào)8，253，438“低漏電和數(shù)據(jù)保持電路”；美國專利公開編號(hào)2011/0298516“頻率狀態(tài)獨(dú)立保持主從式觸發(fā)器”。狀態(tài)保持觸發(fā)器和閂鎖通常具有額外的巴倫閂鎖電路。當(dāng)該觸發(fā)器或該閂鎖在保持模式時(shí)，該巴倫閂鎖電路儲(chǔ)存該觸發(fā)器或該R鎖的邏輯狀態(tài)。在該保持模式操作結(jié)束時(shí)，當(dāng)該觸發(fā)器或該R鎖再次操作于普通主動(dòng)(normal active)模式時(shí)，該巴倫閂鎖電路所儲(chǔ)存的該邏輯狀態(tài)被加載回裝置的第一級(jí)(primary)閂鎖?；诙喾N因素，實(shí)現(xiàn)該觸發(fā)器或該閂鎖的電路通常牽涉到不想要的大量的半導(dǎo)體芯片面積。其他提出過具有保持模式的裝置并未包括額外的巴倫閂鎖，例如，美國專利編號(hào)7，639，056 “用于電源關(guān)閉應(yīng)用的極小面積附加保持觸發(fā)器”；美國專利公開編號(hào)2011/0248759“保持觸發(fā)器”；美國專利公開編號(hào)2010/0308876“半導(dǎo)體集成電路及其儲(chǔ)存和回復(fù)初始狀態(tài)的方法”。

【發(fā)明內(nèi)容】

[0003]為了解決上述的技術(shù)問題，本發(fā)明特提供一種新型狀態(tài)保持邏輯電路和狀態(tài)保持觸發(fā)器。
[0004]在本申請(qǐng)第一方面，狀態(tài)保持邏輯電路包括另外的多個(gè)電路組件、頻率信號(hào)輸入節(jié)點(diǎn)CK、保持信號(hào)輸入節(jié)點(diǎn)RT、重置信號(hào)輸入節(jié)點(diǎn)RN、第一數(shù)據(jù)輸入節(jié)點(diǎn)D1、第一數(shù)據(jù)輸出節(jié)點(diǎn)Q1、第一反相器、第二反相器、下拉N通道晶體管、柵極電路、第一閂鎖和第二閂鎖。該第一反相器具有輸入線和輸出線。該第一反相器的該輸入線被耦接至該頻率信號(hào)輸入節(jié)點(diǎn)CK。該第一反相器輸出第二頻率信號(hào)CN至該第一反相器的該輸出線。該第二反相器具有輸入線和輸出線。該第二反相器的該輸入線被耦接至該第反相器的該輸出線。該第二反相器輸出第一頻率信號(hào)C至該第二反相器的該輸出線。該下拉N通道晶體管具有耦接至接地節(jié)點(diǎn)的源極、耦接至該頻率信號(hào)輸入節(jié)點(diǎn)CK的漏極和耦接至該保持信號(hào)輸入節(jié)點(diǎn)RT的柵極。該柵極電路具有第一輸入線、第二輸入線以及輸出線。該柵極電路的該第一輸入線被耦接至該保持信號(hào)輸入節(jié)點(diǎn)RT。該柵極電路的該第二輸入線被耦接至該重置信號(hào)輸入節(jié)點(diǎn)RN。該柵極電路輸出重置信號(hào)RS至該柵極電路的該輸出線。該第一閂鎖具有輸入線和輸出線。該第一閂鎖的該輸入線被耦接以接收來自該第一數(shù)據(jù)輸入節(jié)點(diǎn)Dl的數(shù)據(jù)信號(hào)。該第一閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作。該第二閂鎖具有一輸入線和一輸出線。該第二閂鎖的該輸入線被耦接至該第一閂鎖的該輸出線。該第二閂鎖的該輸出線被耦接以輸出數(shù)據(jù)信號(hào)至該第一數(shù)據(jù)輸出節(jié)點(diǎn)Q1。該第二閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作。該第二閂鎖更包括柵極和三態(tài)反饋組件。該柵極具有第一輸入線、第二輸入線以及輸出線。該三態(tài)反饋組件具有輸入線和輸出線。該三態(tài)反饋組件的該輸入線被耦接至該柵極的該輸出線。該三態(tài)反饋組件的該輸出線被耦接至該柵極的該第一輸入線。該三態(tài)反饋組件受該第一頻率信號(hào)C和該第二頻率信號(hào)CN控制而被致能或被禁能。第二供應(yīng)電壓VSUP2供應(yīng)電壓至該第一反相器、該第二閂鎖的該柵極和該第二閂鎖的三態(tài)反饋組件。第一供應(yīng)電壓VSUPl供應(yīng)電壓至該第二反相器和該第一閂鎖。
[0005]設(shè)置主動(dòng)高態(tài)保持信號(hào)至該保持信號(hào)輸入節(jié)點(diǎn)RT使該狀態(tài)保持邏輯電路進(jìn)入保持模式。在該保持模式時(shí)，即使該第一供應(yīng)電壓VSUPl并未被供應(yīng)至該狀態(tài)保持邏輯電路，該狀態(tài)保持邏輯電路仍通過該第二供應(yīng)電壓VSUP2維持在其所儲(chǔ)存的邏輯狀態(tài)。在該保持模式下設(shè)置主動(dòng)低態(tài)保持信號(hào)至該重置信號(hào)輸入節(jié)點(diǎn)RN并無法對(duì)該狀態(tài)保持邏輯電路產(chǎn)生影響，亦不會(huì)使該狀態(tài)保持邏輯電路被重置。當(dāng)該狀態(tài)保持邏輯電路并未在該保持模式時(shí)(當(dāng)該狀態(tài)保持邏輯電路被操作在其主動(dòng)狀態(tài)時(shí))，設(shè)置該主動(dòng)低態(tài)保持信號(hào)至該重置信號(hào)輸入節(jié)點(diǎn)RN使該狀態(tài)保持邏輯電路被異步重置。在一個(gè)實(shí)施例中，該狀態(tài)保持邏輯電路不具有額外的巴倫閂鎖。該狀態(tài)保持邏輯電路僅具有N型井區(qū)，且該狀態(tài)保持邏輯電路的所有P信道晶體管皆被放置于該N型井區(qū)之上。
[0006]在本申請(qǐng)第二方面，該狀態(tài)保持邏輯電路的該頻率和重置信號(hào)產(chǎn)生邏輯驅(qū)動(dòng)該第一閂鎖和該第二閂鎖，如同額外的至少一閂鎖對(duì)。每一閂鎖對(duì)具有數(shù)據(jù)輸入端和數(shù)據(jù)輸出端。該狀態(tài)保持邏輯電路整體為具有引入主動(dòng)高態(tài)保持信號(hào)端RT和引入主動(dòng)低態(tài)重置信號(hào)端RN的多位緩存器。
[0007]在本申請(qǐng)的第三方面，狀態(tài)保持邏輯電路包括另外的多個(gè)電路組件、頻率信號(hào)輸入節(jié)點(diǎn)CK、保持信號(hào)輸入節(jié)點(diǎn)RTN、重置信號(hào)輸入節(jié)點(diǎn)RN、第一數(shù)據(jù)輸入節(jié)點(diǎn)D1、第一數(shù)據(jù)輸出節(jié)點(diǎn)Q1、第一柵極、第一反相器、第二反相器、第三反相器、拉升P通道晶體管、第一閂鎖和第二R鎖。該第一柵極具有第一輸入線、第二輸入線以及輸出線。該第一柵極的該第一輸入線被耦接至該頻率信號(hào)輸入節(jié)點(diǎn)ck。該第一柵極的該第二輸入線被耦接至該保持信號(hào)輸入節(jié)點(diǎn)RTN。該第一柵極輸出第二頻率信號(hào)CN至該第一柵極的該輸出線。該第一反相器具有輸入線和輸出線。該第一反相器的該輸入線被耦接至該第一柵極的該輸出線。該第一反相器輸出第一頻率信號(hào)C至該第一反相器的該輸出線。該第二反相器具有輸入線和輸出線，其中該第二反相器的該輸入線被耦接至該重置信號(hào)輸入節(jié)點(diǎn)RN。該第三反相器具有輸入線和輸出線。該第三反相器的該輸入線被耦接至該第二反相器的該輸出線。該第三反相器輸出重置信號(hào)RS至該第三反相器的該輸出線。該拉升P通道晶體管具有耦接至VSUPl供應(yīng)電壓節(jié)點(diǎn)的源極和耦接至該第一閂鎖的該第三反相器的該輸入線的漏極。該第一閂鎖具有輸入線和輸出線。該第一閂鎖的該輸入線被耦接以接收來自該第一數(shù)據(jù)輸入節(jié)點(diǎn)Dl的數(shù)據(jù)信號(hào)。該第一閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作。該第二閂鎖具有輸入線和輸出線。該第二閂鎖的該輸入線被耦接至該第一閂鎖的該輸出線。該第二閂鎖的該輸出線被耦接以輸出數(shù)據(jù)信號(hào)至該第一數(shù)據(jù)輸出節(jié)點(diǎn)Q1。該第二閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作。該第二閂鎖更包括第二柵極和三態(tài)反饋組件。該第二柵極具有第一輸入線、第二輸入線以及輸出線。該三態(tài)反饋組件具有輸入線和輸出線。該三態(tài)反饋組件的該輸入線被耦接至該第二柵極的該輸出線。該三態(tài)反饋組件的該輸出線被耦接至該第二柵極的該第一輸入線。該三態(tài)反饋組件受該第一頻率信號(hào)C和該第二頻率信號(hào)CN控制而被致能或被禁能。第二供應(yīng)電壓VSUP2供應(yīng)電壓至該第一反相器、該第三反相器、該第二閂鎖的該第二柵極和該第二閂鎖的三態(tài)反饋組件。第一供應(yīng)電壓VSUPl供應(yīng)電壓至該第一閂鎖。
[0008]設(shè)置主動(dòng)低態(tài)保持信號(hào)至該保持信號(hào)輸入節(jié)點(diǎn)RT使該狀態(tài)保持邏輯電路進(jìn)入保持模式。在該保持模式時(shí)，即使該第一供應(yīng)電壓VSUPl并未被供應(yīng)至該狀態(tài)保持邏輯電路，該狀態(tài)保持邏輯電路仍通過該第二供應(yīng)電壓VSUP2維持在其所儲(chǔ)存的邏輯狀態(tài)。在該保持模式下設(shè)置該主動(dòng)低態(tài)保持信號(hào)至該重置信號(hào)輸入節(jié)點(diǎn)RN并無法對(duì)該狀態(tài)保持邏輯電路產(chǎn)生影響，亦不會(huì)使該狀態(tài)保持邏輯電路被重置。當(dāng)該狀態(tài)保持邏輯電路并未在該保持模式時(shí)(當(dāng)該狀態(tài)保持邏輯電路被操作在其主動(dòng)狀態(tài)時(shí))，設(shè)置該主動(dòng)低態(tài)保持信號(hào)至該重置信號(hào)輸入節(jié)點(diǎn)RN使該狀態(tài)保持邏輯電路被異步重置。在一實(shí)施例中，該狀態(tài)保持邏輯電路不具有額外的巴倫閂鎖。該狀態(tài)保持邏輯電路僅具有N型井區(qū)，且該狀態(tài)保持邏輯電路的所有P信道晶體管皆被放置于該N型井區(qū)之上。
[0009]在本申請(qǐng)第四方面，該狀態(tài)保持邏輯電路的該頻率和重置信號(hào)產(chǎn)生邏輯驅(qū)動(dòng)該第一閂鎖和該第二閂鎖，如同額外的至少一閂鎖對(duì)。每一閂鎖對(duì)具有數(shù)據(jù)輸入端和數(shù)據(jù)輸出端。該狀態(tài)保持邏輯電路整體為具有引入主動(dòng)低態(tài)保持信號(hào)端RTN和引入主動(dòng)低態(tài)重置信號(hào)端RN的多位緩存器。
[0010]本發(fā)明的新型狀態(tài)保持邏輯電路和狀態(tài)保持觸發(fā)器能夠節(jié)省半導(dǎo)體芯片面積。
[0011]本發(fā)明的這些及其他的目的對(duì)于本領(lǐng)域的技術(shù)人員來說，在閱讀了下述優(yōu)選實(shí)施例的詳細(xì)說明以后是很容易理解和明白的，所述優(yōu)選實(shí)施例通過多幅圖予以揭示。
【附圖說明】
[0012]圖1是依據(jù)本申請(qǐng)?zhí)岢龅臓顟B(tài)保持觸發(fā)器I的符號(hào)。
[0013]圖2是圖1的狀態(tài)保持觸發(fā)器I的電路圖。
[0014]圖3是反相器的電路圖。
[0015]圖4是或非門的電路圖。
[0016]圖5是與非門的電路圖。
[0017]圖6是二態(tài)反相器的電路圖。
[0018]圖7是具有額外的下拉禁能端DIS的三態(tài)反相器的電路圖。
[0019]圖8是圖表設(shè)定圖2的狀態(tài)保持觸發(fā)器I的四種特性。
[0020]圖9是以波形圖舉例說明圖2的狀態(tài)保持觸發(fā)器I的操作。
[0021]圖1OA以圖2的狀態(tài)保持觸發(fā)器I的布局圖表示該N型井區(qū)和多晶硅特征。
[0022]圖1OB以圖2的狀態(tài)保持觸發(fā)器I的布局圖表示金屬化的水平延伸特征。
[0023]圖1OC以圖2的狀態(tài)保持觸發(fā)器I的布局圖表示金屬化的垂直延伸特征。
[0024]圖1OD以圖2的狀態(tài)保持觸發(fā)器I的布局圖表示金屬化的該水平延伸特征、金屬化的垂直延伸特征和內(nèi)部金屬層穿孔。
[0025]圖1OE是圖1OA沿著切線A-A’的簡化橫切面圖。
[0026]圖11是依據(jù)本申請(qǐng)的另一方面提出狀態(tài)保持觸發(fā)器200的符號(hào)。
[0027]圖12是圖11的狀態(tài)保持觸發(fā)器200的電路圖。
[0028]圖13是依據(jù)申請(qǐng)的另一方面提出多位保持緩存器300的符號(hào)。
[0029]圖14是圖13的多位保持緩存器300的電路圖。
【具體實(shí)施方式】
[0030]本說明書及權(quán)利要求書使用了某些詞語代指特定的組件。本領(lǐng)域的技術(shù)人員可理解的是，制造商可能使用不同的名稱代指同一組件。本文件不通過名字的差別，而通過功能的差別來區(qū)分組件。在以下的說明書和權(quán)利要求書中，詞語“包括”是開放式的，因此其應(yīng)理解為“包括，但不限于...”。
[0031 ]圖1是具有主動(dòng)高態(tài)保持信號(hào)輸入和主動(dòng)低態(tài)異步重置信號(hào)輸入的狀態(tài)保持觸發(fā)器I的符號(hào)。重要的是，狀態(tài)保持觸發(fā)器I減少晶體管數(shù)目，具有在該保持模式時(shí)的低功耗，亦具有快速的響應(yīng)時(shí)間以離開該保持模式，亦具有單一 N型井區(qū)(該觸發(fā)器的所有P通道晶體管皆被放置于該N型井區(qū)之上)，且不具有巴倫閂鎖。
[0032]該符號(hào)具有數(shù)據(jù)輸入線D及其節(jié)點(diǎn)2、數(shù)據(jù)輸出線Q及其節(jié)點(diǎn)3、頻率信號(hào)輸入線CK及其節(jié)點(diǎn)4、主動(dòng)高態(tài)輸入線RT及其節(jié)點(diǎn)5、主動(dòng)低態(tài)異步重置信號(hào)輸入線RN及其節(jié)點(diǎn)6、第一供應(yīng)電壓輸入線VSUPl及其節(jié)點(diǎn)7、第二供應(yīng)電壓輸入線VSUP2及其節(jié)點(diǎn)8和接地線及其節(jié)點(diǎn)9。該觸發(fā)器依據(jù)接收自頻率信號(hào)輸入線CK的節(jié)點(diǎn)4的頻率信號(hào)的多個(gè)上升邊緣而運(yùn)作。通過施加邏輯低態(tài)重置信號(hào)于該主動(dòng)低態(tài)異步重置信號(hào)輸入線RN及其節(jié)點(diǎn)6，該觸發(fā)器可被異步重置。此時(shí)，供應(yīng)電壓VSUPl和供應(yīng)電壓VSUP2供應(yīng)電壓至該觸發(fā)器，且該觸發(fā)器在保持狀態(tài)。該保持狀態(tài)亦稱為運(yùn)作該保持模式。若該觸發(fā)器完全由供應(yīng)電壓VSUPl和供應(yīng)電壓VSUP2供電(例如，VSUPl和VSUP2的電壓值皆為1.2伏特)且若在該主動(dòng)高態(tài)輸入線RT及其節(jié)點(diǎn)5的該保持信號(hào)在數(shù)字邏輯低態(tài)，則該觸發(fā)器稱為在該主動(dòng)狀態(tài)。該主動(dòng)狀態(tài)亦稱為運(yùn)作該主動(dòng)模式。
[0033]在另一方面，若在該主動(dòng)高態(tài)輸入線RT及其節(jié)點(diǎn)5的該保持信號(hào)在數(shù)字邏輯高態(tài)，則該觸發(fā)器在該保持狀態(tài)(而非在該主動(dòng)狀態(tài))。若該觸發(fā)器在該保持狀態(tài)，則該觸發(fā)器不需通過該第二供應(yīng)電壓輸入線VSUP2及其節(jié)點(diǎn)8接收供電。即使該第一供應(yīng)電壓VSUPl并未被供應(yīng)至該觸發(fā)器且該觸發(fā)器不在該保持狀態(tài)，由于該第二供應(yīng)電壓VSUP2始終供應(yīng)電壓至該電路，該第二供應(yīng)電壓VSUP2亦被稱為“始終開啟(always on)”供應(yīng)電壓。在該主動(dòng)狀態(tài)期間，通過該輸入線7供應(yīng)該第一供應(yīng)電壓VSUPl至該觸發(fā)器的外部電壓供應(yīng)電路(未標(biāo)示)能有效被該觸發(fā)器切斷，使得該第一供應(yīng)電壓VSUPl掉至O伏特。通過該輸入線8供應(yīng)該第二供應(yīng)電壓VSUP2至該觸發(fā)器的外部電壓供應(yīng)電路(未標(biāo)示)，使得該第二供應(yīng)電壓VSUP2由使用于該主動(dòng)模式期間的較高的額定電壓(例如，1.2伏特)降低至使用于該保持模式的低電壓(例如，0.75伏特)。該觸發(fā)器被稱為由VSUPl供應(yīng)電壓，且被稱為由VSUP2供應(yīng)電壓。該術(shù)語“由…供應(yīng)電壓”來描述，在特定實(shí)施例中，由一個(gè)或多個(gè)外部電壓供應(yīng)電路供應(yīng)電壓至該觸發(fā)器，其中外部電壓供應(yīng)電路在如前文所述的主動(dòng)模式和該保持模式時(shí)產(chǎn)生該供應(yīng)電壓至該輸入線和導(dǎo)體7和8。
[0034]當(dāng)該觸發(fā)器在保持狀態(tài)時(shí)，由于在頻率信號(hào)輸入線CK及其節(jié)點(diǎn)4接收頻率信號(hào)的上升邊緣或是由于設(shè)置在主動(dòng)低態(tài)異步重置信號(hào)輸入線RN及其節(jié)點(diǎn)6的重置信號(hào)為低態(tài)，儲(chǔ)存于該觸發(fā)器的數(shù)字邏輯電平不會(huì)受到改變。
[0035]圖2是保持觸發(fā)器I的電路圖。觸發(fā)器I包括頻率和重置信號(hào)產(chǎn)生邏輯電路10以及第一閂鎖11和第二閂鎖12。頻率和重置信號(hào)產(chǎn)生邏輯電路10包括第一反相器13、第二反相器14、下拉N通道晶體管15和柵極電路16。柵極電路16包括或非門17和第三反相器18。第一反相器13具有輸入線19和輸出線20。該第一反相器的該輸入線被耦接至該觸發(fā)器的該頻率信號(hào)輸入線CK及其節(jié)點(diǎn)4。該第一反相器輸出第二頻率信號(hào)CN至該第一反相器的輸出線20。第二反相器14具有輸入線21和輸出線22。該第二反相器的該輸入線被耦接至該第一反相器的該輸出。該第二反相器輸出第一頻率信號(hào)C至該第二反相器的輸出線22。下拉N通道晶體管15具有源極線端23、柵極線端24和漏極線端25。源極線端23被耦接至接地節(jié)點(diǎn)及導(dǎo)體26。漏極線端25被耦接至該第一反相器的輸入線19。柵極線端24被耦接至該觸發(fā)器的保持信號(hào)輸入線RT及其節(jié)點(diǎn)5?；蚍情T17具有第一輸入線27、第二輸入線28和輸出線29。該或非門的該第一輸入線被耦接至該觸發(fā)器的保持信號(hào)輸入線RT。該或非門的該第二輸入線被耦接至該觸發(fā)器的重置輸入線RN。第三反相器18具有輸入線30和輸出線31。第三反相器18的輸入線30被耦接至該或非門的輸出線29。第三反相器18輸出內(nèi)部重置信號(hào)RS至其輸出線31。
[0036]第一閂鎖11包括反相器32、第一三態(tài)反相器33、拉升P通道晶體管34和第二三態(tài)反相器35。反相器32具有輸入線36和輸出線37。第一三態(tài)反相器33具有輸入線38和輸出線39。第一反相器32的輸出線37被親接至第一三態(tài)反相器33的輸入線38。第一三態(tài)反相器33的輸出線39被耦接至反相器32的輸入線36。拉升P通道晶體管34具有耦接至第一三態(tài)反相器33的輸出線39的漏極線端40。拉升P通道晶體管34的源極線端41被耦接至VSUPl供應(yīng)電壓節(jié)點(diǎn)及導(dǎo)體42。拉升P通道晶體管34的柵極線端43被耦接以接收來自第三反相器18的輸出線31的該內(nèi)部重置信號(hào)RS。第二三態(tài)反相器35具有輸入線44和輸出線45。輸入線44被耦接至D輸入線2，且輸出線45被耦接至第一三態(tài)反相器32的輸入線36。
[0037]在一個(gè)實(shí)施例中，第一三態(tài)反相器33和第二三態(tài)反相器35的每一者具有僅兩個(gè)P通道晶體管。第一三態(tài)反相器33或第二三態(tài)反相器35皆不具有以其柵極耦接以接收該內(nèi)部重置信號(hào)RS的P信道晶體管。第一閂鎖11之中僅有一個(gè)以其柵極耦接以接收該內(nèi)部重置信號(hào)RS的P信道晶體管，且該P(yáng)通道晶體管是拉升P通道晶體管34。第一閂鎖11的上述詳情減少整個(gè)觸發(fā)器I的晶體管數(shù)目。
[0038]第二閂鎖12包括柵極46、三態(tài)反饋組件47、三態(tài)反相器48和輸出反相器58。在一個(gè)實(shí)施例中，柵極46是與非門且三態(tài)反饋組件47是三態(tài)反相器。柵極46具有第一輸入線49、第二輸入線50和輸出線51。三態(tài)反饋組件47具有輸入線52和輸出線53。柵極46的輸出線51被耦接至三態(tài)反饋組件47的輸入線52。三態(tài)反饋組件47的輸出線53被耦接至柵極46的輸入線49。柵極46的第二輸入線50被耦接以接收來自第三反相器18的輸出線31的該內(nèi)部重置信號(hào)RS。第二閂鎖12的三態(tài)反相器48的輸入線54被耦接至第一閂鎖11的反相器32的輸出線37。第二閂鎖12的三態(tài)反相器48的輸出線55被耦接至柵極46的輸入線49。反相器58的輸入線56被耦接至柵極46的輸出線51。反相器58的輸出線57被耦接至該觸發(fā)器的該數(shù)據(jù)輸出線Q及其節(jié)點(diǎn)3。
[0039]在圖2中，組件13、18、46和47的多個(gè)符號(hào)以斜線的方式表示。如圖中說明“由VSUP2供應(yīng)電壓”所指，斜線指示該多個(gè)組件是由第二供應(yīng)電壓VSUP2供應(yīng)電壓。并未由斜線方式表示的其余電路組件14、17、15、34、33、32、35、48和57則由第一供應(yīng)電壓VSUPl供應(yīng)電壓。在本圖中，該第一頻率信號(hào)C被供應(yīng)至所有標(biāo)示為“C”的節(jié)點(diǎn)、線和導(dǎo)體。同樣地，該第二頻率信號(hào)CN被供應(yīng)至所有標(biāo)示為“CN”的節(jié)點(diǎn)、線和導(dǎo)體。同樣地，該內(nèi)部重置信號(hào)RS被供應(yīng)至所有標(biāo)示為“RS”的節(jié)點(diǎn)、線和導(dǎo)體。當(dāng)該觸發(fā)器運(yùn)作于該主動(dòng)狀態(tài)且未被重置時(shí)，該第一閂鎖和該第二閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作。例如，若該第一頻率信號(hào)C在邏輯低態(tài)且該第二頻率信號(hào)CN在邏輯高態(tài)，則該第一閂鎖由于第二三態(tài)反相器35致能且第一三態(tài)反相器33禁能而為透明的(transparent)。在該第一閂鎖的該數(shù)據(jù)輸入上的信號(hào)通過該第一閂鎖提供至該第一閂鎖的該數(shù)據(jù)輸出。然而，若該第一頻率信號(hào)C在邏輯高態(tài)且該第二頻率信號(hào)CN在邏輯低態(tài)，則該第一閂鎖由于第二三態(tài)反相器35禁能且第一三態(tài)反相器33致能而為閂鎖的(latched)。在該第一閂鎖的該數(shù)據(jù)輸入上的信號(hào)被有效的鎖在反相器32的該輸入及其節(jié)點(diǎn)，且在反相器32的該輸出線的反相的邏輯狀態(tài)通過反饋三態(tài)反相器33供應(yīng)回去輸入線36。該第二閂鎖則以類似的方式運(yùn)作。
[0040]圖3是反相器100的電路圖。該反相器包括P通道晶體管101和N通道晶體管102。圖2的反相器13、14、18、32、57的結(jié)構(gòu)即如圖3所示。
[0041 ]圖4是或非門110的電路圖。該或非門包括兩個(gè)P通道晶體管111、112和兩個(gè)N通道晶體管113、114。圖2的或非門17的結(jié)構(gòu)即如圖4所示。
[0042]圖5的與非門120的電路圖。與非門包括兩個(gè)P通道晶體管121、122和兩個(gè)N通道晶體管123、124。圖2的柵極46的結(jié)構(gòu)即如圖5所示。
[0043]圖6是三態(tài)反相器130的電路圖。該三態(tài)反相器與非門包括兩個(gè)P通道晶體管131、132和兩個(gè)N通道晶體管133、134。圖2的三態(tài)反相器47和48的結(jié)構(gòu)即如圖6所示。
[0044]圖7是具有額外的下拉禁能線端141的三態(tài)反相器140的電路圖。該三態(tài)反相器包括兩個(gè)P通道晶體管142、143和三個(gè)N通道晶體管144-146。在禁能線141上的數(shù)字邏輯高態(tài)信號(hào)避免該三態(tài)反相器的輸出線147的電壓被拉至接地電位或拉至端點(diǎn)148的電壓。圖2的第一閂鎖11的三態(tài)反相器33和35的結(jié)構(gòu)即如圖7所示。
[0045]若圖2的觸發(fā)器I是在該主動(dòng)狀態(tài)且觸發(fā)器I接收到該主動(dòng)低態(tài)重置信號(hào)RN的低態(tài)脈沖，則該內(nèi)部重置信號(hào)RS的多個(gè)脈沖在低態(tài)。該內(nèi)部重置信號(hào)RS在低態(tài)使得拉升P通道晶體管34開啟，并使得三態(tài)反相器33和三態(tài)反相器35無法將其輸出線連接至地。因此，在第一閂鎖11的反相器32的輸入36上節(jié)點(diǎn)149的電壓被拉升至數(shù)字邏輯高態(tài)。此為該第一閂鎖的該重置狀態(tài)。在第二閂鎖12中，該內(nèi)部重置信號(hào)RS在低態(tài)使得與非門46驅(qū)動(dòng)數(shù)字邏輯高態(tài)信號(hào)至其輸出線51。反饋三態(tài)反相器47被使能，因此反饋三態(tài)反相器47驅(qū)動(dòng)數(shù)字邏輯低態(tài)信號(hào)反饋至與非門46的第一輸入線49。第二閂鎖12在此情形下為閂鎖的(latched)以至于反相器58輸出數(shù)字邏輯低態(tài)至該觸發(fā)器的數(shù)據(jù)輸出線Q及其節(jié)點(diǎn)3。因此，當(dāng)該主動(dòng)低態(tài)重置信號(hào)RN在該觸發(fā)器在該主動(dòng)狀態(tài)下被設(shè)置為低態(tài)時(shí)(供應(yīng)電壓VSUPl和供應(yīng)電壓VSUP2皆被供應(yīng)至該觸發(fā)器且該保持輸入信號(hào)RT并未被設(shè)置為高態(tài)時(shí))，使得該觸發(fā)器被異步重置。
[0046]若供應(yīng)電壓VSUPl和供應(yīng)電壓VSUP2皆被供應(yīng)至圖2的觸發(fā)器I，而該主動(dòng)高態(tài)保持輸入信號(hào)RT被設(shè)置在數(shù)字邏輯高態(tài)，則無關(guān)于該重置輸入信號(hào)RN的數(shù)字邏輯電平，在或非門17的第一輸入線27上的該數(shù)字邏輯高態(tài)信號(hào)致使內(nèi)部重置信號(hào)RS在數(shù)字邏輯高態(tài)。由于該內(nèi)部重置信號(hào)RS無法在數(shù)字邏輯低態(tài)，該觸發(fā)器不會(huì)被重置。因此，當(dāng)該觸發(fā)器在該保持狀態(tài)時(shí)，圖2的觸發(fā)器I的該主動(dòng)低態(tài)重置信號(hào)RN被禁能。
[0047]當(dāng)該觸發(fā)器在該保持狀態(tài)時(shí)，即使第一供應(yīng)電壓VSUPl未被供應(yīng)至該觸發(fā)器，該觸發(fā)器仍維持其所儲(chǔ)存的狀態(tài)。由于第一反相器13是由第二供應(yīng)電壓VSUP2提供電壓，該引入頻率信號(hào)CK的數(shù)字邏輯反相信號(hào)被驅(qū)動(dòng)至第一反相器13的輸出線20。然而，在該保持狀態(tài)時(shí)，下拉N通道晶體管15致使第一反相器13的輸入線19上出現(xiàn)數(shù)字邏輯低態(tài)。該引入頻率信號(hào)CK并非通過外部邏輯電路所驅(qū)動(dòng)。由于第一反相器13的該輸入線的數(shù)字邏輯電平在低態(tài)，該第一反相器驅(qū)動(dòng)該內(nèi)部第二頻率信號(hào)CN的數(shù)字邏輯電平至高態(tài)。若第二反相器14的輸入線21的數(shù)字邏輯電平出現(xiàn)高態(tài)時(shí)，即使該第一供應(yīng)電壓VSUPl未被供應(yīng)至該觸發(fā)器，在第二反相器14之中的該下拉N通道晶體管導(dǎo)通。在第二反相器14的中的該下拉N通道晶體管導(dǎo)通致使該內(nèi)部第二頻率信號(hào)C被下拉至接地電位。因此，該第一頻率信號(hào)C被下拉至接地電位(數(shù)字邏輯低態(tài))且該第二頻率信號(hào)C被驅(qū)動(dòng)至數(shù)字邏輯高態(tài)電平。供應(yīng)至該第二閂鎖的反饋三態(tài)反相器47的信號(hào)C和CM立于有效數(shù)字三態(tài)邏輯電平之上，且反饋三態(tài)反相器47是由供應(yīng)電壓VSUP2供電，所以反饋三態(tài)反相器47是已致能和可操作的。在另一方面，該第二閂鎖的其他反饋三態(tài)反相器48被禁能且未被供電。反饋三態(tài)反相器47因而驅(qū)動(dòng)與非門46的第一輸入線49并維持該第二閂鎖的邏輯狀態(tài)在閂鎖(latched)狀態(tài)。與非門46由供應(yīng)電壓VSUP2供電，但該內(nèi)部重置信號(hào)RS的數(shù)字邏輯電平維持在高態(tài)數(shù)字邏輯電平，所以該內(nèi)部重置信號(hào)RS無法重置該第二閂鎖。由于該保持信號(hào)RT在該保持模式之中在高態(tài)數(shù)字邏輯電平，該內(nèi)部重置信號(hào)RS保證維持在該高態(tài)數(shù)字邏輯電平。若該保持信號(hào)RT在高態(tài)數(shù)字邏輯電平，則或非門17之中的下拉N通道晶體管開啟并導(dǎo)通且或非門17將其輸出線29的電壓拉至接地電位(即使該或非門未被供電且該引入主動(dòng)低態(tài)重置信號(hào)RN的邏輯狀態(tài)未被定義)。由于反相器18的輸入線30的電壓在數(shù)字邏輯低態(tài)，且由于反相器18受到供電(受VSUP2供電)，反相器18驅(qū)動(dòng)該內(nèi)部重置信號(hào)RS至數(shù)字邏輯高態(tài)電平。
[0048]圖8以圖表設(shè)定圖2的觸發(fā)器I的多種特性。在該主動(dòng)模式之中，供應(yīng)至觸發(fā)器I的第一供應(yīng)電壓VSUPl和第二供應(yīng)電壓VSUP2皆為1.2伏特的額定電壓。在該保持模式之中，第一供應(yīng)電壓VSUPl并未供應(yīng)至該觸發(fā)器，所以第一供應(yīng)電壓VSUPl可被下拉至50毫伏特或降至O伏特。在該保持模式之中，供應(yīng)至該觸發(fā)器的第二供應(yīng)電壓VSUP2在0.75伏特的降低的低電壓。
[0049]第9圖以波形圖舉例說明圖2的觸發(fā)器I的操作。在圖9中，單一周期時(shí)間5.0納秒。在時(shí)間點(diǎn)TO至?xí)r間點(diǎn)T2期間，觸發(fā)器I位于該主動(dòng)模式。在時(shí)間點(diǎn)TO，A的頻率為"O"，該觸發(fā)器運(yùn)作在該主動(dòng)狀態(tài)和模式且依據(jù)來自數(shù)據(jù)輸入線D及其節(jié)點(diǎn)2的數(shù)字邏輯低態(tài)“O”的多個(gè)頻率而運(yùn)作。在該主動(dòng)模式之中，供應(yīng)至觸發(fā)器I的第一供應(yīng)電壓VSUPl和第二供應(yīng)電壓VSUP2皆為1.2伏特的額定電壓。在時(shí)間點(diǎn)TI，該觸發(fā)器依據(jù)來自數(shù)據(jù)輸入線D及其節(jié)點(diǎn)2的數(shù)字邏輯高態(tài)(“I”)而運(yùn)作。在時(shí)間點(diǎn)Tl至?xí)r間點(diǎn)T2期間，A的頻率由"O"轉(zhuǎn)〃 I"。在時(shí)間點(diǎn)T2，第一供應(yīng)電壓VSUPl和第二供應(yīng)電壓VSUP2由1.2伏特的額定電壓降至0.75伏特，并在該輸入線及其節(jié)點(diǎn)5設(shè)置該保持信號(hào)RT。這導(dǎo)致該觸發(fā)器進(jìn)入該保持模式。該觸發(fā)器的數(shù)字邏輯高態(tài)輸出繼續(xù)被驅(qū)動(dòng)至該觸發(fā)器的輸出線Q及其節(jié)點(diǎn)3。在時(shí)間點(diǎn)T2至?xí)r間點(diǎn)T6期間，觸發(fā)器I位于該保持模式，CK截止以節(jié)省功耗。在時(shí)間點(diǎn)T3，第一供應(yīng)電壓VSUPl不再供應(yīng)至該觸發(fā)器的VSUPl線和節(jié)點(diǎn)7。該觸發(fā)器內(nèi)部的該內(nèi)部VSUPl節(jié)點(diǎn)和導(dǎo)體上的電壓由該低供應(yīng)電壓0.75伏特降至大約50毫伏特。由于不再供電至第二閂鎖12的輸出反相器58，在數(shù)據(jù)輸出線Q及其節(jié)點(diǎn)3的電壓因而從其數(shù)字邏輯高態(tài)值0.75伏特開始降低。在時(shí)間點(diǎn)T3至?xí)r間點(diǎn)T4期間，該觸發(fā)器在該其保持狀態(tài)之中，且第一供應(yīng)電壓VSUPl不再供電至該觸發(fā)器。然而，
0.75伏特的第二供應(yīng)電壓VSUP2仍供應(yīng)至該觸發(fā)器的VSUP2線及其節(jié)點(diǎn)8，所以該觸發(fā)器內(nèi)部的所有VSUP2節(jié)點(diǎn)和導(dǎo)體上的電壓繼續(xù)供電在0.75伏特。通過該保持模式，該頻率信號(hào)被斷開(gated off)以保存電力。在該舉例之中，在時(shí)間點(diǎn)T4該外部主動(dòng)低態(tài)重置信號(hào)RN被脈沖于低態(tài)，但該低態(tài)脈沖無法重置該觸發(fā)器。此即為該觸發(fā)器所需的運(yùn)作模式。當(dāng)該觸發(fā)器在該保持模式時(shí)，在該觸發(fā)器的該主動(dòng)低態(tài)重置輸入端的低態(tài)脈沖不會(huì)重置或改變?cè)撚|發(fā)器所保持的狀態(tài)。隨后，在該波形圖所示的運(yùn)作實(shí)施例之中，該觸發(fā)器已被帶離該保持模式。因此，在時(shí)間點(diǎn)T5，第一供應(yīng)電壓VSUPl再次供應(yīng)至0.75伏特的低電壓。在時(shí)間點(diǎn)T2至?xí)r間點(diǎn)T5期間維持其邏輯狀態(tài)的該第二閂鎖的輸出反相器58再次被供電(由第一供應(yīng)電壓VSUPl供電)，所以該觸發(fā)器的數(shù)據(jù)輸出線Q及其節(jié)點(diǎn)3再次被驅(qū)動(dòng)至數(shù)字邏輯高態(tài)電平。在時(shí)間點(diǎn)T6至?xí)r間點(diǎn)TlO期間，觸發(fā)器I位于該主動(dòng)模式。在時(shí)間點(diǎn)T6，VSUPl和VSUP2增加至
1.2伏特的額定電壓以運(yùn)作于該主動(dòng)模式，且該外部保持信號(hào)RT不再被設(shè)置(其由數(shù)字邏輯高態(tài)轉(zhuǎn)換至數(shù)字邏輯低態(tài))。因此，該觸發(fā)器再次運(yùn)作于其普通主動(dòng)模式。該觸發(fā)器繼續(xù)維持?jǐn)?shù)字邏輯“I”，且繼續(xù)輸出數(shù)字邏輯高態(tài)電平至其數(shù)據(jù)輸出線Q及其節(jié)點(diǎn)3。該數(shù)字邏輯高態(tài)值是該觸發(fā)器在運(yùn)作保持模式期間之前輸入的最后一邏輯值。在時(shí)間點(diǎn)T7，該觸發(fā)器依據(jù)來自數(shù)據(jù)輸入線D及其節(jié)點(diǎn)2輸入的數(shù)字邏輯低態(tài)(“O”)而運(yùn)作。在時(shí)間點(diǎn)T8，該觸發(fā)器依據(jù)來自數(shù)據(jù)輸入線D及其節(jié)點(diǎn)2輸入的數(shù)字邏輯高態(tài)(“I”)而運(yùn)作。因此，在時(shí)間點(diǎn)T6至?xí)r間點(diǎn)T8期間，該觸發(fā)器可視為運(yùn)作于其普通主動(dòng)狀態(tài)和模式。在圖9的實(shí)施例中，該觸發(fā)器隨后被重置。在時(shí)間點(diǎn)T9，在線RN及其端點(diǎn)6的該主動(dòng)低態(tài)外部重置輸入信號(hào)RN被設(shè)置在低態(tài)。即使該頻率信號(hào)輸入線CK及其節(jié)點(diǎn)4的邏輯狀態(tài)并未由低態(tài)轉(zhuǎn)態(tài)至高態(tài)，該觸發(fā)器還是被異步重置。需要注意的是，即使通過外部供應(yīng)的該頻率信號(hào)CK在頻率信號(hào)輸入線CK及其節(jié)點(diǎn)4的邏輯狀態(tài)并未轉(zhuǎn)態(tài)，該觸發(fā)器的數(shù)據(jù)輸出線Q及其節(jié)點(diǎn)3的數(shù)字邏輯電平仍快速地且異步地由數(shù)字邏輯高態(tài)電平掉至數(shù)字邏輯低態(tài)電平。
[0050]圖1OA至圖1OD是自上至下的多個(gè)布局圖。某些層并未表示在多個(gè)布局圖之中。
[0051]圖1OA是以自上至下的一個(gè)布局圖表示圖2的狀態(tài)保持觸發(fā)器15的多晶硅層。附圖標(biāo)記150用以識(shí)別該觸發(fā)器的矩形邊界。附圖標(biāo)記151用以識(shí)別其中一條水平延伸條狀的多晶硅。該多個(gè)條狀形成該觸發(fā)器的多種晶體管的柵極。附圖標(biāo)記152用以識(shí)別該觸發(fā)器的N型井區(qū)。
[0052]圖1OB是以自上至下的一個(gè)布局圖表示金屬化的該多個(gè)水平延伸特征。
[0053]圖1OC是以自上至下的一個(gè)布局圖表示金屬化的該多個(gè)垂直延伸特征。
[0054]圖1OD是以自上至下的一個(gè)布局圖表示金屬化的該多個(gè)水平延伸特征、金屬化的該多個(gè)垂直延伸特征和特定內(nèi)部金屬層穿孔。
[0055]圖1OE是圖1OA沿著切線A-A’的簡化橫切面圖。以下所說明的特定橫切面具有四個(gè)多晶硅柵極晶體管Q1、Q2、Q3和Q4。晶體管Ql和Q4是N通道晶體管，而晶體管Q2和Q3是P通道晶體管。上述四個(gè)晶體管列于圖2之中，但在圖1OE之中給予上述四個(gè)晶體管不同識(shí)別標(biāo)記Q1-Q4。從自上至下的視角，觸發(fā)器I的結(jié)構(gòu)具有矩形形狀，且僅有一個(gè)N型井區(qū)152。單一的N型井區(qū)152延伸于圖1OE所示P型半導(dǎo)體基板153的矩形區(qū)域之中。觸發(fā)器I的所有P通道晶體管的源極擴(kuò)散區(qū)和漏極擴(kuò)散區(qū)延伸并放置在單一的N型井區(qū)152之中。觸發(fā)器I并不具有位于N型井區(qū)152之外的P通道晶體管。在觸發(fā)器的保持模式運(yùn)作之下，橫跨在N型井區(qū)152和P型半導(dǎo)體基板153之間PN接面的反向偏壓維持在大約0.75伏特。
[0056]圖11是具有主動(dòng)低態(tài)保持信號(hào)輸入RTN和主動(dòng)低態(tài)異步重置信號(hào)輸入RN的狀態(tài)保持觸發(fā)器200的符號(hào)。該符號(hào)具有數(shù)據(jù)輸入線D及其節(jié)點(diǎn)202、數(shù)據(jù)輸出線Q及其節(jié)點(diǎn)203、頻率信號(hào)輸入線CK及其節(jié)點(diǎn)204、主動(dòng)低態(tài)保持信號(hào)輸入線RTN及其節(jié)點(diǎn)205、主動(dòng)低態(tài)異步重置信號(hào)輸入線RN及其節(jié)點(diǎn)206、第一供應(yīng)電壓輸入線VSUPl及其節(jié)點(diǎn)207、第二供應(yīng)電壓輸入線VSUP2及其節(jié)點(diǎn)208和接地線及其節(jié)點(diǎn)209。觸發(fā)器200依據(jù)在該頻率信號(hào)輸入線CK及其節(jié)點(diǎn)204接收的頻率信號(hào)的多個(gè)上升邊緣而運(yùn)作。通過施加邏輯低態(tài)重置信號(hào)于該主動(dòng)低態(tài)異步重置信號(hào)輸入線RN及其節(jié)點(diǎn)206，觸發(fā)器200可被異步重置。此時(shí)，供應(yīng)電壓VSUPl和VSUP2供應(yīng)電壓至觸發(fā)器200，且觸發(fā)器200并未運(yùn)作在其保持狀態(tài)。若觸發(fā)器200完全由供應(yīng)電壓VSUPl和供應(yīng)電壓VSUP2供電(例如，VSUPl和VSUP2的電壓值皆為1.2伏特)且若在該主動(dòng)低態(tài)保持信號(hào)輸入線RTN及其節(jié)點(diǎn)205的該保持信號(hào)是在數(shù)字邏輯高態(tài)，則稱觸發(fā)器200在該主動(dòng)狀態(tài)。在另一方面，若在該主動(dòng)低態(tài)保持信號(hào)輸入線RTN及其節(jié)點(diǎn)205的該保持信號(hào)是在數(shù)字邏輯低態(tài)，則觸發(fā)器200在該保持狀態(tài)(而非在該主動(dòng)狀態(tài))。若觸發(fā)器200在該保持狀態(tài)，則觸發(fā)器200不需通過該第二供應(yīng)電壓輸入線VSUP2及其節(jié)點(diǎn)208接收供電。
[0057]圖12是圖11的狀態(tài)保持觸發(fā)器200的電路圖。觸發(fā)器200包括頻率和重置信號(hào)產(chǎn)生邏輯(Clock and Reset Signal Generat1n Logic，CRSGL)電路210、第一B鎖211 和第二閂鎖212。頻率和重置信號(hào)產(chǎn)生邏輯電路210包括與非門213、三態(tài)反相器214-216和拉升P通道晶體管217。第一閂鎖211包括反相器218、三態(tài)反相器219-220和拉升P通道晶體管221。第二閂鎖212包括與非門222、三態(tài)反相器223-224和輸出反相器225。圖12的反相器214、215、216、218和225采用圖5的結(jié)構(gòu)。圖12的與非門213和222采用圖5的結(jié)構(gòu)。圖12的三態(tài)反相器223和224是采用圖6的結(jié)構(gòu)。圖12的三態(tài)反相器219和220采用圖7的結(jié)構(gòu)。以斜線的方式表示的電路組件214、216、222和223的多個(gè)符號(hào)是由第二供應(yīng)電壓VSUP2供應(yīng)電壓。并未由斜線方式表示的其余電路組件213、217、215、221、219、220、218、224和225則由第一供應(yīng)電壓VSUPl供應(yīng)電壓。圖12并未表示出VSUP2供應(yīng)電壓節(jié)點(diǎn)和導(dǎo)體(第二供應(yīng)電壓VSUP2通過該VSUP2供應(yīng)電壓節(jié)點(diǎn)和導(dǎo)體供電至觸發(fā)器200)。圖12并未表示出多種電路組件的接地節(jié)點(diǎn)和導(dǎo)體。附圖標(biāo)記226用以識(shí)別VSUPl供應(yīng)電壓節(jié)點(diǎn)和導(dǎo)體。
[0058]圖12的狀態(tài)保持觸發(fā)器200的運(yùn)作方式如同圖8的該波形圖所示，其不同處在于該主動(dòng)低態(tài)保持信號(hào)輸入線RTN及其節(jié)點(diǎn)205所接收的該外部保持信號(hào)是主動(dòng)低態(tài)信號(hào)。在圖12之中，該保持信號(hào)RTN于狀態(tài)保持觸發(fā)器200的波形相同于圖8之中該保持信號(hào)RT的該波形，其不同處在于該保持信號(hào)RTN是該保持信號(hào)RT的反相形式。
[0059]圖13是依據(jù)本申請(qǐng)另一方面提出多位保持緩存器300的符號(hào)，其中多位保持緩存器300是由頻率和重置信號(hào)產(chǎn)生邏輯電路310以及以310-0至310-N表示的N+1個(gè)保持觸發(fā)器部份所組成。該符號(hào)具有N+1條數(shù)據(jù)輸入線D[0:N]及其節(jié)點(diǎn)302、N+1條數(shù)據(jù)輸出線Q[0:N]及其節(jié)點(diǎn)303、頻率信號(hào)輸入線CK及其節(jié)點(diǎn)304、主動(dòng)高態(tài)保持信號(hào)輸入線RT及其節(jié)點(diǎn)305、主動(dòng)低態(tài)異步重置信號(hào)輸入線RN及其節(jié)點(diǎn)306、第一供應(yīng)電壓輸入線VSUPl及其節(jié)點(diǎn)307、第二供應(yīng)電壓輸入線VSUP2及其節(jié)點(diǎn)308和接地線及其節(jié)點(diǎn)309。
[0060]圖14是圖13的多位保持緩存器300的電路圖。保持觸發(fā)器310-0至310-N的每一個(gè)采用相同結(jié)構(gòu)。保持觸發(fā)器310-0至310-N的每一個(gè)由如圖12的閂鎖211和212的形式的兩個(gè)閂鎖組成。以斜線的方式表示的電路組件313、318、347-0至347-N和346-0至346-N是由第二供應(yīng)電壓VSUP2供應(yīng)電壓。并未由斜線方式表示的其余電路組件314、315、317、334-0至334-1333-0至333州、335-0至335州、332-0至332州、348-0至3484和357-0至357州則由第一供應(yīng)電壓VSUPl供應(yīng)電壓。反相器314輸出的該第一頻率信號(hào)C被供應(yīng)至所有標(biāo)示為“C”的節(jié)點(diǎn)、線和導(dǎo)體。同樣地，反相器313輸出的該第二頻率信號(hào)CN被供應(yīng)至所有標(biāo)示為“CN”的節(jié)點(diǎn)、線和導(dǎo)體。同樣地，反相器318輸出的該內(nèi)部重置信號(hào)RS被供應(yīng)至所有標(biāo)示為“RS”的節(jié)點(diǎn)、線和導(dǎo)體。圖14并未表示出VSUP2供應(yīng)電壓節(jié)點(diǎn)和導(dǎo)體(第二供應(yīng)電壓VSUP2通過該VSUP2供應(yīng)電壓節(jié)點(diǎn)和導(dǎo)體供電至觸發(fā)器200)。附圖標(biāo)記319用以識(shí)別VSUPI供應(yīng)電壓節(jié)點(diǎn)和導(dǎo)體。附圖標(biāo)記320用以識(shí)別接地節(jié)點(diǎn)和導(dǎo)體。
[0061]本領(lǐng)域的技術(shù)人員將注意到，在獲得本發(fā)明的指導(dǎo)之后，可對(duì)所述裝置和方法進(jìn)行大量的修改和變換。相應(yīng)地，上述公開內(nèi)容應(yīng)該理解為，僅通過所附加的權(quán)利要求的界限來限定。
【主權(quán)項(xiàng)】
1.一種狀態(tài)保持邏輯電路，包括: 第一反相器，耦接至頻率信號(hào)輸入節(jié)點(diǎn)CK并輸出第二頻率信號(hào)CN; 第二反相器，耦接至該第一反相器，且輸出第一頻率信號(hào)C; 下拉N通道晶體管，耦接至接地節(jié)點(diǎn)、該頻率信號(hào)輸入節(jié)點(diǎn)CK和保持信號(hào)輸入節(jié)點(diǎn)RT; 柵極電路，耦接至該保持信號(hào)輸入節(jié)點(diǎn)RT和重置信號(hào)輸入節(jié)點(diǎn)RN，且輸出重置信號(hào)RS; 第一閂鎖，接收來自第一數(shù)據(jù)輸入節(jié)點(diǎn)Dl的數(shù)據(jù)信號(hào)，其中該第一閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作；以及第二閂鎖，耦接至該第一閂鎖，輸出數(shù)據(jù)信號(hào)，其中該第二閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作，且其中該第二閂鎖更包括: 柵極，具有第一輸入線以及輸出線；以及 三態(tài)反饋組件，具有第二輸入線和輸出線，其中該三態(tài)反饋組件的該第二輸入線被耦接至該柵極的該輸出線，其中該三態(tài)反饋組件的該輸出線被耦接至該柵極的該第一輸入線，且其中該三態(tài)反饋組件受該第一頻率信號(hào)C和該第二頻率信號(hào)CN控制而被致能或被禁能，其中第二供應(yīng)電壓VSUP2供應(yīng)電壓至該第一反相器、該第二閂鎖的該柵極和該第二閂鎖的三態(tài)反饋組件，且其中第一供應(yīng)電壓VSUPl供應(yīng)電壓至該第二反相器和該第一閂鎖。2.如權(quán)利要求1所述的狀態(tài)保持邏輯電路，其特征在于，由該柵極電路所輸出的該重置信號(hào)RS被送至該第二閂鎖的該柵極的該第二輸入線。3.如權(quán)利要求2所述的狀態(tài)保持邏輯電路，其特征在于，該柵極電路包括: 或非門，其中該或非門的第一輸入線是該柵極電路的該第一輸入線，其中該柵極電路的第二輸入線是該柵極電路的該第二輸入線，其中第一供應(yīng)電壓VSUPl供應(yīng)電壓至該或非門；以及 反相器，其中該柵極電路的該反相器的輸入線被耦接至該柵極電路的該或非門的輸出線，其中該柵極電路的該反相器的輸出線是該柵極電路的該輸出線，且其中該第二供應(yīng)電壓VSUP2供應(yīng)電壓至該柵極電路的該反相器。4.如權(quán)利要求1所述的狀態(tài)保持邏輯電路，其特征在于，該第二閂鎖的該三態(tài)反饋組件是二態(tài)反相器。5.如權(quán)利要求1所述的狀態(tài)保持邏輯電路，其特征在于，該第二閂鎖的該柵極是與非門。6.如權(quán)利要求1所述的狀態(tài)保持邏輯電路，其特征在于，該第一閂鎖包括: 第一三態(tài)反相器； 反相器，其中該第一閂鎖的該反相器的輸入線被耦接至該第一閂鎖的該第一三態(tài)反相器的數(shù)據(jù)信號(hào)輸出線； 第二三態(tài)反相器，其中該第一閂鎖的該第二三態(tài)反相器的數(shù)據(jù)信號(hào)輸入線被耦接至該第一閂鎖的該反相器的輸出線，其中該第一閂鎖的該第二三態(tài)反相器的數(shù)據(jù)信號(hào)輸出線被耦接至該第一閂鎖的該第一三態(tài)反相器的該數(shù)據(jù)輸出線；以及 拉升P通道晶體管，具有耦接至VSUPl供應(yīng)電壓節(jié)點(diǎn)的源極、耦接至該第一閂鎖的該第二三態(tài)反相器的該數(shù)據(jù)輸出線的漏極和被耦接以接收來自該柵極電路的該輸出線的該重置信號(hào)RS的柵極，其中若該重置信號(hào)RS在數(shù)字邏輯的低態(tài)，則該拉升P通道晶體管導(dǎo)通且該第一三態(tài)反相器和該第二三態(tài)反相器被禁能。7.如權(quán)利要求6所述的狀態(tài)保持邏輯電路，其特征在于，該第一閂鎖的該第一三態(tài)反相器包括至多兩個(gè)P通道晶體管，其中該第一閂鎖的該第二三態(tài)反相器包括至多兩個(gè)P通道晶體管，且其中該第一閂鎖的該多個(gè)P通道晶體管之中僅有該第一閂鎖的該拉升P通道晶體管的該柵極被耦接以接收該重置信號(hào)RS。8.如權(quán)利要求1所述的狀態(tài)保持邏輯電路，其特征在于，該狀態(tài)保持邏輯電路多位緩存器，且其中該狀態(tài)保持邏輯電路更包括: 第三閂鎖，耦接至第二數(shù)據(jù)輸入節(jié)點(diǎn)D2且接收數(shù)據(jù)信號(hào)，其中該第三閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作；以及 第四閂鎖，耦接該第三閂鎖，其中該第四閂鎖的輸出線被耦接以輸出數(shù)據(jù)信號(hào)至第二數(shù)據(jù)輸出節(jié)點(diǎn)Q2，其中該第四閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作。9.如權(quán)利要求1所述的狀態(tài)保持邏輯電路，其特征在于，該狀態(tài)保持邏輯電路包括唯一N型井區(qū)，其中該第一反相器、該第二反相器、該柵極電路、該第一閂鎖和該第二閂鎖的每一者包括至少一 P通道晶體管，且其中該狀態(tài)保持邏輯電路的所有該P(yáng)信道晶體管皆設(shè)置于該N型井區(qū)之中。10.一種狀態(tài)保持邏輯電路，包括: 第一柵極，耦接至頻率信號(hào)輸入節(jié)點(diǎn)CK與保持信號(hào)輸入節(jié)點(diǎn)RT，且輸出第二頻率信號(hào)CN； 第一反相器，耦接至該第一柵極，且輸出第一頻率信號(hào)C; 第二反相器，耦接至重置信號(hào)輸入節(jié)點(diǎn)RN; 第三反相器，耦接至該第二反相器，且輸出重置信號(hào)RS; 拉升P通道晶體管，耦接至供應(yīng)電壓節(jié)點(diǎn)VSUPl和該第三反相器； 第一閂鎖，接收來自第一數(shù)據(jù)輸入節(jié)點(diǎn)Dl的數(shù)據(jù)信號(hào)，其中該第一閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作；以及 第二閂鎖，耦接至該第一閂鎖，且輸出數(shù)據(jù)信號(hào)，其中該第二閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作，且其中該第二閂鎖更包括: 第二柵極，具有第一輸入線、第二輸入線以及輸出線；以及 三態(tài)反饋組件，具有輸入線和輸出線，其中該三態(tài)反饋組件的該輸入線被耦接至該第二柵極的該輸出線，其中該三態(tài)反饋組件的該輸出線被耦接至該第二柵極的該第一輸入線，且其中該三態(tài)反饋組件受該第一頻率信號(hào)C和該第二頻率信號(hào)CN控制而被致能或被禁能，其中第二供應(yīng)電壓VSUP2供應(yīng)電壓至該第一反相器、該第三反相器、該第二閂鎖的該第二柵極和該第二閂鎖的三態(tài)反饋組件，且其中第一供應(yīng)電壓VSUPl供應(yīng)電壓至該第一閂鎖。11.如權(quán)利要求10所述的狀態(tài)保持邏輯電路，其特征在于，該第一供應(yīng)電壓VSUPl供應(yīng)電壓至該第二反相器和該第一閂鎖。12.如權(quán)利要求10所述的狀態(tài)保持邏輯電路，其特征在于，由該第三反相器所輸出的該重置信號(hào)RS由該第三反相器的該輸出線所提供，并被送至該第二閂鎖的該第二柵極的該第二輸入線。13.如權(quán)利要求10所述的狀態(tài)保持邏輯電路，其特征在于，該第二閂鎖的該第二柵極是與非門，且其中該第二閂鎖的該三態(tài)反饋組件是三態(tài)反相器。14.如權(quán)利要求10所述的狀態(tài)保持邏輯電路，其特征在于，該第一閂鎖包括: 第一三態(tài)反相器； 反相器，其中該第一閂鎖的該反相器的輸入線被耦接至該第一閂鎖的該第一三態(tài)反相器的數(shù)據(jù)信號(hào)輸出線； 第二三態(tài)反相器，其中該第一閂鎖的該第二三態(tài)反相器的數(shù)據(jù)信號(hào)輸入線被耦接至該第一閂鎖的該反相器的輸出線，其中該第一閂鎖的該第二三態(tài)反相器的數(shù)據(jù)信號(hào)輸出線被耦接至該第一閂鎖的該第一三態(tài)反相器的該數(shù)據(jù)輸出線；以及 拉升P通道晶體管，具有耦接至VSUPl供應(yīng)電壓節(jié)點(diǎn)的源極、耦接至該第一閂鎖的該第二三態(tài)反相器的該數(shù)據(jù)輸出線的漏極和被耦接以接收來自該第三反相器的該重置信號(hào)RS的柵極，其中若該重置信號(hào)RS在數(shù)字邏輯的低態(tài)，則該第一閂鎖的該拉升P通道晶體管導(dǎo)通且該第一R鎖的該第一三態(tài)反相器和該第二三態(tài)反相器被禁能。15.如權(quán)利要求14所述的狀態(tài)保持邏輯電路，其特征在于，該第一閂鎖的該第一三態(tài)反相器包括至多兩個(gè)P通道晶體管，其中該第一閂鎖的該第二三態(tài)反相器包括至多兩個(gè)P通道晶體管，且其中該第一閂鎖的該多個(gè)P通道晶體管之中僅有該第一閂鎖的該拉升P通道晶體管的該柵極被耦接以接收該重置信號(hào)RS。16.如權(quán)利要求10所述的狀態(tài)保持邏輯電路，其特征在于，該狀態(tài)保持邏輯電路是多位緩存器，且其中該狀態(tài)保持邏輯電路更包括: 第三閂鎖，耦接至第二數(shù)據(jù)輸入節(jié)點(diǎn)D2且接收數(shù)據(jù)信號(hào)，其中該第三閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作；以及 第四閂鎖，耦接該第三閂鎖，其中該第四閂鎖的輸出線被耦接以輸出數(shù)據(jù)信號(hào)至第二數(shù)據(jù)輸出節(jié)點(diǎn)Q2，其中該第四閂鎖依據(jù)該第一頻率信號(hào)C和該第二頻率信號(hào)CN而運(yùn)作。17.如權(quán)利要求10所述的狀態(tài)保持邏輯電路，其特征在于，該狀態(tài)保持邏輯電路包括唯一N型井區(qū)，其中該第一反相器、該第二反相器、該柵極電路、該第一閂鎖和該第二閂鎖的每個(gè)包括至少一 P通道晶體管，且其中該狀態(tài)保持邏輯電路的所有該P(yáng)信道晶體管皆設(shè)置于該N型井區(qū)之中。18.一種狀態(tài)保持觸發(fā)器，包括: 頻率和重置信號(hào)產(chǎn)生邏輯電路，接收引入頻率信號(hào)、引入保持信號(hào)和引入重置信號(hào)，并輸出第一內(nèi)部頻率信號(hào)、第二內(nèi)部頻率信號(hào)和內(nèi)部重置信號(hào)RS，其中該頻率和重置信號(hào)產(chǎn)生邏輯電路包括第一供應(yīng)電壓VSUPl供應(yīng)電壓的第一數(shù)目電路組件和第二供應(yīng)電壓VSUP2供應(yīng)電壓的第二數(shù)目電路組件； 第一閂鎖，依據(jù)該第一內(nèi)部頻率信號(hào)和該第二內(nèi)部頻率信號(hào)而運(yùn)作；以及 第二閂鎖，依據(jù)該第一內(nèi)部頻率信號(hào)和該第二內(nèi)部頻率信號(hào)而運(yùn)作，其中該第二閂鎖耦接至該第一閂鎖，其中該第二閂鎖包括該第一供應(yīng)電壓VSUPl供應(yīng)電壓的第一數(shù)目電路組件和其中該第二供應(yīng)電壓VSUP2供應(yīng)電壓的第二數(shù)目電路組件，其中該第二閂鎖的該第二數(shù)目電路組件包括柵極和三態(tài)反饋組件，其中該柵極的輸出線耦接至該三態(tài)反饋組件的輸入線，其中該三態(tài)反饋組件的輸出線耦接至該柵極的第一輸入線，其中該頻率和重置信號(hào)產(chǎn)生邏輯電路提供該內(nèi)部重置信號(hào)RS至該柵極的第二輸入線，且其中該狀態(tài)保持觸發(fā)器不包括巴倫閂鎖。19.如權(quán)利要求18所述的狀態(tài)保持觸發(fā)器，其特征在于，該引入保持信號(hào)是主動(dòng)低態(tài)保持信號(hào)。20.如權(quán)利要求18所述的狀態(tài)保持觸發(fā)器，其特征在于，該引入保持信號(hào)是主動(dòng)高態(tài)保持信號(hào)。
【文檔編號(hào)】H03K3/3562GK106059539SQ201610227131
【公開日】2016年10月26日
【申請(qǐng)日】2016年4月13日 公開號(hào)201610227131.2, CN 106059539 A, CN 106059539A, CN 201610227131, CN-A-106059539, CN106059539 A, CN106059539A, CN201610227131, CN201610227131.2
【發(fā)明人】森迪爾庫瑪爾·賈亞帕
【申請(qǐng)人】聯(lián)發(fā)科技（新加坡）私人有限公司