電壓比較電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種運(yùn)放電路領(lǐng)域，尤其涉及一種電壓比較電路。
【背景技術(shù)】
[0002]在電路設(shè)計(jì)時(shí)，有時(shí)需采用電壓比較電路對(duì)某條線路上不同時(shí)刻電壓進(jìn)行比較。如圖1所示，現(xiàn)有的電壓比較電路包括輸入端V1、輸出端Vo、開關(guān)S1、開關(guān)S2、電容CO、運(yùn)放電路Av ；電流輸入端Vi通過開關(guān)SI與運(yùn)放電路Av的正向輸入端相連，電流輸入端Vi通過開關(guān)S2與運(yùn)放電路的反向輸入端相連；電容CO —端連接在開關(guān)SI與運(yùn)放電路Av的正向輸入端之間，另一端接地，運(yùn)放電路Av的輸出端為Vo。tl時(shí)刻，開關(guān)SI導(dǎo)通，將此時(shí)的Vi端的輸入電壓Vl存儲(chǔ)到電容CO上；t2時(shí)刻，開關(guān)S2導(dǎo)通，將此時(shí)的Vi端的輸入電壓V2傳導(dǎo)到V2端；由運(yùn)放的工作原理可知其輸出Vo = -(V2-Vl)*Av(Av是運(yùn)放的直流增益)從而完成V2與Vl的比較。
[0003]圖1所示的電壓比較電路并沒有考慮運(yùn)放電路Av的直流失調(diào)電壓Vos，計(jì)算時(shí)會(huì)將運(yùn)放的直流失調(diào)電路計(jì)算進(jìn)去。考慮直流失調(diào)電壓時(shí)圖1所示的電壓比較電路的等效電路如圖2所示，根據(jù)運(yùn)放的工作原理可知其輸出Vo = -(V2-Vl-Vos)*Av0因此，圖1和圖2所示的電路無法消除運(yùn)放電路的直流失調(diào)電壓，影響電壓比較結(jié)果的準(zhǔn)確性。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型要解決的技術(shù)問題在于，針對(duì)現(xiàn)有電壓比較電路無法消除運(yùn)放電路的直流失調(diào)電壓，進(jìn)而影響電壓比較結(jié)果的準(zhǔn)確性的問題，提供一種電壓比較電路。
[0005]本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是:一種電壓比較電路，設(shè)置在電源端Vdd與接地端之間，具有輸入端Vi和輸出端Vo，包括MOS管Q1、串聯(lián)的MOS管Q2和MOS管Q3、串聯(lián)的MOS管Q4和MOS管Q5、運(yùn)放跟隨端Vp、開關(guān)S1、開關(guān)S2、開關(guān)S3和電容CO ；
[0006]所述MOS管QI與所述MOS管Q2和所述MOS管Q4相連；所述MOS管Q3與所述MOS管Q5相連；
[0007]所述輸入端Vi與所述MOS管Q2的柵極相連；
[0008]所述輸出端Vo設(shè)置在所述MOS管Q2與所述MOS管Q3之間；
[0009]所述運(yùn)放跟隨端Vp與所述MOS管Q4的柵極相連，且與所述電容CO相連；
[0010]所述開關(guān)SI連接所述運(yùn)放跟隨端Vp與所述MOS管Q5 ;
[0011 ] 所述開關(guān)S2連接所述MOS管Q4與所述MOS管Q3 ；
[0012]所述開關(guān)S3連接所述MOS管Q5與所述MOS管Q2。
[0013]優(yōu)選地，所述MOS管Ql、MOS管Q2和MOS管Q4為P溝道增強(qiáng)型MOS管；所述MOS管Q3和MOS管Q5為N溝道增強(qiáng)型MOS管。
[0014]優(yōu)選地，還包括偏置電路輸出端Vbp ;
[0015]所述MOS管Ql的柵極與所述偏置電路輸出端Vbp相連，所述MOS管Ql的源極與電源端Vdd相連，所述MOS管Ql的漏極與所述MOS管Q2的源極和所述MOS管Q4的源極相連；
[0016]所述MOS管Q2的柵極與所述輸入端Vi相連，所述MOS管Q2的漏極與所述MOS管Q3的漏極相連；
[0017]所述MOS管Q3的柵極與所述MOS管Q5的柵極相連，所述MOS管Q3的源極接地；
[0018]所述MOS管Q4的柵極與所述運(yùn)放跟隨端Vp相連，所述MOS管Q4的漏極與所述MOS管Q5的漏極相連；
[0019]所述MOS管Q5的源極接地。
[0020]優(yōu)選地，所述MOS管Ql、MOS管Q2和MOS管Q4為N溝道增強(qiáng)型MOS管；所述MOS管Q3和MOS管Q5為P溝道增強(qiáng)型MOS管。
[0021]優(yōu)選地，還包括偏置電路輸出端Vbp ；
[0022]所述MOS管Ql的柵極與所述偏置電路輸出端Vbp相連，所述MOS管Ql的源極接地，所述MOS管Ql的漏極與所述MOS管Q2的源極和所述MOS管Q4的源極相連；
[0023]所述MOS管Q2的柵極與所述輸入端Vi相連，所述MOS管Q2的漏極與所述MOS管Q3的漏極相連；
[0024]所述MOS管Q3的柵極與所述MOS管Q5的柵極相連，所述MOS管Q3的源極與所述電源端Vdd相連；
[0025]所述MOS管Q4的柵極與所述運(yùn)放跟隨端Vp相連，所述MOS管Q4的漏極與所述MOS管Q5的漏極相連；
[0026]所述MOS管Q5的源極與所述電源端Vdd相連。
[0027]優(yōu)選地，所述開關(guān)S1、開關(guān)S2和開關(guān)S3為高電平導(dǎo)通的開關(guān)。
[0028]本實(shí)用新型與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn):實(shí)施本實(shí)用新型，MOS管Q1/Q2/Q3/Q4/Q5組成運(yùn)放電路；tl時(shí)刻，開關(guān)SI和開關(guān)S3導(dǎo)通，開關(guān)S2斷開，輸入端Vi輸入的電壓Vl經(jīng)運(yùn)放電路處理，使得運(yùn)放跟隨端Vp的電壓穩(wěn)定時(shí)為Vp = (VI+Vos) *Av/ (Av+1)，并存儲(chǔ)在電容CO上；t2時(shí)刻，開關(guān)SI和開關(guān)S3斷開，開關(guān)S2導(dǎo)通，輸入端Vi輸入的電壓V2和運(yùn)放跟隨端Vp作為運(yùn)放電路的輸入端，輸出端Vo的電壓Vo = -((V2+Vos)-Vp)*Av=-(V2-Vl+Vos/(Av+1) +Vl/(Av+1))*Av,當(dāng)運(yùn)放的直流增益Av足夠大時(shí)，Vo近似為Vo=_(V2_Vl)*Av。因此，該電壓比較電路可有效完成不同時(shí)刻電壓比較的功能，且基本消除運(yùn)放電路中直流失調(diào)電壓的影響，從而保證不同時(shí)刻電壓比較結(jié)果的準(zhǔn)確性。
【附圖說明】
[0029]下面將結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明，附圖中:
[0030]圖1是現(xiàn)有技術(shù)中電壓比較電路的一電路圖。
[0031]圖2是圖1中考慮直流失調(diào)電壓的電壓比較電路的等效電路圖。
[0032]圖3是本實(shí)用新型實(shí)施例1中電壓比較電路的電路圖。
[0033]圖4是圖3中考慮直流失調(diào)電壓的電壓比較電路的等效電路圖。
[0034]圖5是本實(shí)用新型實(shí)施例2中電壓比較電路的電路圖。
【具體實(shí)施方式】
[0035]為了對(duì)本實(shí)用新型的技術(shù)特征、目的和效果有更加清楚的理解，現(xiàn)對(duì)照附圖詳細(xì)說明本實(shí)用新型的【具體實(shí)施方式】。
[0036]實(shí)施例1
[0037]圖3、圖4示出本實(shí)施例中的電壓比較電路的電路圖。該電壓比較電路設(shè)置在電源端Vdd與接地端之間，具有輸入端V1、輸出端Vo。如圖3及圖4所示，該電壓比較電路包括MOS管Q1、串聯(lián)的MOS管Q2和MOS管Q3、串聯(lián)的MOS管Q4和MOS管Q5、運(yùn)放跟隨端Vp、開關(guān)S1、開關(guān)S2、開關(guān)S3和電容CO，其中，MOS管Ql與MOS管Q2和MOS管Q4相連；M0S管Q3與MOS管Q5相連。本實(shí)施例中，開關(guān)S1、開關(guān)S2和開關(guān)S3為高電平導(dǎo)通的開關(guān)。
[0038]如圖3、圖4所示，輸入端Vi與MOS管Q2的柵極相連。輸出端Vo設(shè)置在MOS管Q2與MOS管Q3之間。運(yùn)放跟隨端Vp與MOS管Q4的柵極相連，且與電容CO相連，電容CO的另一端接地。開關(guān)SI連接運(yùn)放跟隨端Vp與MOS管Q5 ;具體地，開關(guān)SI的一端與運(yùn)放跟隨端Vp相連，另一端設(shè)置在MOS管Q4和MOS管Q5之間。開關(guān)S2連接MOS管Q4與MOS管Q3 ;具體地，開關(guān)S2的一端設(shè)置在MOS管Q4與MOS管Q5之間，另一端設(shè)置在MOS管Q5與MOS管Q3之間。開關(guān)S3連接MOS管Q5與MOS管Q2 ;具體地，開關(guān)S3的一端設(shè)置在MOS管Q5與MOS管Q3之間，另一端設(shè)置在MOS管Ql與MOS管Q2之間。
[0039]如圖3、圖4所示，MOS管Ql、MOS管Q2和MOS管Q4為P溝道增強(qiáng)型MOS管；M0S管Q3和MOS管Q5為N溝道增強(qiáng)型MOS管。該電壓比較電路還包括偏置電路輸出端Vbp。具體地，MOS管Ql的柵極與偏置電路輸出端Vbp相連，MOS管Ql的源極與電源端Vdd相連，MOS管Ql的漏極與MOS管Q2的源極和MOS管Q4的源極相連。MOS管Q2的柵極與輸入端Vi相連，MOS管Q2的源極與MOS管Ql的漏極相連，MOS管Q2的漏極與MOS管Q3的漏極相連，MOS管Q2的漏極還通過開關(guān)S3與MOS管Q5的柵極相連。MOS管Q3的柵極與MOS管Q5的柵極相連，MOS管Q3的源極接地，MOS管Q3的漏極與MOS管Q2的漏極相連。MOS管Q4的柵極與運(yùn)放跟隨端Vp相連，MOS管Q