一種寬帶捷變頻頻率合成器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及無(wú)線通信領(lǐng)域中的一種寬帶捷變頻頻率合成器，特別適用于作為抗干擾衛(wèi)星通信設(shè)備的本振源。
【背景技術(shù)】
[0002]為了增加通信系統(tǒng)抗干擾和抗截獲能力，通常采用跳頻通信方式，尤其是抗干擾衛(wèi)星通信系統(tǒng)，要求本振源具備快速跳頻、小步進(jìn)以及小型化、低功耗的特點(diǎn)；同時(shí)隨著衛(wèi)星通信頻段的提高，可用帶寬也在增加通信帶寬由Ku頻段的500MHz增加到Ka頻段的1600MHz，要求本振源還應(yīng)具備寬帶輸出的特點(diǎn)。目前衛(wèi)星通信設(shè)備的本振源均不能同時(shí)滿足快速跳頻、小步進(jìn)以及小型化、低功耗的要求。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的目的在于避免上述【背景技術(shù)】中的不足之處而提供一種能作為跳頻抗干擾衛(wèi)星通信設(shè)備本振源的跳頻頻率合成器，本實(shí)用新型能夠在較惡劣的環(huán)境_40°C?+85°C下正常工作，還具有輸出步進(jìn)小、快速跳頻、相位噪聲低、雜散低、諧波低、頻率范圍寬、集成化程度高、功耗低、結(jié)構(gòu)簡(jiǎn)單、性能穩(wěn)定可靠等特點(diǎn)。
[0004]本實(shí)用新型的目的是這樣實(shí)現(xiàn)的:一種寬帶捷變頻頻率合成器，包括倍頻器1、功分器2、FPGA5、第一開(kāi)關(guān)6、第二開(kāi)關(guān)7、第一濾波器8、第二濾波器9、第三開(kāi)關(guān)1和放大器11 ；其特征在于，還包括第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4;所述的第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4集成了鎖相環(huán)和VC0;其中倍頻器I的輸入端口與外部相連接，輸出端口與功分器2的輸入端口相連接;功分器2的輸出端口分別與第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4的輸入端口相連接;FPGA5的輸出端口分別與第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4的輸入端口相連接;第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4的輸出端口均與第一開(kāi)關(guān)6相連接;第一開(kāi)關(guān)6的輸出端口與第二開(kāi)關(guān)7的輸入端口相連接;第二開(kāi)關(guān)7的輸出端口分別與第一濾波器8和第二濾波器9的輸入端口相連接;第一濾波器8和第二濾波器9的輸出端口均與開(kāi)關(guān)1相連接;開(kāi)關(guān)1的輸出端口與放大器11的輸入端口相連接;放大器11與外部相連接。
[0005]其中，第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4由穩(wěn)壓塊12、鎖相芯片13、放大器14、控制電路15和參考信號(hào)16、電阻器Rl、R2和電容器Cl、C2和C3組成;穩(wěn)壓塊12的輸出端口與鎖相芯片13的輸入端口相連接;鎖相芯片13的輸出端口與放大器14的輸入端口相連接;參考信號(hào)16的輸出端口與鎖相芯片13的輸入端口相連接;控制電路15的輸出端口分別與穩(wěn)壓塊12和鎖相芯片13的輸入端口相連接;電容器Cl、C2和C3相并聯(lián)，一端和鎖相芯片13相連接，另一端接地;電阻器Rl串聯(lián)在Cl和C2之間，電阻器R2串聯(lián)在Cl和C3之間。
[0006]其中，第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4通過(guò)第一開(kāi)關(guān)6進(jìn)行乒乓切換;第一濾波器8和第二濾波器9通過(guò)第二開(kāi)關(guān)7和第三開(kāi)關(guān)10進(jìn)行分段濾波。
[0007]其中，第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4內(nèi)部集成的VCO可以快速的進(jìn)行頻率預(yù)置，通過(guò)FPGA5的控制信號(hào)，能將VCO的輸出快速地精確地預(yù)置在一個(gè)窄帶范圍，進(jìn)而優(yōu)化了頻綜的鎖定時(shí)間，減小了頻率的駐留時(shí)間。
[0008]本實(shí)用新型與【背景技術(shù)】相比有如下優(yōu)點(diǎn):
[0009]1.本實(shí)用新型采用鎖相環(huán)電路的小數(shù)分頻模式實(shí)現(xiàn)小步進(jìn)輸出特性;通過(guò)乒乓切換和分段濾波實(shí)現(xiàn)頻率合成器快速跳頻和寬帶輸出。
[0010]2.本實(shí)用新型集成化程度高，功耗低，調(diào)試工作量小，能夠在較惡劣的環(huán)境溫度-40°C?+85°C下正常工作。
[0011 ] 3.本實(shí)用新型結(jié)構(gòu)緊湊，體積小，成本低，具有推廣應(yīng)用價(jià)值。
【附圖說(shuō)明】
[0012]圖1是本實(shí)用新型的原理方框圖。
[0013]圖2是本實(shí)用新型跳頻鎖相環(huán)電路的電原理圖。
【具體實(shí)施方式】
[0014]參照?qǐng)D1和圖2，本實(shí)用新型由倍頻器1、功分器2、FPGA5、第一開(kāi)關(guān)6、第二開(kāi)關(guān)7、第一濾波器8、第二濾波器9、第三開(kāi)關(guān)10、放大器11、第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4組成;第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4集成了鎖相環(huán)和VC0。圖1是本實(shí)用新型實(shí)施例的電原理方框圖，實(shí)施例按圖1連接線路。其中倍頻器I的輸入端口與外部外部1MHz參考基準(zhǔn)源信號(hào)相連接，輸出端口與功分器2的輸入端口相連接，倍頻器I輸出參考頻率的五倍頻信號(hào);功分器2的輸出端口分別與第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4的輸入端口相連接，功分器2將倍頻器I輸出的倍頻信號(hào)一分為二，實(shí)施例采用市售專用的SD-2制作;倍頻信號(hào)作為第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4的時(shí)鐘信號(hào)，實(shí)施例采用市售專用的倍頻器RMK-5-51+制作;FPGA5用來(lái)控制跳頻鎖相環(huán)電路和開(kāi)關(guān)電路，F(xiàn)PGA5的輸出端口分別與第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4的輸入端口相連接;實(shí)施例采用市售專用的EP3C10F256I7N制作;第一跳頻鎖相環(huán)電路3和第二跳頻鎖相環(huán)電路4的輸出端口均與第一開(kāi)關(guān)6相連接;第一開(kāi)關(guān)6的輸出端口與第二開(kāi)關(guān)7的輸入端口相連接;第二開(kāi)關(guān)7的輸出端口分別與第一濾波器8和第二濾波器9的輸入端口相連接;第一濾波器8和第二濾波器9的輸出端口均與開(kāi)關(guān)1相連接;開(kāi)關(guān)1的輸出端口與放大器11的輸入端口相連接;放大器11與外部相連接。第一開(kāi)關(guān)電路6、第二開(kāi)關(guān)電路7、第三開(kāi)關(guān)電路10用來(lái)乒乓切換鎖相環(huán)電路和分段濾波，實(shí)施例采用市售專用的HMC232LP4制作;第一濾波電路
8、第二濾波電路9用來(lái)對(duì)本振信號(hào)進(jìn)行分段濾波，實(shí)施例采用中國(guó)電子科技集團(tuán)公司第十三研究所的7MP2700U1000-KB、7MP3700U1000-KB制作;放大器11對(duì)本振信號(hào)放大，實(shí)施例采用市售專用的SBB-3089Z制作。
[0015]本實(shí)用新型第一跳頻鎖相環(huán)電路3和第二