一種帶置位和復(fù)位信號的復(fù)用兩數(shù)據(jù)輸入主從型d觸發(fā)器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種帶置位和復(fù)位信號的復(fù)用兩數(shù)據(jù)輸入主從型D觸發(fā)器，屬于數(shù)字電路設(shè)計領(lǐng)域。
【背景技術(shù)】
[0002]隨著CMOS工藝的發(fā)展，芯片制造早已進(jìn)入亞微米水平，目前最先進(jìn)的工藝甚至已經(jīng)小于15nm，按照摩爾定律的預(yù)測，2015年單顆集成電路上可容納的晶體管數(shù)量將超過26億。目前數(shù)模混合工藝芯片是芯片設(shè)計制造領(lǐng)域的主流，一般來說，數(shù)字電路的版圖能占到芯片整體面積的60%以上。因此，在不影響芯片性能的前提下，減小數(shù)字電路的面積將大大降低芯片的制造成本，同時也會有效的減少芯片的功耗。
[0003]D觸發(fā)器是數(shù)字系統(tǒng)中重要的時序器件，在時鐘分頻和數(shù)據(jù)鎖存應(yīng)用中必不可少，同時由于該器件包含的管子數(shù)量眾多，因此減少D觸發(fā)器的數(shù)量能有效的減小芯片的面積。
[0004]傳統(tǒng)的帶置位和復(fù)位的D觸發(fā)器邏輯圖參見圖1。傳統(tǒng)帶置位和復(fù)位的D觸發(fā)器都是單數(shù)據(jù)輸入，只能實現(xiàn)對單通道數(shù)據(jù)的鎖存。主鎖存電路由第一或門ORl、第一與非門NANDl、第一反相器INVl及第二傳輸門TG2組成，從鎖存器由第二或門0R2、第二與非門NAND2、第二反相器INV2及第四傳輸門TG4組成。其中，第一傳輸門TGl的輸入接數(shù)據(jù)輸入端D，輸出接第一或門ORl的一個輸入端，第一或門ORl的另外一個輸入端接復(fù)位信號R，輸出接第一與非門NANDl的一個輸入端，第一與非門NANDl的另外一個輸入端接置位信號S，第一與非門NANDl的輸出端接第一反相器INVl的輸入端，第一反相器INVl的輸出接第二傳輸門TG2的輸入端，第二傳輸門TG2的輸出端接第一或門ORl的一個輸入端。第三傳輸門TG3的輸入端接第一與非門NANDl的輸出端，第三傳輸門TG3的輸出端接第二或門0R2的一個輸入端，第二或門0R2的另外一個輸入端接復(fù)位信號R，輸出接第二與非門NAND2的一個輸入端，第二與非門NAND2的另外一個輸入端接置位信號S，第二與非門NAND2的輸出端接輸出端口 Q，第二反相器INV2的輸入接輸出端口 Q，其輸出接接第四傳輸門TG4的輸入端，第四傳輸門TG4的輸出接第二或門0R2的一個輸入端。第三反相器INV3的輸入接第二與非門NAND2的輸出端，第三反相器INV3的輸出接輸出端口 QN。其中傳輸門的關(guān)斷與否受時鐘信號的控制，為了對輸出信號進(jìn)行整形及增大輸出信號的驅(qū)動能力，在輸出端可以加兩組反相器或緩沖器。
[0005]傳統(tǒng)的帶置位和復(fù)位的D觸發(fā)器有兩個缺點:其一是傳統(tǒng)D觸發(fā)器為單數(shù)據(jù)輸入結(jié)構(gòu)，如果實現(xiàn)雙數(shù)據(jù)輸入，不可避免要使用兩組D觸發(fā)器，如此一來勢必會增加MOS管數(shù)量，在D觸發(fā)器大量使用的條件下，多余MOS管造成的芯片面積浪費不可忽視;其二是傳統(tǒng)的D觸發(fā)器采用一個傳輸門與兩個反相器組成鎖存電路，該結(jié)構(gòu)的鎖存電路在版圖實現(xiàn)時會產(chǎn)生比較大的寄生電容。
【實用新型內(nèi)容】
[0006]針對傳統(tǒng)帶置位和復(fù)位的D觸發(fā)器存在的不足，本實用新型提供一種帶置位和復(fù)位信號的復(fù)用兩數(shù)據(jù)輸入主從型D觸發(fā)器。
[0007]本實用新型為解決上述技術(shù)問題采用以下技術(shù)方案:
[0008]本實用新型提供一種帶置位和復(fù)位信號的復(fù)用兩數(shù)據(jù)輸入主從型D觸發(fā)器，包括數(shù)字輸入選擇電路、主鎖存電路、從鎖存電路以及用于隔離反相的三態(tài)門，其中，
[0009]所述數(shù)字輸入選擇電路包括第一至第五PMOS管以及第一至第五匪OS管，其中，第一 PMOS管的柵極連接數(shù)據(jù)選擇控制信號，源極連接電源，漏極連接第三PMOS管的源極;第三PMOS管的柵極連接第二數(shù)據(jù)輸入端，漏極連接第五PMOS管的源極;第二 PMOS管的柵極連接第一數(shù)據(jù)輸入端，源極連接電源，漏極連接第四PMOS管的源極;第四PMOS管的柵極連接數(shù)據(jù)選擇控制信號的反相信號，漏極連接第五PMOS管的源極;第五PMOS管的柵極連接時鐘信號，漏極連接第五匪OS管的漏極;第五WOS管的柵極連接時鐘信號的反相信號，源極分別連接第三匪OS管的漏極和第四匪OS管的漏極;第三NMOS管的柵極連接第二數(shù)據(jù)輸入端，源極連接第一 NMOS管的漏極;第一 NMOS管的柵極連接數(shù)據(jù)選擇控制信號的反相信號，源極接地;第四匪OS管的柵極連接數(shù)據(jù)選擇控制信號，源極連接第二匪OS管的漏極;第二NMOS管的柵極連接第一數(shù)據(jù)輸入端，源極接地；
[0010]所述主鎖存電路包括第六至第十PMOS管以及第六至第十NMOS管，其中，第六PMOS管的柵極連接第十PMOS管的漏極，源極連接電源，漏極連接第七PMOS管的源極;第七PMOS管的柵極連接時鐘信號的反相信號，漏極分別連接第五NMOS管的漏極和第七匪OS管的漏極；第七匪OS管的柵極連接時鐘信號，源極連接第六NMOS管的漏極;第六匪OS管的柵極連接第六PMOS管的柵極，源極接地;第八PMOS管的柵極連接復(fù)位信號的反相信號，源極連接電源，漏極分別連接第九PMOS管的源極和第十PMOS管的源極;第九PMOS管的柵極連接第七PMOS管的漏極，漏極連接第六PMOS管的柵極;第十PMOS管的柵極連接置位信號，漏極連接第六PMOS管的柵極;第八NMOS管的柵極連接復(fù)位信號的反相信號，漏極連接第六PMOS管的柵極，源極接地;第十NMOS管的柵極連接第七PMOS管的漏極，漏極連接第六PMOS管的柵極，源極連接第九NMOS管的漏極;第九NMOS管的柵極連接置位信號，源極接地；
[0011 ]所述從鎖存電路包括第十三至第十七PMOS管以及第十三至第十七匪OS管，其中，第十三PMOS管的柵極連接復(fù)位信號，源極連接電源，漏極分別連接第十六PMOS管的漏極、第十三NMOS管的漏極和第十四NMOS管的漏極；第十四PMOS管的柵極連接置位信號的反相信號，源極連接電源，漏極連接第十五PMOS管的源極;第十五PMOS管的柵極連接輸出端，漏極連接第十六PMOS管的源極;第十六PMOS管的柵極連接時鐘信號；第十三匪OS管的柵極連接置位信號的反相信號，源極分別連接第十五NMOS管的源極和第十六NMOS管的漏極;第十六NMOS管的柵極連接復(fù)位信號，源極接地;第十四NMOS管的柵極連接時鐘信號的反相信號，源極連接第十五WOS管的漏極;第十五NMOS管的柵極連接輸出端;第十七PMOS管的柵極分別連接第十三PMOS管的漏極和第十七NMOS管的柵極，源極連接電源，漏極連接輸出端;第十七NMOS管的漏極連接輸出端，源極接地；
[0012]所述三態(tài)門的輸入端連接第十PMOS管的漏極，輸出端連接第十三PMOS管的漏極。
[0013]作為本實用新型的進(jìn)一步優(yōu)化方案，所述三態(tài)門包括第^^一PMOS管、第十二PMOS管以及第i^一NMOS管、第十二 NMOS管，其中，第^^一PMOS管的柵極分別連接第i^一NMOS管的柵極、第十PMOS管的漏極，源極連接電源，漏極連接第十二 PMOS管的源極;第十二 PMOS管的柵極連接時鐘信號的反相信號，漏極分別連接第十二 NMOS管的漏極、第十三PMOS管的漏極；第十二匪OS管的柵極連接時鐘信號，源極連接第^^一WOS管的漏極，第^^一NMOS管的源極接地。
[0014]作為本實用新型的進(jìn)一步優(yōu)化方案，還包括第一輸入信號處理電路，用以對數(shù)據(jù)選擇控制信號進(jìn)行反相;所述第一輸入信號處理電路包括第十九PMOS管和第十九NMOS管，其中，第十九PMOS管的柵極和第十九NMOS管的柵極連接，兩者的公共端作為輸入端，輸入數(shù)據(jù)選擇控制信號;第十九PMOS管的源極連接電源，第十九NMOS管的的源極接地;第十九PMOS管的漏極和第十九NMOS管的漏極連接，兩者的公共端作為輸出端，輸出數(shù)據(jù)選擇控制信號的反相信號。
[0015]作為本實用新型的進(jìn)一步優(yōu)化方案，還包括第二輸入信號處理電路，用以對時鐘信號進(jìn)行反相;所述第二輸入信號處理電路包括第二十PMOS管和第二十NMOS管，其中，第二十PMOS管的柵極和第二十匪OS管的柵極連接，兩者的公共端作為輸入端，輸入時鐘信號;第二十PMOS管的源極連接電源，第二十匪OS管的源極接地；第二十PMOS管的漏極和第二十NMOS管的漏極連接，兩者的公共端作為輸出端，輸出時鐘信號的反相信號。
[0016]作為本實用新型的進(jìn)一步優(yōu)化方案，還包括第三輸入信號處理電路，用以對復(fù)位信號進(jìn)行反相;所述第三輸入信號處理電路包括第二 i^一PMOS管和第二 ^^一NMOS管，其中，第二十一 PMOS管的柵極和第二十一WOS管的柵極連接，兩者的公共端作為輸入端，輸入復(fù)位信號;第二i^一PMOS管的源極連接電源，第二^^一NMOS管的的源極接地;第二^^一PMOS管的漏極和第二十一 NMOS管的漏極連接，兩者的公共端作為輸出端，輸出復(fù)位信號的反相信號。
[0017]作為本實用新型的進(jìn)一步優(yōu)化方案，還包括第四輸入信號處理電路，用以對置位信號進(jìn)行反相;所述第四輸入信號處理電路包括第二十二 PMOS管和第二十二 NMOS管，其中，第二十二 PMOS管的柵極和第二十二WOS管的柵極連接，兩者的公共端作為輸入端，輸入置位信號;第二十二 PMOS管的源極連接電源，第二十二 NMOS管的的源極接地;第二十二 PMOS管的漏極和第二十二 NMOS管的漏極連接，兩者的公共端作為輸出端，輸出置位信號的反相信號
[0018]本實用新型采用以上技術(shù)方案與現(xiàn)有技術(shù)相比，具有以下技術(shù)效果:本實用新型采用數(shù)據(jù)輸入選擇電路、主鎖存電路和從鎖存電路，兩組數(shù)據(jù)首先進(jìn)入數(shù)據(jù)輸入選擇電路，在數(shù)據(jù)選擇控制信號SE的控制下只選通一路數(shù)據(jù)進(jìn)入到鎖存電路，也就是說同一時刻有且只有一路數(shù)據(jù)能進(jìn)入主從型D觸發(fā)器。之后數(shù)據(jù)在時鐘信號的控制下由主鎖存器流入從鎖存器，并輸出給后續(xù)電路，實現(xiàn)主從型D觸發(fā)器的復(fù)用。在正常數(shù)據(jù)鎖存輸出的同時，電路可以在置位信號和復(fù)位信號的作用下，對輸出進(jìn)行置位或者復(fù)位操作;采用一個三態(tài)門和一個反相器的形式，雖然在管子數(shù)量上和傳統(tǒng)D觸發(fā)器相同，但是三態(tài)門源漏共享的結(jié)構(gòu)占用了比傳輸門更小的版圖面積，減小了寄生電容，提升了電路響應(yīng)速度。
【附圖說明】
[0019]圖1是傳統(tǒng)的帶置位和復(fù)位信號的主從型D觸發(fā)器邏輯電路示意圖。
[0020]圖2是本實用新型的電路示意圖。
[0021]其中，PM1-PM22是第一PMOS管-第二十二 PMOS管；匪1-NM22是第一匪OS管-第二十二NMOS管;DO是第一數(shù)據(jù)輸入端;Dl是第二數(shù)據(jù)輸入端;Q是輸出端;CK是時鐘信號;CKN是時鐘信號的反相信號;SE是數(shù)據(jù)選擇控制信號;SEN是數(shù)據(jù)選擇控制信號的反相信號;S