一種前端電子學(xué)數(shù)據(jù)采集板的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本實用新型涉及數(shù)據(jù)采集板，特別是涉及一種前端電子學(xué)數(shù)據(jù)采集板。
【背景技術(shù)】
[0002]中子探測器指一類能探測中子的探測器。中子本身不帶電，不能產(chǎn)生電離或激發(fā)，所以不能用普通探測器直接探測。
[0003]它是利用中子與摻入探測器中的某些原子核作用(包括核反應(yīng)、核裂變或核反沖)所產(chǎn)生的次級粒子進行測量。裂變電離室是通過熱中子使涂在電極上的鈾-235裂變所產(chǎn)生的裂片的電離效應(yīng)來測量，而有機閃爍體蒽可以通過快中子產(chǎn)生的反沖質(zhì)子的發(fā)光效應(yīng)進行測量。此外，還可以利用中子使活化片(如錮)產(chǎn)生感生放射性，通過測量感生放射性活度也可測量中子的通量。
[0004]在中子探測器中，需要研制一套電子學(xué)讀出設(shè)備，解決將光電倍增管陣列的信號進行放大，采樣、甄別、觸發(fā)、處理，并將數(shù)據(jù)通過TCP/IP接口上傳到上位機的問題，但目前技術(shù)無法解決此類問題。
【實用新型內(nèi)容】
[0005]本實用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種前端電子學(xué)數(shù)據(jù)采集板，將光電倍增管陣列的信號進行放大，采樣、甄別、觸發(fā)、處理，并將數(shù)據(jù)通過TCP/IP接口上傳到上位機。
[0006]為了達到上述目的，本實用新型采用的技術(shù)方案是:
[0007]一種前端電子學(xué)數(shù)據(jù)采集板，包括前置放大器、主放大器、ADC電路、FPGA及網(wǎng)絡(luò)接口，前置放大器的輸出端與主放大器的輸入端連接，主放大器的輸出端連接ADC電路的輸入端連接，ADC電路的輸出端與FPGA的輸入端連接，F(xiàn)PGA與網(wǎng)絡(luò)接口雙向通信連接。
[0008]作為本實用新型的較佳實施例，本實用新型所述前置放大器由電荷靈敏放大電路組成。
[0009]作為本實用新型的較佳實施例，本實用新型所述電荷靈敏放大電路由16個AD8009芯片組成，16個AD8009芯片并聯(lián)組成16通道輸入。
[0010]作為本實用新型的較佳實施例，本實用新型所述主放大器由16個AD8000組成，16個AD8000芯片并聯(lián)組成16通道輸入。
[0011]作為本實用新型的較佳實施例，本實用新型所述ADC電路由2個AD9681芯片組成，每個AD9681芯片為8通道的ADC，組成16通道的AD轉(zhuǎn)換。
[0012]作為本實用新型的較佳實施例，本實用新型所述網(wǎng)絡(luò)接口由DM9000芯片組成。
[0013]作為本實用新型的較佳實施例，本實用新型所述FPGA由XC5VSX95T-1FF1136C芯片組成。
[0014]作為本實用新型的較佳實施例，本實用新型所述FPGA的內(nèi)部設(shè)置ADC采樣控制器、網(wǎng)絡(luò)總線接口，外部連接FLASH存儲器、DDR3、外部ADC電路、UART、PR0MS及1接口。
[0015]與現(xiàn)有技術(shù)相比，本實用新型的有益效果是:采用多種采集方式，能將光電倍增管陣列的信號進行放大，采樣、甄別、觸發(fā)、處理，并將數(shù)據(jù)通過TCP/IP接口上傳到上位機，且將采集到是數(shù)據(jù)通過網(wǎng)上傳到上位機的功能的電子學(xué)數(shù)據(jù)采集板，結(jié)構(gòu)簡單，成本低，易于操作。
【附圖說明】
[0016]圖1為本實用新型的整體結(jié)構(gòu)不意圖；
[0017]圖2為本實用新型的FPGA結(jié)構(gòu)示意圖。
【具體實施方式】
[0018]本實用新型的主旨在于克服現(xiàn)有技術(shù)的不足，提供一種前端電子學(xué)數(shù)據(jù)采集板，該設(shè)備能將光電倍增管陣列的信號進行放大，采樣、觀別、觸發(fā)、處理，并將數(shù)據(jù)通過TCP/IP接口上傳到上位機。下面結(jié)合實施例參照附圖進行詳細說明，以便對本實用新型的技術(shù)特征及優(yōu)點進行更深入的詮釋。
[0019]本實用新型的整體結(jié)構(gòu)示意圖如圖1所示，一種前端電子學(xué)數(shù)據(jù)采集板，包括前置放大器、主放大器、ADC電路、FPGA及網(wǎng)絡(luò)接口，前置放大器的輸出端與主放大器的輸入端連接，主放大器的輸出端連接ADC電路的輸入端連接，ADC電路的輸出端與FPGA的輸入端連接，F(xiàn)PGA與網(wǎng)絡(luò)接口雙向通信連接。
[0020]優(yōu)選地，本實用新型所述前置放大器由電荷靈敏放大電路組成，主要是把光電倍增管的電荷信號轉(zhuǎn)換為電壓信號并進行放大。本實用新型所述電荷靈敏放大電路由16個AD8009芯片組成，16個AD8009芯片并聯(lián)組成16通道輸入。本實用新型所述主放大器由16個AD8000組成，16個AD8000芯片并聯(lián)組成16通道輸入。主放由16個AD8000組成主要是把前放過來的信號進行進一步的放大到適合于ADC采樣的范圍。
[0021]本實用新型所述ADC電路由2個AD9681芯片組成，每個AD9681芯片為8通道的ADC，組成16通道的AD轉(zhuǎn)換。進行高速的AD采樣(最快采樣速度可達125MHz)。本實用新型所述網(wǎng)絡(luò)接口由DM9000芯片組成，負責網(wǎng)絡(luò)數(shù)據(jù)包的接收和發(fā)送，串口用來調(diào)試和網(wǎng)絡(luò)信息配置等功能。
[0022 ] 本實用新型的FPGA結(jié)構(gòu)示意圖如圖2所示，本實用新型所述FPGA采用X i I i nx新一代高端V5系列芯片，由XC5VSX95T-1FF1136C芯片組成。作為本實用新型的較佳實施例，本實用新型所述FPGA的內(nèi)部設(shè)置ADC采樣控制器、網(wǎng)絡(luò)總線接口，外部連接FLASH存儲器、DDR3、外部ADC電路、UART、PR0MS及1接口。
[0023]如圖2所示，F(xiàn)PGA采用Xilinx新一代高端V5系列芯片，該芯片具有160x 54個邏輯模塊，I，120Kb的RAM模塊和680個可用1口 JPGA芯片內(nèi)建32位的MicroBlaze嵌入式處理器，負責整個系統(tǒng)的控制和數(shù)據(jù)產(chǎn)生，發(fā)送，接收和比較處理等等功能。FLASH采用K9W4G08UlM(512Mb)作為程序存儲器和非易失性存儲使用。DDR3選用6片MT41J128M8，組為6Gb的內(nèi)存，其中2片作為系統(tǒng)運行的內(nèi)存，另外4片作為AD9681進行AD轉(zhuǎn)換的專用緩存。PROMS為XCF16P，是FPGA的重配置芯片，提供了 16MBit的容量，可滿足大規(guī)模FPGA設(shè)計的重配置要求。
[0024]本實用新型FPGA有多種采集模塊，
[0025]第一種是全采樣模式，即控制ADC進行按某種速度采樣(速度IKHz到125MHz可調(diào))并將采集到的數(shù)據(jù)全部都通過網(wǎng)絡(luò)上傳到上位機中。
[0026]第二種是外部觸發(fā)采樣，即在外部觸發(fā)信號的控制下進行某種速度采樣(速度IKHz到125MHz可調(diào))并將采集到的數(shù)據(jù)全部都通過網(wǎng)絡(luò)上傳到上位機中。
[0027]第三種是自采樣觸發(fā)采樣，觸發(fā)信號來自于被采樣的數(shù)據(jù)，S卩ADC—直在進行125MHz的高速采樣，并將數(shù)據(jù)進行甄別分析，只有采樣到大于某個閾值的信號時，才把附近時間(時間為IuS至I OmS可調(diào))的所有采樣數(shù)據(jù)與實時時鐘一起通過網(wǎng)絡(luò)上傳到上位機中。
[0028]本實用新型能將光電倍增管陣列的信號進行放大，采樣、甄別、觸發(fā)、處理，并將數(shù)據(jù)通過TCP/IP接口上傳到上位機，且將采集到是數(shù)據(jù)通過網(wǎng)上傳到上位機的功能的電子學(xué)數(shù)據(jù)采集板。
[0029]通過以上實施例中的技術(shù)方案對本實用新型進行清楚、完整的描述，顯然所描述的實施例為本實用新型一部分的實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
【主權(quán)項】
1.一種前端電子學(xué)數(shù)據(jù)采集板，其特征在于:包括前置放大器、主放大器、ADC電路、FPGA及網(wǎng)絡(luò)接口，前置放大器的輸出端與主放大器的輸入端連接，主放大器的輸出端連接ADC電路的輸入端連接，ADC電路的輸出端與FPGA的輸入端連接，F(xiàn)PGA與網(wǎng)絡(luò)接口雙向通信連接。2.根據(jù)權(quán)利要求1所述的前端電子學(xué)數(shù)據(jù)采集板，其特征在于:所述前置放大器由電荷靈敏放大電路組成。3.根據(jù)權(quán)利要求2所述的前端電子學(xué)數(shù)據(jù)采集板，其特征在于:所述電荷靈敏放大電路由16個AD8009芯片組成，16個AD8009芯片并聯(lián)組成16通道輸入。4.根據(jù)權(quán)利要求1所述的前端電子學(xué)數(shù)據(jù)采集板，其特征在于:所述主放大器由16個AD8000組成，16個AD8000芯片并聯(lián)組成16通道輸入。5.根據(jù)權(quán)利要求1所述的前端電子學(xué)數(shù)據(jù)采集板，其特征在于:所述ADC電路由2個AD9681芯片組成，每個AD9681芯片為8通道的ADC，組成16通道的AD轉(zhuǎn)換。6.根據(jù)權(quán)利要求1所述的前端電子學(xué)數(shù)據(jù)采集板，其特征在于:所述網(wǎng)絡(luò)接口由DM9000芯片組成。7.根據(jù)權(quán)利要求1-6中任一項所述的前端電子學(xué)數(shù)據(jù)采集板，其特征在于:所述FPGA由XC5VSX95T-1FF1136C 芯片組成。8.根據(jù)權(quán)利要求7所述的前端電子學(xué)數(shù)據(jù)采集板，其特征在于:所述FPGA的內(nèi)部設(shè)置ADC采樣控制器、網(wǎng)絡(luò)總線接口，外部連接FLASH存儲器、DDR3、外部ADC電路、UART、PROMS及1接口。
【專利摘要】本實用新型公開了一種前端電子學(xué)數(shù)據(jù)采集板，包括前置放大器、主放大器、ADC電路、FGPA及網(wǎng)絡(luò)接口，前置放大器的輸出端與主放大器的輸入端連接，主放大器的輸出端連接ADC電路的輸入端連接，ADC電路的輸出端與FGPA的輸入端連接，F(xiàn)GPA與網(wǎng)絡(luò)接口雙向通信連接。本實用新型所述FPGA的內(nèi)部設(shè)置ADC采樣控制器、網(wǎng)絡(luò)總線接口，外部連接FLASH存儲器、DDR3、外部ADC電路、UART、PROMS及IO接口。本實用新型采用多種采集方式，能將16通道的光電倍增管陣列的信號進行放大，采樣、甄別、觸發(fā)、處理，并將數(shù)據(jù)通過TCP/IP接口上傳到上位機，且將采集到是數(shù)據(jù)通過網(wǎng)上傳到上位機的功能的電子學(xué)數(shù)據(jù)采集板，結(jié)構(gòu)簡單，成本低，易于操作。
【IPC分類】H03M1/12, G06F13/38
【公開號】CN205320062
【申請?zhí)枴緾N201521059180
【發(fā)明人】陳平平, 張志堅, 楊雷
【申請人】東莞理工學(xué)院
【公開日】2016年6月15日
【申請日】2015年12月18日