鎖相環(huán)電路的制作方法
【專利摘要】鎖相環(huán)電路。涉及一種軟硬件結合的鎖相環(huán)電路。提供了一種控制算法簡單，響應速度快且對電網(wǎng)電壓不平衡不敏感，穩(wěn)定性高的鎖相環(huán)電路。包括硬件部分和軟件部分，所述硬件部分包括電壓跟隨器、低通濾波器、電壓全周期過零檢測電路模塊和CPU，所述電壓跟隨器、低通濾波器、電壓全周期過零檢測電路和CPU依次連接；所述軟件部分包括電壓傳感器和運算模塊，所述電壓傳感器置于電網(wǎng)上且與所述運算模塊連接，所述CPU與所述運算模塊連接。本實用新型由于采用了軟件硬件結合進行鎖相，所以與單純軟件鎖相環(huán)相比較具有控制算法簡單，響應速度快的優(yōu)點，與單一的硬件鎖相環(huán)相比較具有對電壓不平衡敏感，響應速度快，穩(wěn)定性高的優(yōu)點。
【專利說明】
鎖相環(huán)電路
技術領域
[0001]本實用新型涉及一種鎖相環(huán)電路，尤其涉及一種軟硬件結合的鎖相環(huán)電路。
【背景技術】
[0002]在有源電力濾波器控制中，為實現(xiàn)其網(wǎng)側有功、無功功率控制。需動態(tài)獲取電網(wǎng)電壓相位信息，這樣就要求鎖相環(huán)對電網(wǎng)電壓進行鎖相。在實際應用中，常常要求有源電力濾波器適應非理想電網(wǎng)環(huán)境，這對相應的鎖相環(huán)控制提出了更高的技術性能要求。可見，鎖相環(huán)技術作為有源電力濾波器控制技術的核心之一，其性能直接影響到有源電力濾波器的工作性能。
[0003]鎖相環(huán)一般分為硬件鎖相環(huán)和軟件鎖相環(huán)，國家知識產(chǎn)權局2013-05-15公開了一項實用新型專利申請(申請?zhí)?2011103552024名稱:一種鎖相環(huán)電路)具體公開了一種用于頻率調制的鎖相環(huán)電路，該鎖相環(huán)電路由鑒相器(101)、環(huán)路濾波器(103)、壓控振蕩器(104)、開關單元(106)以及電壓反饋單元(107)組成。采用上述的鎖相環(huán)電路，在調制頻率信號過程中，鎖相環(huán)鎖定頻率后，由開關單元(106)和電壓反饋單元(107)對壓控振蕩器(104)的頻率控制電壓進行控制，不會因為鎖相環(huán)環(huán)路開環(huán)時導致壓控振蕩器(104)的頻率控制電壓變化太大，從而減少壓控振蕩器的頻率發(fā)生漂移。其本質上是一種硬件鎖相環(huán)，具有動態(tài)響應慢、對電網(wǎng)電壓不平衡敏感的缺陷。
[0004]國家知識產(chǎn)權局2O I 2 -O 7 - 2 5公開了一項實用新型專利申請(申請?zhí)?2012100696790名稱:一種基于平均值濾波算法的軟件鎖相環(huán)實現(xiàn)方法)具體公開了一種基于平均值濾波算法的軟件鎖相環(huán)實現(xiàn)方法，該方法加快了相應速度，動態(tài)相應時間極短。本實用新型的基于平均值濾波算法的軟件鎖相環(huán)實現(xiàn)方法，其包括以下步驟:I)先對三相電網(wǎng)電壓進行旋轉DQ坐標變換，根據(jù)三相坐標變換提取其有功和無功分量;2)再對Q軸信號進行平均值濾波，Q軸在T/6區(qū)間內(nèi)求平均值，得到對應的直流量;3)濾波后的信號經(jīng)增量式PI調節(jié)器輸出得到所需的電網(wǎng)同步角度;4)采用32位DSP進行編程，實現(xiàn)軟件鎖相。單純軟件鎖相環(huán)因控制精度需求，需要復雜的控制算法，且由于控制算法復雜也容易出現(xiàn)動態(tài)響應慢的缺陷。
【實用新型內(nèi)容】
[0005]本實用新型針對以上問題，提供了一種控制算法簡單，響應速度快且對電網(wǎng)電壓不平衡不敏感，穩(wěn)定性高的鎖相環(huán)電路。
[0006]本實用新型的技術方案是:包括硬件部分和軟件部分，所述硬件部分包括電壓跟隨器、低通濾波器、電壓全周期過零檢測電路模塊和CPU，所述電壓跟隨器、低通濾波器、電壓全周期過零檢測電路和CPU依次連接；
[0007]所述軟件部分包括電壓傳感器和運算模塊，所述電壓傳感器置于電網(wǎng)上且與所述運算模塊連接，所述CPU與所述運算模塊連接。
[0008]所述電壓跟隨器包括運算放大器一，所述運算放大器一的輸出端與反相輸入端相連，所述運算放大器一的同相輸入端與所述電壓傳感器相連。
[0009]所述低通濾波器包括電阻一、電阻二、電阻三、電容一、電容二、電容三和運算放大口口 _-
器^-;
[0010]所述電容一的一端接所述運算放大器一的輸出端，所述電容一的另一端接所述電阻一的一端；
[0011]所述電阻一的另一端分別連接所述電阻二的一端、電容二的一端和電容三的一端，所述電阻二的另一端接接地端；
[0012]所述電容二的另一端連接所述運算放大器二的正相輸入端，所述電容三的另一端連接所述運算放大器二的輸出端；
[0013]所述電阻三的一端連接所述運算放大器二的正相輸入端；
[0014]所述電阻三的另一端連接所述運算放大器二的輸出端。
[0015]電壓全周期過零檢測電路模塊包括電壓比較器、電阻四、電阻五、電阻六和電容四；
[0016]所述電壓比較器的正相輸入端與所述運算放大器二的輸出端相連，在所述運算放大器二的輸出端和所述電壓比較器的正相輸入端之間設有電阻四；
[0017]所述電壓比較器的反相輸入端連接電阻五的一端，所述電阻五的另一端接接地端；
[0018]所述電壓比較器的輸出端分別接電阻六的一端和電容四的一端，所述電阻五的另一端接5V直流電源，所述電容四的另一端接接地端。
[0019]所述電壓比較器的輸出端連接所述運算模塊連接。
[0020]本實用新型利用軟硬件結合技術進行鎖相，軟件鎖相環(huán)進行簡單運算，硬件鎖相環(huán)進行硬件鎖相，利用硬件鎖相環(huán)和軟件鎖相環(huán)的差值進行比對后再進行運算得出最終的鎖相值，本實用新型由于采用了軟件硬件結合進行鎖相，所以與單純軟件鎖相環(huán)相比較具有控制算法簡單，響應速度快的優(yōu)點，與單一的硬件鎖相環(huán)相比較具有對電壓不平衡敏感，響應速度快，穩(wěn)定性高的優(yōu)點。
【附圖說明】
[0021]圖1是本實用新型結構不意圖，
[0022]圖2是本實用新型中硬件電路圖；
[0023]圖中I是運算放大器一，2是運算放大器二，3是電壓比較器，Cl是電容一，C2是電二，C3是電容三，C4是電容四，Rl是電阻一，R2是電阻二，R3是電阻三，R4是電阻四，R5是電阻五，R6是電阻六，VCC是5V直流電源，GND是接地端。
【具體實施方式】
[0024]本實用新型如圖1所示，包括硬件部分和軟件部分，其特征在于，所述硬件部分包括電壓跟隨器、低通濾波器、電壓全周期過零檢測電路模塊和CPU，所述電壓跟隨器、低通濾波器、電壓全周期過零檢測電路和CPU依次連接；
[0025]所述軟件部分包括電壓傳感器和運算模塊，所述電壓傳感器置于電網(wǎng)上且與所述運算模塊連接，所述CPU與所述運算模塊連接。利用軟硬件結合技術進行鎖相，軟件鎖相環(huán)進行簡單運算，硬件鎖相環(huán)進行硬件鎖相，利用硬件鎖相環(huán)和軟件鎖相環(huán)的差值進行比對后再進行運算得出最終的鎖相值，本實用新型由于采用了軟件硬件結合進行鎖相，所以與單純軟件鎖相環(huán)相比較具有控制算法簡單，響應速度快的優(yōu)點，與單一的硬件鎖相環(huán)相比較具有對電壓不平衡敏感，響應速度快，穩(wěn)定性高的優(yōu)點。
[0026]本實用新型如圖2所示，所述電壓跟隨器包括運算放大器一I，所述運算放大器一I的輸出端與反相輸入端相連，所述運算放大器一 I的同相輸入端與所述電壓傳感器相連。用于進行采集信號的放大輸出，方便識別。
[0027]所述低通濾波器包括電阻一Rl、電阻二 R2、電阻三R3、電容一 Cl、電容二 C2、電容三C3和運算放大器二 2;所述電容一 Cl的一端接所述運算放大器一 I的輸出端，所述電容一 Cl的另一端接所述電阻一 Rl的一端;所述電阻一 Rl的另一端分別連接所述電阻二 R2的一端、電容二 C2的一端和電容三C3的一端，所述電阻二 R2的另一端接接地端GND ；所述電容二 C2的另一端連接所述運算放大器二 2的正相輸入端，所述電容三R3的另一端連接所述運算放大器二 2的輸出端;所述電阻三R3的一端連接所述運算放大器二 2的正相輸入端;所述電阻三R3的另一端連接所述運算放大器二 2的輸出端。使得低頻信號得以通過，將高頻信號過濾，降低對本實用新型工作時的干擾。
[0028]電壓全周期過零檢測電路模塊包括電壓比較器3、電阻四R4、電阻五R5、電阻六R6和電容四C4;所述電壓比較器的正相輸入端與所述運算放大器二 2的輸出端相連，在所述運算放大器二 2的輸出端和所述電壓比較器3的正相輸入端之間設有電阻四R4;所述電壓比較器3的反相輸入端連接電阻五R5的一端，所述電阻五R5的另一端接接地端GND;所述電壓比較器的輸出端分別接電阻六的一端和電容四的一端，所述電阻五的另一端接5 V直流電源VCC，所述電容四的另一端接接地端GND ο在電壓波形通過零點時候發(fā)出脈沖信號，實施鎖相操作，避免發(fā)生起弧現(xiàn)象，保護電網(wǎng)安全。
[0029]所述電壓比較器的輸出端連接所述運算模塊連接。將比較后的電壓輸出到運算模塊與軟件部分的結果相比對，最終輸出精度高的結果。
[0030]本實用新型利用軟硬件結合技術進行鎖相，軟件鎖相環(huán)進行簡單運算，硬件鎖相環(huán)進行硬件鎖相，利用硬件鎖相環(huán)和軟件鎖相環(huán)的差值進行比對后再進行運算得出最終的鎖相值，本實用新型由于采用了軟件硬件結合進行鎖相，所以與單純軟件鎖相環(huán)相比較具有控制算法簡單，響應速度快的優(yōu)點，與單一的硬件鎖相環(huán)相比較具有對電壓不平衡敏感，響應速度快，穩(wěn)定性高的優(yōu)點。
【主權項】
1.鎖相環(huán)電路，包括硬件部分和軟件部分，其特征在于，所述硬件部分包括電壓跟隨器、低通濾波器、電壓全周期過零檢測電路模塊和CPU，所述電壓跟隨器、低通濾波器、電壓全周期過零檢測電路和CPU依次連接； 所述軟件部分包括電壓傳感器和運算模塊，所述電壓傳感器置于電網(wǎng)上且與所述運算模塊連接，所述CR]與所述運算模塊連接。2.根據(jù)權利要求1所述的鎖相環(huán)電路，其特征在于，所述電壓跟隨器包括運算放大器一，所述運算放大器一的輸出端與反相輸入端相連，所述運算放大器一的同相輸入端與所述電壓傳感器相連。3.根據(jù)權利要求2所述的鎖相環(huán)電路，其特征在于，所述低通濾波器包括電阻一、電阻二、電阻三、電容一、電容二、電容三和運算放大器二； 所述電容一的一端接所述運算放大器一的輸出端，所述電容一的另一端接所述電阻一的一端； 所述電阻一的另一端分別連接所述電阻二的一端、電容二的一端和電容三的一端，所述電阻二的另一端接接地端； 所述電容二的另一端連接所述運算放大器二的正相輸入端，所述電容三的另一端連接所述運算放大器二的輸出端； 所述電阻三的一端連接所述運算放大器二的正相輸入端； 所述電阻三的另一端連接所述運算放大器二的輸出端。4.根據(jù)權利要求3所述的鎖相環(huán)電路，其特征在于，電壓全周期過零檢測電路模塊包括電壓比較器、電阻四、電阻五、電阻六和電容四； 所述電壓比較器的正相輸入端與所述運算放大器二的輸出端相連，在所述運算放大器二的輸出端和所述電壓比較器的正相輸入端之間設有電阻四； 所述電壓比較器的反相輸入端連接電阻五的一端，所述電阻五的另一端接接地端； 所述電壓比較器的輸出端分別接電阻六的一端和電容四的一端，所述電阻五的另一端接5V直流電源，所述電容四的另一端接接地端。5.根據(jù)權利要求4所述的鎖相環(huán)電路，其特征在于，所述電壓比較器的輸出端連接所述運算模塊連接。
【文檔編號】H03L7/08GK205430206SQ201620223819
【公開日】2016年8月3日
【申請日】2016年3月22日
【發(fā)明人】許磊
【申請人】許磊