專利名稱：一級同步傳輸模塊接口塊的隨路信令數(shù)據(jù)處理設備的制作方法
技術領域：
本發(fā)明涉及一種STM-1(一級同步傳輸模塊)的接口塊，具體地涉及能夠有效處理CAS信令數(shù)據(jù)的CAS數(shù)據(jù)處理設備。
通常，通過2.048Mbps的T1/E1鏈路實現(xiàn)處理話音交換機的基站與基站連接?？墒牵捎谛枰罅侩娎|以便將多個T1/E1鏈路連接到各方交換機，T1/E1信號通過傳輸設備被多路復用/多路分解成為T3/STM-1信號然后發(fā)送/接收。
圖1是方框圖，表示常規(guī)交換機的第一連接結構。
交換機10、31通過63個E1鏈路各自連接到MUX/DEMUX11、12，而MUX/DEMUX11、12通過STM-1鏈路相互連接。交換機10輸出的63個E1信號被多路復用成為MUX/DEMUX11中的STM-1信號然后發(fā)送給STM-1鏈路。MUX/DEMUX12將發(fā)送的STM-1信號多路分解成為63個E1信號并且將其輸出到交換機13。因此，可以實現(xiàn)交換機10、13之間的E1基站通信。
交換機10、13各自包括16個E1接口板(未示出)，每個E1接口板處理針對4個E1鏈路的信號。當E1接口板以CAS(隨路信令)方式工作時，它提供對每個信道(時隙)的CAS信令數(shù)據(jù)(此后稱為信令數(shù)據(jù))處理，鏈路報警功能和各種測試功能。
圖2是方框圖，表示應用于交換機第一連接結構上的常規(guī)E1接口板。
成幀器100-1到100-4從4個E1鏈路中分別提取信令數(shù)據(jù)，一個本地存儲器(LM)101通過CPU102將成幀器100-1到100-4輸出的信令數(shù)據(jù)臨時存儲。CPU102執(zhí)行E1接口板的一般控制工作，讀取存儲在LM101中的信令數(shù)據(jù)，并將其重新格式化為報告數(shù)據(jù)。公共存儲器(CM)103臨時存儲該報告數(shù)據(jù)，并且連接E1接口板與更高層處理器104。
參照附圖將說明常規(guī)E1接口板的操作。
成幀器100-1到100-4針對4個E1鏈路分別執(zhí)行接口操作并且從相應鏈路中提取信令數(shù)據(jù)流，由此將其存儲在其寄存器中。一旦存儲了信令數(shù)據(jù)流，CPU102將控制信號順序地輸出到成幀器100-1到100-4并且從每個成幀器100-1到100-4的寄存器讀取信令數(shù)據(jù)流。因此，如圖3A所示，從寄存器中讀取一個鏈路即32個信道(時隙)的信令數(shù)據(jù)流，并且存儲在LM101中。對4個E1鏈路重復上面的操作。
當完成信令數(shù)據(jù)流存儲時，CPU102讀取存儲在LM101中的信令數(shù)據(jù)流，將其重新格式化為圖3B所示的報告數(shù)據(jù)，并且存儲在CM103中。上述操作以8毫秒實時周期進行，在8毫秒內(nèi)必須完成4個鏈路的信令數(shù)據(jù)流處理。因此，更高層處理器104通過訪問存儲在CM103中的報告數(shù)據(jù)執(zhí)行STM-1接口塊的控制操作。
可是，在交換機的第一連接結構中，E1鏈路必須延伸到多路復用器11和多路分解器12，這引起費用增加和維護/維修困難。因此，為解決所述問題并且更有效地處理E1鏈路，一般使用圖4中的交換機第二連接結構。
如圖4所示，在交換機的常規(guī)第二連接結構中，包括在第一連接結構的發(fā)送部分中的MUX/DEMUX以交換機20、21替換。即交換機20、21包括用于物理接口的STM-1接口塊30而該接口塊30包括STM-1鏈路接口30-1，同步數(shù)字結構(SDH)30-2和E1處理單元30-3。
STM-1鏈路接口30-1發(fā)送和接收STM-1信號而SDH30-2通過根據(jù)ITU-T(國際電信聯(lián)盟-電信)建議多路復用/多路分解E1信號構建STM-1信號。E1處理單元30-3與常規(guī)E1接口板相同地處理E1鏈路并且包括3個E1接口板，而每個接口板分別處理21個E1鏈路。
因此，STM-1接口塊30的E1處理單元30-3執(zhí)行各種功能，例如信令信號處理、報警、錯誤處理。在此，除了測試功能以外的操作將由E1處理單元30-3實時處理，上述功能必須根據(jù)系統(tǒng)(更高層處理器)請求在8毫秒周期內(nèi)執(zhí)行。
如上所述，適合于交換機第一連接結構的常規(guī)E1接口板只執(zhí)行針對4個E1鏈路的處理。因此，在要處理的E1鏈路數(shù)量大量增加的情況下，E1接口板和CPU的數(shù)量也必須增加，由此引起電路構造困難。例如，在處理63個E1信號時，需要16個E1接口板和用于16個E1接口板的16個CPU。
另外，常規(guī)E1接口板只能夠用于E1鏈路數(shù)量小的情況，換句話說，CPU負荷小的情況。因此在第二連接結構的STM-1接口塊處理21個E1鏈路的情況下，常規(guī)E1接口板無法應用。換句話說，當E1鏈路已經(jīng)增加時，信令數(shù)據(jù)的處理時間與鏈路數(shù)量成正比地增加，因此具有有限CPU速率的常規(guī)E1接口板不能夠在8毫秒內(nèi)處理信令數(shù)據(jù)。
而且為解決上述問題，可以使用高速CPU，但由于其價格昂貴而不夠經(jīng)濟。
本發(fā)明的目的是提供一種STM-1接口塊的CAS數(shù)據(jù)處理設備，能夠通過硬件邏輯實時處理CAS信令數(shù)據(jù)。
本發(fā)明的另一個目的是提供一種STM-1接口塊的CAS數(shù)據(jù)處理設備，能夠通過減少CAS信令數(shù)據(jù)處理中CPU的負荷而利用低價CPU實現(xiàn)。
為實現(xiàn)上述目的，STM-1接口塊的CAS數(shù)據(jù)處理單元包括多個成幀器，用于從多個E1鏈路中提取信令數(shù)據(jù)流；CPU，用于在CAS信令數(shù)據(jù)處理中輸出開始信號；CAS信令處理單元，用于將多個成幀器輸出的信令數(shù)據(jù)流重新格式化為報告數(shù)據(jù)；和公共存儲器，用于存儲CAS信令處理單元輸出的報告數(shù)據(jù)。
圖1是方框圖，表示常規(guī)交換機的第一連接結構。
圖2是方框圖，表示應用于交換機第一連接結構的常規(guī)E1接口板。
圖3是表示信令數(shù)據(jù)流格式和報告數(shù)據(jù)格式的圖。
圖4是方框圖，表示常規(guī)交換機的第二連接結構。
圖5是方框圖，表示本發(fā)明的STM-1接口塊的CAS數(shù)據(jù)處理設備的優(yōu)選實施例。
圖6是處理圖5的信令數(shù)據(jù)流的輸入-輸出時序圖。
現(xiàn)在參照附圖描述本發(fā)明的優(yōu)選實施例。
在圖4所示的常規(guī)交換機第二連接結構中在E1處理單元內(nèi)實現(xiàn)本發(fā)明的STM-1接口塊的CAS數(shù)據(jù)處理設備。本發(fā)明可以通過利用附加的硬件邏輯處理CAS信令數(shù)據(jù)(此后稱為信令數(shù)據(jù))而減少CPU負荷并且實時處理信令數(shù)據(jù)。
圖5表示本發(fā)明STM-1接口塊的CAS數(shù)據(jù)處理設備的優(yōu)選實施例，它包括多個成幀器200-1到200-21，一個LM(本地存儲器)201，一個CPU202，一個CM(公共存儲器)203和一個CAS信令處理單元204。
成幀器200-1到200-21執(zhí)行E1鏈路接口，并且從二十一個E1鏈路中提取信令數(shù)據(jù)流。CPU202執(zhí)行總控制工作，在信令數(shù)據(jù)處理中向CAS信令處理單元204輸出一個開始脈沖。LM201是存儲CPU202所處理數(shù)據(jù)的存儲器，CM203是臨時存儲CAS信令處理單元204輸出的報告數(shù)據(jù)的存儲器。
CAS信令處理單元204包括流選擇單元30，接收來自成幀器200-1到200-21的與系統(tǒng)時鐘同步的信令數(shù)據(jù)流并將其順序輸出；信令處理單元31，臨時存儲該流選擇單元30輸出的比特流并且將其轉換為報告格式；CPU接口32，連接CPU202與信令處理單元31；和地址發(fā)生單元33，根據(jù)信令處理單元31輸出的地址遞增信號產(chǎn)生CM203的讀取地址。
現(xiàn)在參照


本發(fā)明STM-1接口塊的CAS數(shù)據(jù)處理設備的工作。
成幀器200-1到200-21提取21個E1鏈路信令數(shù)據(jù)并且將其輸出到CAS信令處理單元204，CPU202輸出例如圖6A的開始脈沖給CAS信令處理單元204的CPU接口。
接收到開始脈沖的CPU接口32通過向CPU201輸出圖6B所示的忙信號指示現(xiàn)在正處理信令數(shù)據(jù)，并且還啟動流選擇單元30，信令處理單元31和地址發(fā)生單元33，如圖6C所示。在此，當產(chǎn)生忙信號時忽略CPU202的開始脈沖。流選擇單元30從每個成幀器輸入與系統(tǒng)時鐘同步的21個信令數(shù)據(jù)流，并且輸出第一鏈路信令數(shù)據(jù)流給信令處理單元31。
信令處理單元31在每4個時隙周期產(chǎn)生一個低電平CMPE(公共存儲器處理啟動信號)。如圖6H、6J和6K所示，通過與CMPE信號同步，產(chǎn)生SDRE(信令數(shù)據(jù)鎖存使能信號)、CMCS(公共存儲器芯片選擇信號)和CMWE(公共存儲器寫使能信號)。在此，CMCS和CMWE工作在CM203的寫模式。
因此，如圖6H所示SDRE為低電平時，信令處理單元31按照圖6F所示的讀取脈沖信號(MCLK)從信令數(shù)據(jù)流中讀取每個信道(時隙)的數(shù)據(jù)，并且臨時將其存儲在內(nèi)部電路中。例如，如圖6G所示，信令處理單元31讀取并且存儲時隙#0的數(shù)據(jù)“0000”。在此，讀取脈沖信號(MCLK)是系統(tǒng)時鐘信號二分頻后的信號，其周期與一個時隙的間隔相同。
當完成4個信道(時隙)讀取時，信令處理單元31將所存儲的信令數(shù)據(jù)重新格式化為例如圖6L的報告數(shù)據(jù)并且輸出給CM203，和向地址發(fā)生單元33輸出地址遞增信號。在此，無論何時根據(jù)信令處理單元31輸出的地址遞增信號完成了CM訪問，地址發(fā)生單元33遞增CM203的寫地址。因此，例如圖6L的信令處理單元31輸出的報告數(shù)據(jù)根據(jù)地址發(fā)生單元33輸出的寫地址被存儲在CM203中。
如果完成了一個鏈路(32個信道)的信令數(shù)據(jù)處理，信令處理單元31根據(jù)圖6M所示的LNIE(鏈路號遞增使能)輸出圖6N所示的LNIS(鏈路號遞增信號)給流選擇單元30，由此接收來自流選擇單元30的第二鏈路信令數(shù)據(jù)流。
當以相同方式完成21個鏈路的信令數(shù)據(jù)處理時，CPU接口32釋放忙信號并且等待下一個開始信號輸入。因此，更高層處理器205訪問CM203中存儲的報告數(shù)據(jù)并控制STM-1接口塊。在此，處理21個E1鏈路所需要的時間最多為2.75毫秒。
另外，在本發(fā)明中，流選擇單元30和信令處理單元31可以合并成為CAS信令處理單元，而地址發(fā)生單元33可以由CM接口替代，因為它表現(xiàn)出相同操作和效果。本發(fā)明能夠應用于例如E3或T3的處理大量CAS信令數(shù)據(jù)的高速系統(tǒng)的干線連接板，并且它表現(xiàn)出相同的操作和效果。
由于本發(fā)明可以在不脫離其精神和必要特征情況下以幾種形式實施，也應當理解除非特別指出，上述實施例不受前面說明書中的任何細節(jié)限制而應在權利要求書所限定精神和范圍內(nèi)廣義地理解。
如上所述，本發(fā)明的STM-1接口塊的CAS數(shù)據(jù)處理設備能夠在一定時間內(nèi)(8毫秒)有效地處理CAS信令數(shù)據(jù)，盡管E1鏈路的數(shù)量增加。并且CPU只產(chǎn)生CAS信令數(shù)據(jù)中的開始信號，因此其能夠充分執(zhí)行其它工作。
本發(fā)明的STM-1接口塊的CAS數(shù)據(jù)處理設備能夠通過利用單獨硬件邏輯處理CAS信令數(shù)據(jù)而極大地減少CPU負荷。因此有可能利用低速CPU構成該系統(tǒng)，因此可以降低制造成本。
權利要求
1．一種STM-1接口塊的CAS數(shù)據(jù)處理設備，包括多個成幀器，從E1鏈路中提取信令數(shù)據(jù)流；CPU，在CAS信令數(shù)據(jù)處理中輸出一個開始信號；CAS信令處理單元，由該開始信號啟動并且將從多個成幀器輸入的信令數(shù)據(jù)流按照每個鏈路的順序重新格式化成為報告數(shù)據(jù)；和CM(公共存儲器)，存儲CAS信令處理單元輸出的報告數(shù)據(jù)。
2．根據(jù)權利要求1的CAS數(shù)據(jù)處理設備，其中CAS信令處理單元在CAS信令數(shù)據(jù)處理中向CPU輸出一個忙信號。
3．根據(jù)權利要求2的CAS數(shù)據(jù)處理設備，其中在忙信號產(chǎn)生期間忽略CPU輸出的開始信號。
4．根據(jù)權利要求1的CAS數(shù)據(jù)處理設備，其中CAS信令處理單元包括流選擇單元，從多個成幀器輸入與系統(tǒng)時鐘同步的21個信令數(shù)據(jù)流并且將其順序輸出；信令處理單元，臨時存儲從流選擇單元輸出的比特流并且將其轉換為報告格式；CPU接口，連接CPU和信令處理單元；和地址發(fā)生單元，根據(jù)從CAS信令處理單元輸出的地址遞增信號順序地產(chǎn)生CM的寫地址。
5．根據(jù)權利要求4的CAS數(shù)據(jù)處理設備，其中CAS信令處理單元根據(jù)讀時鐘信號讀取信令數(shù)據(jù)流中的每4個時隙并且將其重新格式化成為報告數(shù)據(jù)。
6．根據(jù)權利要求5的CAS數(shù)據(jù)處理設備，其中讀時鐘信號的一個周期與一個時隙間隔相同。
7．根據(jù)權利要求4的CAS數(shù)據(jù)處理設備，其中CPU接口根據(jù)CPU輸出的開始信號啟動流輸入單元、信令處理單元和地址發(fā)生單元并且向CPU輸出忙信號，直到完成CAS信令數(shù)據(jù)處理。
8．根據(jù)權利要求4的CAS數(shù)據(jù)處理設備，其中當完成一個鏈路的處理時信令處理單元向流選擇單元輸出一個鏈路號遞增信號，和為下個鏈路接收信令數(shù)據(jù)流。
9．根據(jù)權利要求4的CAS數(shù)據(jù)處理設備，其中無論何時完成CM訪問，地址發(fā)生單元根據(jù)信令處理單元的控制遞增CM的寫地址。
10．STM-1接口塊的CAS數(shù)據(jù)處理設備，包括多個成幀器，從多個E1鏈路中提取信令數(shù)據(jù)流；CPU，在信令數(shù)據(jù)處理中輸出一個開始信號；信令處理單元，由該開始信號啟動并且將從多個成幀器輸入的信令數(shù)據(jù)流按照每個鏈路的順序重新格式化成為報告數(shù)據(jù)；CPU接口，連接CPU和CAS信令處理單元；和CM接口，將CAS信令處理單元輸出的報告數(shù)據(jù)傳遞給CM。
11．根據(jù)權利要求10的CAS數(shù)據(jù)處理設備，其中E1鏈路的數(shù)量是21，而CPU接口根據(jù)開始信號啟動CAS信令處理單元。
12．根據(jù)權利要求10的CAS數(shù)據(jù)處理設備，其中在信令數(shù)據(jù)處理中CPU接口向CPU輸出忙信號，并且在忙信號發(fā)生期間忽略CPU輸出的開始信號。
13．根據(jù)權利要求10的CAS數(shù)據(jù)處理設備，其中CAS信令處理單元包括流選擇單元，從多個成幀器輸入與系統(tǒng)時鐘同步的21個信令數(shù)據(jù)流并且將其順序輸出；信令處理單元，讀取從流選擇單元輸入的信令數(shù)據(jù)流并且將其重新格式化為每四個時隙的報告數(shù)據(jù)。
14．根據(jù)權利要求13的CAS數(shù)據(jù)處理設備，其中讀時鐘信號的一個周期與一個時隙間隔相同。
15．根據(jù)權利要求13的CAS數(shù)據(jù)處理設備，其中無論何時完成CM訪問，該CM接口根據(jù)CAS信令處理單元的地址遞增信號遞增CM的寫地址。
16．一種STM-1接口塊的CAS數(shù)據(jù)處理設備，包括多個成幀器，連接21個E1鏈路并且從E1鏈路中提取信令數(shù)據(jù)流；CPU，在CAS信令數(shù)據(jù)處理中輸出一個開始信號；CAS信令處理單元，將多個成幀器輸出的信令數(shù)據(jù)流按照每個鏈路的順序重新格式化成為報告數(shù)據(jù)；公共存儲器CM，存儲CAS信令處理單元輸出的報告數(shù)據(jù)；流選擇單元，根據(jù)CAS信令處理單元輸出的鏈路遞增信號將所輸入的信令數(shù)據(jù)流順序輸出；信令處理單元，讀取流選擇單元輸出的比特流并且將其重新格式化為報告格式；CPU接口，連接CPU和信令處理單元；和地址發(fā)生單元，根據(jù)從CAS信令處理單元輸出的地址遞增信號順序地產(chǎn)生CM的寫地址。
17．根據(jù)權利要求16的CAS數(shù)據(jù)處理設備，其中在CAS信令數(shù)據(jù)處理中信令處理單元向CPU輸出忙信號，并且在忙信號發(fā)生期間忽略開始信號。
18．根據(jù)權利要求16的CAS數(shù)據(jù)處理設備，其中CAS信令處理單元根據(jù)讀時鐘信號讀取信令數(shù)據(jù)流中的每個信道數(shù)據(jù)并且當完成4個時隙讀取時將其重新格式化成為報告數(shù)據(jù)。
19．根據(jù)權利要求18的CAS數(shù)據(jù)處理設備，其中讀時鐘信號的一個周期與一個時隙間隔相同。
20．根據(jù)權利要求16的CAS數(shù)據(jù)處理設備，其中當完成一個鏈路的處理時信令處理單元向流選擇單元輸出一個鏈路號遞增信號，并輸入下個鏈路的信令數(shù)據(jù)流。
全文摘要
本發(fā)明涉及能夠?qū)崟r處理CAS信令數(shù)據(jù)的STM—l接口塊的CAS數(shù)據(jù)處理設備。STM—1接口塊的CAS數(shù)據(jù)處理設備包括:多個成幀器,從El鏈路中提取信令數(shù)據(jù)流;CPU,在CAS信令數(shù)據(jù)處理中輸出一個開始信號;CAS信令處理單元,由該開始信號啟動并且將從多個成幀器輸入的信令數(shù)據(jù)流按照每個鏈路的順序重新格式化成為報告數(shù)據(jù);和CM(公共存儲器),存儲CAS信令處理單元輸出的報告數(shù)據(jù)。
文檔編號H04J3/12GK1300166SQ00128229
公開日2001年6月20日 申請日期2000年12月18日 優(yōu)先權日1999年12月16日
發(fā)明者李康泌 申請人:Lg電子株式會社