專利名稱：基于數(shù)字鎖相環(huán)的去抖電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及SDH傳輸網(wǎng)的邊界E1支路及如何在E1支路上去除和減小SDH側(cè)帶來的低頻抖動(dòng)和漂移的電路，特別是涉及了一種模數(shù)混合的E1線接口芯片中的去抖電路。
本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的，一種基于數(shù)字鎖相環(huán)的去抖電路，包括FIFO作為存儲(chǔ)單元來獲得抖動(dòng)分量大大減少的信號(hào)；輸入到FIFO中的信號(hào)為外部輸入的寫時(shí)鐘，外部輸入的數(shù)據(jù)及鎖相環(huán)輸出的讀時(shí)鐘，去除抖動(dòng)的信號(hào)從FIFO中輸出；FIFO還輸出兩個(gè)控制信號(hào)向數(shù)字鎖相環(huán)報(bào)告其存儲(chǔ)狀態(tài)即快滿和快空狀態(tài)；數(shù)字鎖相環(huán)DPLL用來提供窄帶濾波，以得到一個(gè)比較干凈，抖動(dòng)很小的時(shí)鐘；數(shù)字鎖相環(huán)的輸入為外部寫時(shí)鐘，輸出為讀時(shí)鐘；所述數(shù)字鎖相環(huán)通過讀時(shí)鐘和寫時(shí)鐘的相位比較來調(diào)整讀時(shí)鐘的相位，使其與寫時(shí)鐘同步，這樣經(jīng)過鎖相環(huán)輸出的讀時(shí)鐘再將輸入的數(shù)據(jù)從FIFO中的取出時(shí)，將會(huì)獲得時(shí)鐘和數(shù)據(jù)的抖動(dòng)都大大減小的信號(hào)；所述數(shù)字鎖相環(huán)電路是由32倍頻電路，輸入時(shí)鐘沿檢測(cè)電路，鑒相器，向上/向下計(jì)數(shù)器，加/減脈沖電路，除2電路，除16電路和輸出時(shí)鐘沿檢測(cè)電路組成；32倍頻電路將外部輸入的低頻系統(tǒng)時(shí)鐘進(jìn)行32倍頻，并將得到的高速時(shí)鐘作為數(shù)字鎖相環(huán)內(nèi)部的參考時(shí)鐘；該參考時(shí)鐘的頻率為65.536M；輸入時(shí)鐘沿檢測(cè)電路的輸入為寫時(shí)鐘信號(hào)，輸出為寫時(shí)鐘相位檢測(cè)后的信號(hào)；輸出時(shí)鐘沿檢測(cè)電路的輸入為讀時(shí)鐘信號(hào)，輸出為讀時(shí)鐘相位檢測(cè)后的信號(hào)；鑒相器的輸入為讀寫時(shí)鐘的沿檢測(cè)信號(hào)，輸出為超前滯后允許信號(hào)，以表征寫時(shí)鐘是超前于讀時(shí)鐘還是滯后于讀時(shí)鐘；向上/向下計(jì)數(shù)器的輸入為超前滯后允許信號(hào)，讀時(shí)鐘和參考時(shí)鐘，輸出為加減脈沖控制信號(hào)；加/減脈沖電路根據(jù)加減控制信號(hào)輸出加脈沖信號(hào)和減脈沖信號(hào)，并輸入到二分頻電路中調(diào)節(jié)二分頻電路的輸出；二分頻電路的輸入為參考時(shí)鐘，加脈沖和減脈沖信號(hào)，輸出為受控的二分頻時(shí)鐘；所述二分頻時(shí)鐘輸入到16分頻電路中進(jìn)行分頻以得到本發(fā)明所需要的寫時(shí)鐘。
本發(fā)明提出采用全數(shù)字方法來實(shí)現(xiàn)抖動(dòng)的去除，除FIFO采用數(shù)字方法外，鎖相環(huán)也采用數(shù)字鎖相方式，這樣得到的去抖電路，雖然高頻去抖效果比模擬方法稍差，但低頻去抖效果卻非常好，且相對(duì)模擬方法穩(wěn)定性好，鎖定和跟蹤特性好，電路可靠性高，便于集成。


下面結(jié)合附圖進(jìn)一步說明本發(fā)明。
圖1是本發(fā)明去抖電路結(jié)構(gòu)框圖。
圖2是數(shù)字鎖相環(huán)的結(jié)構(gòu)框圖。
圖3為數(shù)字鎖相環(huán)中讀寫時(shí)鐘沿檢測(cè)電路和鑒相器的結(jié)構(gòu)框圖。
圖4為圖3電路的輸入輸出波形示意圖。
圖5為加減電路輸出的波形示意圖。
圖1所示是本發(fā)明數(shù)字去抖電路的結(jié)構(gòu)框圖，本發(fā)明采用先進(jìn)先出存儲(chǔ)器FIFO和數(shù)字鎖相環(huán)來完成抖動(dòng)的去除，輸入到FIFO中的信號(hào)為外部輸入的寫時(shí)鐘，外部輸入的數(shù)據(jù)及鎖相環(huán)輸出的讀時(shí)鐘，去除抖動(dòng)的信號(hào)從FIFO中輸出。FIFO還輸出兩個(gè)控制信號(hào)即快滿和快空信號(hào)到數(shù)字鎖相環(huán)中，這種情況通常發(fā)生在輸入信號(hào)和時(shí)鐘抖動(dòng)非常大的時(shí)候。數(shù)字鎖相環(huán)的輸入為外部寫時(shí)鐘，輸出為讀時(shí)鐘，鎖相環(huán)在這里的作用是通過讀時(shí)鐘和寫時(shí)鐘的相位比較來調(diào)整讀時(shí)鐘的相位，使其與寫時(shí)鐘同步，這樣經(jīng)過鎖相環(huán)輸出的讀時(shí)鐘再將輸入的數(shù)據(jù)從FIFO中的取出時(shí)，將會(huì)獲得時(shí)鐘和數(shù)據(jù)的抖動(dòng)大大減小的信號(hào)。
本發(fā)明所述去抖電路可看成一個(gè)帶緩存器的鎖相環(huán)。帶有抖動(dòng)的時(shí)鐘作為寫時(shí)鐘，該時(shí)鐘將輸入信號(hào)寫入FIFO中，數(shù)字鎖相環(huán)應(yīng)輸出一個(gè)比較干凈、抖動(dòng)很小的時(shí)鐘作為FIFO的讀時(shí)鐘，該時(shí)鐘將存入FIFO的信號(hào)讀出從而獲得抖動(dòng)分量大大減少的信號(hào)。為了保證輸入輸出信號(hào)的同步及防止信號(hào)丟失，讀時(shí)鐘要通過鎖相環(huán)對(duì)寫時(shí)鐘的相位在一定范圍內(nèi)進(jìn)行跟蹤和鎖相，這樣通過窄帶數(shù)字鎖相環(huán)的輸出時(shí)鐘的相位和頻率始終鎖定于輸入的寫時(shí)鐘的相位及頻率，這里FIFO的作用是一個(gè)彈性存儲(chǔ)器，通過FIFO可以最大限度地吸收抖動(dòng)，F(xiàn)IFO吸收抖動(dòng)的能力和FIFO的深度有關(guān)。
本發(fā)明去抖電路中的FIFO是一個(gè)深度為64，寬度為2的雙口RAM，初始化時(shí)，寫指針指在FIFO的中間(100000)，讀指針指在FIFO的底部(000000)，具有抖動(dòng)的時(shí)鐘作為寫時(shí)鐘，經(jīng)過鎖相環(huán)平滑的時(shí)鐘作為讀時(shí)鐘，每次寫時(shí)鐘到來時(shí)將數(shù)據(jù)寫入FIFO寫指針?biāo)傅奈恢?，同時(shí)寫指針加一，同樣讀時(shí)鐘到來時(shí)從相應(yīng)的讀指針中將數(shù)據(jù)讀出，同時(shí)讀指針加一。如果讀時(shí)鐘完全和寫時(shí)鐘同步，則鎖相環(huán)不需要做任何調(diào)整，F(xiàn)IFO的狀態(tài)仍然保持在半滿狀態(tài)。如果寫時(shí)鐘和讀時(shí)鐘不同步，則讀時(shí)鐘通過鎖相環(huán)來調(diào)整輸出的相位和頻率來跟蹤輸入時(shí)鐘的變化。在FIFO中，有一個(gè)計(jì)數(shù)器專門來記錄寫指針和讀指針的差從而來計(jì)量抖動(dòng)的大小，在輸入時(shí)鐘抖動(dòng)不大的情況下，由于鎖相環(huán)的作用，F(xiàn)IFO不會(huì)發(fā)生因?qū)憹M或取空從而丟失數(shù)據(jù)的現(xiàn)象，該計(jì)數(shù)器的值會(huì)保持在32附近，但當(dāng)輸入時(shí)鐘抖動(dòng)非常大的情況下，就會(huì)導(dǎo)致FIFO的溢出或讀空，這時(shí)我們通過該計(jì)數(shù)器設(shè)兩個(gè)狀態(tài)，即快滿狀態(tài)和快空狀態(tài)，當(dāng)計(jì)數(shù)器記錄到寫時(shí)鐘和讀時(shí)鐘差為5時(shí)，為快讀空狀態(tài)，當(dāng)計(jì)數(shù)器記錄到寫時(shí)鐘和讀時(shí)鐘差為58時(shí)，為快寫滿狀態(tài)，這兩個(gè)狀態(tài)控制鎖相環(huán)的輸出時(shí)鐘頻率，當(dāng)FIFO發(fā)生快空狀態(tài)時(shí)，鎖相環(huán)使得輸出的時(shí)鐘減慢，由16分頻變?yōu)?6.5分頻，直到快空狀態(tài)消失。反之，當(dāng)FIFO輸出快滿狀態(tài)時(shí)，鎖相環(huán)的輸出時(shí)鐘加快，由16分頻變?yōu)?5.5分頻，直到快滿狀態(tài)消失。出現(xiàn)快滿和快空狀態(tài)時(shí)，讀指針的相位相應(yīng)調(diào)整0.3UI。
在快滿和快空狀態(tài)發(fā)生時(shí)，抖動(dòng)并沒有被濾除和減小，但是數(shù)據(jù)會(huì)被保持，從而不會(huì)造成系統(tǒng)誤碼的發(fā)生。
本發(fā)明去抖電路中的數(shù)字鎖相環(huán)可以很好地跟蹤寫時(shí)鐘相位的變化，得到和寫時(shí)鐘基本同步且抖動(dòng)很小的輸出時(shí)鐘。
結(jié)合圖2進(jìn)一步說明數(shù)字鎖相環(huán)的結(jié)構(gòu)和原理，如圖2所示，該鎖相環(huán)屬于超前-滯后型數(shù)字鎖相環(huán)，整個(gè)鎖相環(huán)電路是由32倍頻電路，輸入時(shí)鐘沿檢測(cè)電路202，鑒相器200，向上/向下計(jì)數(shù)器，加/減脈沖電路，除2電路，除16電路201和輸出時(shí)鐘沿檢測(cè)電路203組成。32倍頻電路將外部輸入的2.048M低頻系統(tǒng)時(shí)鐘32倍頻，并將得到的高速時(shí)鐘作為數(shù)字鎖相環(huán)內(nèi)部的參考時(shí)鐘。該參考時(shí)鐘的頻率為65.536M。輸入時(shí)鐘沿檢測(cè)電路202的輸入為寫時(shí)鐘信號(hào)，輸出為寫時(shí)鐘相位檢測(cè)后的信號(hào)，輸出時(shí)鐘沿檢測(cè)電路203的輸入為讀時(shí)鐘信號(hào)，輸出為讀時(shí)鐘相位檢測(cè)后的信號(hào)，鑒相器200的輸入為讀寫時(shí)鐘的沿檢測(cè)信號(hào)，輸出為超前滯后允許信號(hào)，以表征寫時(shí)鐘是超前于讀時(shí)鐘還是滯后于讀時(shí)鐘。向上/向下計(jì)數(shù)器的輸入為超前滯后允許信號(hào)，讀時(shí)鐘和參考時(shí)鐘，輸出為加減脈沖控制信號(hào)。加/減脈沖電路根據(jù)加減控制信號(hào)輸出加脈沖信號(hào)和減脈沖信號(hào)，并輸入到二分頻電路中調(diào)節(jié)二分頻電路的輸出。二分頻電路的輸入為參考時(shí)鐘，加脈沖和減脈沖信號(hào)，輸出為受控的二分頻時(shí)鐘。該二分頻時(shí)鐘輸入到16分頻電路中進(jìn)行分頻以得到本發(fā)明所需要的寫時(shí)鐘。
數(shù)字鎖相環(huán)100的工作原理為32倍頻電路先將外部輸入的2.048M低頻系統(tǒng)時(shí)鐘32倍頻，得到65.536MHz的高速時(shí)鐘作為數(shù)字鎖相環(huán)內(nèi)部的參考時(shí)鐘。由于外部輸入的參考時(shí)鐘的頻率等于輸入信號(hào)的頻率，所以需要將此頻率進(jìn)行32倍頻以產(chǎn)生高速時(shí)鐘作為數(shù)字鎖相環(huán)的參考時(shí)鐘，這樣輸出時(shí)鐘的頻率在鎖定狀態(tài)時(shí)，是該參考時(shí)鐘的32分頻，在輸入時(shí)鐘和輸出時(shí)鐘不同步時(shí)，選用32倍頻電路的原因是輸出時(shí)鐘通過數(shù)字鎖相環(huán)不斷地調(diào)整相位和頻率從而保持同輸入時(shí)鐘的同步。輸出時(shí)鐘每次調(diào)整的步長(zhǎng)與時(shí)鐘周期相關(guān)，所以數(shù)字鎖相環(huán)采用的時(shí)鐘頻率越高。得到的數(shù)字鎖相環(huán)的帶寬越寬，調(diào)整精度越高，輸出時(shí)鐘的抖動(dòng)也越小。而去抖電路一個(gè)非常重要的指標(biāo)是要求輸出時(shí)鐘和信號(hào)的抖動(dòng)非常小。這里采用32倍頻電路完全能滿足系統(tǒng)對(duì)去抖電路輸出抖動(dòng)的要求。另外，選用32倍頻電路的原因還因?yàn)槿绻捎帽额l系數(shù)低的電路，則很難得到比較理想的鎖定特性，而且輸出時(shí)鐘和信號(hào)的抖動(dòng)仍比較大。之所以沒有采用更高倍頻系數(shù)的電路，是因?yàn)殡m然數(shù)字鎖相環(huán)的輸出抖動(dòng)特性會(huì)更好，但又帶來了跟蹤和鎖定時(shí)間相對(duì)較長(zhǎng)的缺點(diǎn)，且采用更高頻率的倍頻電路成本也比較高。因此本發(fā)明采用32倍頻電路來作為數(shù)字鎖相環(huán)的參考時(shí)鐘是合適的考慮。
輸入時(shí)鐘沿檢測(cè)電路202檢測(cè)寫時(shí)鐘的相位，輸出時(shí)鐘沿檢測(cè)電路203檢測(cè)寫讀時(shí)鐘的相位，輸入時(shí)鐘沿檢測(cè)電路202的采樣頻率為參考頻率65.536MHz，輸出的寫時(shí)鐘的沿檢測(cè)信號(hào)為與寫時(shí)鐘上升沿同步的脈沖寬度為15ns的窄脈沖信號(hào)，讀時(shí)鐘沿檢測(cè)的結(jié)果為以讀時(shí)鐘上升沿為中心的窗口信號(hào)寬度為60ns的窄脈沖信號(hào)。鑒相器200逐個(gè)周期地比較讀時(shí)鐘和本地參考時(shí)鐘寫時(shí)鐘的相位，根據(jù)讀寫時(shí)鐘相位的超前和滯后相應(yīng)地輸出一個(gè)超前和滯后脈沖，以調(diào)節(jié)讀時(shí)鐘的相位。加/減電路對(duì)信號(hào)鐘輸出序列實(shí)施加減脈沖。若讀時(shí)鐘和寫時(shí)鐘準(zhǔn)確同步，則無需加減脈沖輸出，加至鑒相器200的位同步信號(hào)的相位保持不變。若輸入的寫時(shí)鐘相對(duì)于讀時(shí)鐘滯后，則向上/向下計(jì)數(shù)器輸出減脈沖控制信號(hào)，加/減電路在參考時(shí)鐘XCLK二分頻時(shí)鐘序列中減一個(gè)高速脈沖，再經(jīng)除16電路201后，則讀時(shí)鐘相位就會(huì)滯后15ns，若輸入的寫時(shí)鐘相對(duì)于讀時(shí)鐘超前，則向上/向下計(jì)數(shù)器輸出一個(gè)加脈沖控制信號(hào)，加/減脈沖電路在參考時(shí)鐘XCLK二分頻時(shí)鐘序列中加上一個(gè)高速脈沖，讀時(shí)鐘前移7.5ns，以跟蹤寫時(shí)鐘的變化，相位比較和調(diào)整的過程是不斷進(jìn)行的，直到讀時(shí)鐘的相位鎖定于寫時(shí)鐘的相位，鎖相環(huán)才進(jìn)入穩(wěn)態(tài)。這里所采用的系統(tǒng)時(shí)鐘為65.536MHZ，為輸入信號(hào)頻率的32倍。則每次最大調(diào)節(jié)的步長(zhǎng)為1/65.536＝15ns。
數(shù)字鎖相環(huán)100的電路內(nèi)部具體模塊工作原理如下，下面分別介紹。
如圖3所示，數(shù)字鎖相環(huán)100中鑒相器電路采用相位比較，通過比較寫時(shí)鐘和讀時(shí)鐘的時(shí)鐘上升沿相位來達(dá)到鑒相的目的，正常情況下，讀時(shí)鐘是系統(tǒng)時(shí)鐘經(jīng)過32分頻后得到的信號(hào)，讀時(shí)鐘與寫時(shí)鐘同步時(shí)，不需要進(jìn)行任何調(diào)整。輸入寫時(shí)鐘沿檢測(cè)電路202由移位寄存器和與門電路組成，寫時(shí)鐘經(jīng)過移位并反向后得到一個(gè)與寫時(shí)鐘反向且延時(shí)為15ns的信號(hào)，該信號(hào)與寫時(shí)鐘相與的結(jié)果得到一個(gè)與寫時(shí)鐘同步的且脈沖寬度為15ns的寫時(shí)鐘沿檢測(cè)信號(hào)WR_TRAS。讀時(shí)鐘的沿檢測(cè)電路通過一個(gè)除16電路來產(chǎn)生一個(gè)檢測(cè)窗口，該檢測(cè)窗口的脈沖寬度為60ns。如果寫時(shí)鐘的沿落在該檢測(cè)窗口里，則表明輸出時(shí)鐘和輸入時(shí)鐘同步，鑒相器200的輸出超前滯后允許信號(hào)為0，輸出時(shí)鐘不需要進(jìn)行相位調(diào)整，如果輸入時(shí)鐘的沿落在該窗口之外，則表明輸出時(shí)鐘和輸入時(shí)鐘相位不同步，鑒相器200的輸出的超前滯后允許信號(hào)將同讀時(shí)鐘進(jìn)行比較來判斷讀時(shí)鐘是超前于寫時(shí)鐘還是滯后于寫時(shí)鐘信號(hào)，從而控制向上/向下計(jì)數(shù)器的狀態(tài)。
圖4為圖3電路輸入輸出波形的示意圖，寫時(shí)鐘的沿檢測(cè)信號(hào)WR_TRAS與讀時(shí)鐘的沿共同作用的結(jié)果為超前滯后允許信號(hào)EN_CONNTER，如超前滯后允許信號(hào)EN_CONNTER超前于讀時(shí)鐘的相位，則表明寫時(shí)鐘超前；反之，寫時(shí)鐘滯后。向上/向下計(jì)數(shù)器會(huì)根據(jù)超前和滯后信息來進(jìn)行相應(yīng)的加減操作。
向上/向下計(jì)數(shù)器由三位向上計(jì)數(shù)器和三位向下計(jì)數(shù)器所構(gòu)成，計(jì)數(shù)時(shí)鐘為系統(tǒng)時(shí)鐘，向上/向下計(jì)數(shù)器輸出加脈沖控制信號(hào)和減脈沖控制信號(hào)給加/減脈沖控制電路。向上/向下計(jì)數(shù)器檢測(cè)鑒相器的狀態(tài)，當(dāng)鑒相器的輸出超前滯后允許信號(hào)超前于讀時(shí)鐘時(shí)，則計(jì)數(shù)器的狀態(tài)為向下計(jì)數(shù)，向上/向下計(jì)數(shù)器由111向下計(jì)數(shù)，當(dāng)計(jì)數(shù)到100時(shí)，向上/向下計(jì)數(shù)器輸出加控制信號(hào)，在加/減脈沖電路中，加脈沖控制信號(hào)在進(jìn)入16分頻電路的信號(hào)中增加一個(gè)高速脈沖，這樣使得讀時(shí)鐘的相位相應(yīng)前移了7.5ns以跟蹤寫時(shí)鐘的相位，縮小寫時(shí)鐘和讀時(shí)鐘的相位差。反之，當(dāng)鑒相器的輸出超前滯后允許信號(hào)滯后于讀時(shí)鐘時(shí)，向上/向下計(jì)數(shù)器為向上計(jì)數(shù)狀態(tài)，向上/向下計(jì)數(shù)器由000向上計(jì)數(shù)，當(dāng)計(jì)數(shù)到011時(shí)，輸出減脈沖控制信號(hào)將進(jìn)入16分頻電路的信號(hào)減少一個(gè)高速脈沖，這樣使得讀時(shí)鐘的相位相應(yīng)后移了15ns。上述操作每完成一次相位調(diào)整后，向上/向下計(jì)數(shù)器都復(fù)位。
加減脈沖控制電路根據(jù)向上/向下計(jì)數(shù)器輸出的加脈沖和減脈沖信號(hào)，XCLK2D中加上或扣去一個(gè)高頻脈沖，達(dá)到控制信號(hào)周期的目的，經(jīng)分頻電路后實(shí)現(xiàn)鎖相功能。XCLK2D為受ADD/SUB信號(hào)控制的高頻時(shí)鐘，為XCLK二分頻后的時(shí)鐘信號(hào)。
圖5為加減脈沖控制電路加脈沖和減脈沖的情況，XCLK為參考時(shí)鐘，XCLK的頻率為輸入信號(hào)中心頻率的32倍。加/減脈沖控制電路實(shí)際上也是一個(gè)計(jì)數(shù)器，平時(shí)該計(jì)數(shù)器對(duì)高頻參考時(shí)鐘XCLK進(jìn)行二分頻，當(dāng)出現(xiàn)一個(gè)減脈沖時(shí)，該計(jì)數(shù)器輸出序列中就扣去一個(gè)高頻脈沖，當(dāng)出現(xiàn)一個(gè)加脈沖時(shí)，輸出序列就加上一個(gè)高速脈沖。該計(jì)數(shù)器的輸出經(jīng)16分頻處理后得到的時(shí)鐘信號(hào)的周期和相位受到調(diào)整及控制，最終與輸入信號(hào)的頻率和相位為鎖定關(guān)系。
對(duì)于環(huán)路的鎖定特性分析如下，本發(fā)明所采用的參考時(shí)鐘XCLK為65.536MHz，向上/向下計(jì)數(shù)器為三位。向上/向下計(jì)數(shù)器的時(shí)鐘頻率為XCLK，其中fc為輸出讀時(shí)鐘的中心頻率，為2.048MHz，即非鎖定(或同步)狀態(tài)下鎖相環(huán)路的自由振蕩頻率。而3位向上/向下計(jì)數(shù)器的向上計(jì)數(shù)和向下計(jì)數(shù)控制脈沖由鑒相器輸出確定，因此可知加減控制脈沖的周期與鑒相器的相位差，系統(tǒng)時(shí)鐘和向上/向下計(jì)數(shù)器的計(jì)數(shù)值有關(guān)。系統(tǒng)時(shí)鐘周期越低，計(jì)數(shù)器的計(jì)數(shù)值越大，則加脈沖與減脈沖調(diào)節(jié)脈沖重復(fù)頻率低，環(huán)路進(jìn)入同步的時(shí)間長(zhǎng)，鎖定范圍窄，所以本發(fā)明設(shè)定向上/向下計(jì)數(shù)器的初始值為000，向下計(jì)數(shù)器計(jì)數(shù)器由111記到100，輸出控制信號(hào)減脈沖，設(shè)定向上計(jì)數(shù)器由000記到011，輸出控制信號(hào)加脈沖，該計(jì)數(shù)器的計(jì)數(shù)值為3，加脈沖與減脈沖調(diào)節(jié)脈沖重復(fù)頻率高，環(huán)路進(jìn)入同步的時(shí)間短，鎖定范圍寬。
加/減脈沖電路的輸入的時(shí)鐘頻率為XCLK，環(huán)路中心頻率fc為fc=XCLK2N.......N=16]]>加減脈沖控制電路的輸出的時(shí)鐘頻率為Fadd/sub=KdθeMfc2K....K=3,M=32]]>鎖相環(huán)路的輸出的讀時(shí)鐘信號(hào)的頻率為RD_CLK=fc+Kdθe*Mfc2NK]]>RD_CLK=2.048MHz+Kdθe*65.536MHz2*16*3]]>其中，Kd為鑒相器的線性增益，θe為輸入信號(hào)和輸出信號(hào)的相位差，N為16，K為向上/向下計(jì)數(shù)器的計(jì)數(shù)值3，fc為系統(tǒng)時(shí)鐘的32分頻，系統(tǒng)時(shí)鐘為65.536MHz。
Kdθe的最大值為±1，則環(huán)路的鎖定范圍為23≤RD_CLKfc≤43]]>綜上所述，采用本發(fā)明，很容易實(shí)現(xiàn)去抖功能，因而可以普遍適用。同時(shí)，本發(fā)明電路結(jié)構(gòu)易于集成且低頻去抖效果很好，可容忍系統(tǒng)時(shí)鐘長(zhǎng)時(shí)間的抖動(dòng)和漂移，低頻去抖特性和高頻去抖特性都能滿足ITU.T G.823的要求。
權(quán)利要求
1.一種基于數(shù)字鎖相環(huán)(100)的去抖電路，包括，F(xiàn)IFO其輸入信號(hào)為外部輸入的寫時(shí)鐘，外部輸入的數(shù)據(jù)及鎖相環(huán)輸出的讀時(shí)鐘，去除抖動(dòng)的信號(hào)后從FIFO中輸出；FIFO還輸出兩個(gè)控制信號(hào)向數(shù)字鎖相環(huán)(100)報(bào)告其存儲(chǔ)狀態(tài)即快滿和快空狀態(tài)；其特征在于，還包括數(shù)字鎖相環(huán)(100)用來提供窄帶濾波，以得到一個(gè)比較干凈，抖動(dòng)很小的時(shí)鐘；所述鎖相環(huán)(100)的輸入為外部寫時(shí)鐘，輸出為讀時(shí)鐘；所述數(shù)字鎖相環(huán)(100)通過讀時(shí)鐘和寫時(shí)鐘的相位比較來調(diào)整讀時(shí)鐘的相位，使其與寫時(shí)鐘同步，這樣經(jīng)過鎖相環(huán)輸出的讀時(shí)鐘再將輸入的數(shù)據(jù)從FIFO中的取出時(shí)，將會(huì)獲得時(shí)鐘和數(shù)據(jù)的抖動(dòng)都大大減小的信號(hào)。
2.如權(quán)利要求1所述的去抖電路，其特征在于所述數(shù)字鎖相環(huán)(100)包括32倍頻電路，輸入時(shí)鐘沿檢測(cè)電路(202)，鑒相器(200)，向上/向下記數(shù)器，加/減脈沖電路，除2電路，除16電路(201)和輸出時(shí)鐘沿檢測(cè)電路(203)；所述32倍頻電路將外部輸入的低頻系統(tǒng)時(shí)鐘進(jìn)行32倍頻，并將得到的高速時(shí)鐘作為數(shù)字鎖相環(huán)(100)內(nèi)部的參考時(shí)鐘；所述輸入時(shí)鐘沿檢測(cè)電路(202)的輸入為寫時(shí)鐘信號(hào)，輸出為寫時(shí)鐘相位檢測(cè)后的信號(hào)；所述輸出時(shí)鐘沿檢測(cè)電路(203)的輸入為讀時(shí)鐘信號(hào)，輸出為讀時(shí)鐘相位檢測(cè)后的信號(hào)；所述鑒相器(200)的輸入為讀、寫時(shí)鐘的沿檢測(cè)信號(hào)，輸出為超前滯后允許信號(hào)，以表征寫時(shí)鐘是超前于讀時(shí)鐘還是滯后于讀時(shí)鐘；所述向上/向下計(jì)數(shù)器的輸入為超前滯后允許信號(hào)，讀時(shí)鐘和參考時(shí)鐘，輸出為加減脈沖控制信號(hào)；所述加/減脈沖電路根據(jù)加減控制信號(hào)輸出加脈沖信號(hào)和減脈沖信號(hào)，并輸入到二分頻電路中調(diào)節(jié)二分頻電路的輸出；所述二分頻電路的輸入為參考時(shí)鐘，加脈沖和減脈沖信號(hào)，輸出為受控的二分頻時(shí)鐘；所述二分頻時(shí)鐘輸入到16分頻電路中進(jìn)行分頻以得到所需要的寫時(shí)鐘。
3.如權(quán)利要求2所述的去抖電路，其特征在于通過所述32倍頻電路得到的高速時(shí)鐘該參考時(shí)鐘的頻率為65.536M。
4.如權(quán)利要求1或2所述的去抖電路，其特征在于所述輸入時(shí)鐘沿檢測(cè)電路(202)包括移位寄存器和與門電路，寫時(shí)鐘在參考時(shí)鐘的采樣下，其移位輸出的信號(hào)經(jīng)過反向后，與寫時(shí)鐘分別送入與門電路，經(jīng)過與運(yùn)算后，輸出信號(hào)即寫時(shí)鐘的沿檢測(cè)信號(hào)送到鑒相器(200)的輸入端。
5.如權(quán)利要求1或2所述的去抖電路，其特征在于所述輸出時(shí)鐘沿檢測(cè)電路(203)包括第一與門、第二與門和或門，第一與門接收來自除16電路輸出的Q1、Q2、Q3信號(hào)和Q4的反向信號(hào)；第二與門接收來自除16電路的Q1、Q2、Q3的輸出反向信號(hào)和Q4信號(hào)；該兩個(gè)與門的輸出通過或門進(jìn)行或運(yùn)算，所得到的輸出結(jié)果即讀時(shí)鐘的沿檢測(cè)信號(hào)送到鑒相器(200)的輸入端。
6.如權(quán)利要求1或2所述的去抖電路，其特征在于所述鑒相器(200)是由與門構(gòu)成的。
全文摘要
本發(fā)明公開了一種基于數(shù)字鎖相環(huán)(100)的去抖電路，包括，F(xiàn)IFO和數(shù)字鎖相環(huán)(100)數(shù)字鎖相環(huán)(100)包括32倍頻電路，輸入時(shí)鐘沿檢測(cè)電路(202)，鑒相器(200)，向上/向下記數(shù)器，加/減脈沖電路，除2電路，除16電路(201)和輸出時(shí)鐘沿檢測(cè)電路(203)；32倍頻電路將外部輸入的低頻系統(tǒng)時(shí)鐘進(jìn)行32倍頻，作為參考時(shí)鐘；輸入時(shí)鐘沿檢測(cè)電路(202)的輸入為寫時(shí)鐘信號(hào)，輸出為寫時(shí)鐘相位檢測(cè)后的信號(hào)；輸出時(shí)鐘沿檢測(cè)電路(203)的輸入為讀時(shí)鐘信號(hào)，輸出為讀時(shí)鐘相位檢測(cè)后的信號(hào)；鑒相器(200)的輸入為讀、寫時(shí)鐘的沿檢測(cè)信號(hào)，輸出為超前滯后允許信號(hào)；本發(fā)明能實(shí)現(xiàn)抖動(dòng)的去除，低頻去抖效果非常好，且相對(duì)模擬方法穩(wěn)定性好，鎖定和跟蹤特性好，電路可靠性高，便于集成。
文檔編號(hào)H04L7/02GK1409490SQ01126960
公開日2003年4月9日 申請(qǐng)日期2001年9月30日 優(yōu)先權(quán)日2001年9月30日
發(fā)明者馬俠, 龍姿平 申請(qǐng)人:深圳市中興通訊股份有限公司上海第二研究所