專利名稱：虛級(jí)聯(lián)中序列號(hào)排序的處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及同步數(shù)字傳輸網(wǎng)(SDH)中的虛級(jí)聯(lián)技術(shù)，特別是指一種虛級(jí)聯(lián)中序列號(hào)排序的處理方法。
在虛級(jí)聯(lián)的實(shí)現(xiàn)過程中，主要完成時(shí)間調(diào)整和空間調(diào)整。其中，空間調(diào)整是為了在宿站點(diǎn)能夠正?；謴?fù)虛級(jí)聯(lián)攜帶的業(yè)務(wù)，并且必須把源站點(diǎn)發(fā)送時(shí)的序列、通道關(guān)系恢復(fù)過來。空間調(diào)整的關(guān)鍵就是序列號(hào)的排序，現(xiàn)有虛級(jí)聯(lián)協(xié)議支持最大256個(gè)序列號(hào)。
如

圖1所示，圖1為虛級(jí)聯(lián)中處理序列號(hào)排序的原理示意圖。其處理過程是這樣的在源站點(diǎn)，256個(gè)通道順序?qū)?yīng)256個(gè)序列號(hào)，每個(gè)通道攜帶自身的業(yè)務(wù)經(jīng)SDH交叉連接后傳輸至宿站點(diǎn)，此時(shí)，每個(gè)通道與序列號(hào)已不再順序?qū)?yīng)。在宿站點(diǎn)，經(jīng)空間整形后，即可將序列號(hào)按源站點(diǎn)發(fā)送時(shí)的順序排序。
目前，完成序列號(hào)排序通常采用以下兩種方法1、直接相互比較大小就是每兩個(gè)序列號(hào)之間比較大小，比較好后，再按比較結(jié)果排序。這種方案適合用軟件循環(huán)處理，能處理少量通道的虛級(jí)聯(lián)情況，但是處理過程復(fù)雜，循環(huán)次數(shù)多，當(dāng)用可編程邏輯陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)邏輯實(shí)現(xiàn)時(shí)，則需要內(nèi)部的大量邏輯資源，特別是大量的邏輯查找表和比較器。
2、冒泡法排序冒泡法又稱標(biāo)準(zhǔn)交換分類，即將表中的元素按某種規(guī)律(遞升或遞減)重新排列組織。這種方案通過靈活應(yīng)用并暫存相應(yīng)的比較結(jié)果，大量減少了序列號(hào)比較次數(shù)，特別適合用軟件循環(huán)處理，能處理少量通道的虛級(jí)聯(lián)情況，但是其不能處理多通道的虛級(jí)聯(lián)，因?yàn)楫?dāng)通道數(shù)增加時(shí)，資源耗費(fèi)成幾何級(jí)數(shù)增加，器件成本無法承受。
為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種虛級(jí)聯(lián)中序列號(hào)排序的處理方法，首先，宿站點(diǎn)從同步數(shù)字序列(SDH)幀結(jié)構(gòu)中解析出通道序列號(hào)，關(guān)鍵在于宿站點(diǎn)將該通道序列號(hào)暫存于其數(shù)字芯片內(nèi)部的隨機(jī)存儲(chǔ)器(RAM)中，通過控制RAM的讀寫順序?qū)μ摷?jí)聯(lián)中多個(gè)通道序列號(hào)進(jìn)行排序。其中，數(shù)字芯片可采用現(xiàn)場(chǎng)可編程門陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)，RAM可采用塊狀隨機(jī)存儲(chǔ)器(Block RAM)、分布式隨機(jī)存儲(chǔ)器(Distributed RAM)或者是先入先出存儲(chǔ)器(FIFO)。
該方法具體包括
a.宿站點(diǎn)將當(dāng)前通道的序列號(hào)和對(duì)應(yīng)該序列號(hào)的有效指示按照寫口地址寫入隨機(jī)存儲(chǔ)器(RAM)的指定地址空間；b.在讀出序列號(hào)時(shí)，按RAM地址由小到大的順序，根據(jù)序列號(hào)對(duì)應(yīng)的有效指示位依次讀出有效序列號(hào)，進(jìn)行后續(xù)處理。
其中，步驟a中所述的寫口地址等于當(dāng)前通道序列號(hào)值。
該方法進(jìn)一步包括預(yù)先在宿站點(diǎn)的數(shù)字芯片中設(shè)置一個(gè)存儲(chǔ)容量為N×9bit的隨機(jī)存儲(chǔ)器(RAM)來存儲(chǔ)虛級(jí)聯(lián)中的通道序列號(hào)。所述的N為當(dāng)前虛級(jí)聯(lián)中通道序列號(hào)的最大值。
在上述方法中，要預(yù)先設(shè)定每個(gè)通道序列號(hào)由8bit的序列號(hào)值和1bit的序列號(hào)有效指示位組成。
該方法還進(jìn)一步包括當(dāng)通道序列號(hào)發(fā)生變化時(shí)，先將RAM清空，再進(jìn)行序列號(hào)排序處理。
由于本發(fā)明采用數(shù)字芯片內(nèi)部的隨機(jī)存儲(chǔ)器(RAM)暫存多通道的虛級(jí)聯(lián)序列號(hào)，通過控制RAM的讀寫來對(duì)多通道的虛級(jí)聯(lián)序列號(hào)進(jìn)行排序，所以實(shí)現(xiàn)方法簡(jiǎn)單，占用數(shù)字芯片內(nèi)部的邏輯資源少，能夠支持多通道的虛級(jí)聯(lián)排序處理。
圖2為本發(fā)明虛級(jí)聯(lián)中用RAM存儲(chǔ)并處理序列號(hào)排序的原理示意圖。
圖2給出了本發(fā)明虛級(jí)聯(lián)中通過RAM存儲(chǔ)并處理序列號(hào)排序的原理。在虛級(jí)聯(lián)的協(xié)議中，SDH利用幀結(jié)構(gòu)中的開銷字節(jié)H4來傳達(dá)延時(shí)和排序信息，宿站點(diǎn)通過H4字節(jié)就能找出相應(yīng)通道的序列號(hào)。本發(fā)明正是將解析出的序列號(hào)先暫存于宿站點(diǎn)數(shù)字芯片中RAM的相應(yīng)地址空間內(nèi)，然后按地址大小順序讀出，以達(dá)到序列號(hào)排序的目的。
參見圖2，本實(shí)施例所用RAM的容量為N×9bit，其中，N為虛級(jí)聯(lián)序列號(hào)的最大值，例如N可為255；9bit指每個(gè)序列號(hào)的存儲(chǔ)容量，包括兩部分8bit為序列號(hào)值，1bit為序列號(hào)有效指示位。寫入RAM的信號(hào)包括序列號(hào)有效指示信號(hào)和8bit的序列號(hào)，從RAM讀出的信號(hào)包括序列號(hào)有效指示信號(hào)和經(jīng)排序的8bit序列號(hào)。讀寫控制信號(hào)包括一個(gè)寫口地址信號(hào)和一個(gè)讀口地址信號(hào)，分別表示寫入和讀出的序列號(hào)所在RAM存儲(chǔ)器中的位置。另外，還有個(gè)時(shí)鐘(CLOCK)信號(hào)，用于控制讀寫時(shí)序。那么，如圖2所示，具體的排序處理過程是這樣完成的1)當(dāng)宿站點(diǎn)找出序列號(hào)后，按照時(shí)鐘提供的時(shí)序?qū)⑿蛄刑?hào)寫入一個(gè)N×9bit的RAM中，該序列號(hào)值占8個(gè)bit。將序列號(hào)寫入RAM的地址空間時(shí)，地址由序列號(hào)本身決定，即寫口地址等于當(dāng)前的序列號(hào)值，比如當(dāng)前序列號(hào)值為99，那么，就將序列號(hào)有關(guān)數(shù)據(jù)寫入RAM[99]，即RAM的第100個(gè)地址空間中。在寫入序列號(hào)的同時(shí)，將該序列號(hào)對(duì)應(yīng)的有效指示也寫入RAM中相應(yīng)的地址空間，該有效指示占用1個(gè)bit。
2)從RAM中讀出序列號(hào)時(shí)，按地址由小到大的順序依次讀出有效序列號(hào)，例如按從0到255的順序，根據(jù)有效指示位，可以知道哪個(gè)時(shí)隙為有效的序列號(hào)，先讀出的有效序列號(hào)為小，進(jìn)而完成序列號(hào)排序，然后將經(jīng)過排序的序列號(hào)提供給后繼處理。實(shí)際上，讀出順序也可根據(jù)用戶的需要來規(guī)定，只要遵循一定的規(guī)律即可。
這種方法最多需要N×2個(gè)時(shí)鐘周期處理，例如256×2＝512個(gè)時(shí)鐘周期，而序列號(hào)來一次需要16幀的時(shí)間，遠(yuǎn)遠(yuǎn)大于512個(gè)時(shí)鐘周期，由此可見，在時(shí)間處理上余量很大。在虛級(jí)聯(lián)中，每個(gè)通道的序列號(hào)一般是不變化的，如果通道序列號(hào)發(fā)生變化，則要在進(jìn)行序列號(hào)排序處理前先將RAM清一次，再重復(fù)以上過程。
在上述實(shí)施方案中，采用的數(shù)字芯片可以是可編程邏輯陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)，RAM可采用塊狀隨機(jī)存儲(chǔ)器(Block RAM)、分布式隨機(jī)存儲(chǔ)器(Distributed RAM)或者是先入先出存儲(chǔ)器(FIFO)。
總之，以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種虛級(jí)聯(lián)中序列號(hào)排序的處理方法，首先，宿站點(diǎn)從同步數(shù)字序列(SDH)幀結(jié)構(gòu)中解析出通道序列號(hào)，其特征在于宿站點(diǎn)將該通道序列號(hào)暫存于其數(shù)字芯片內(nèi)部的隨機(jī)存儲(chǔ)器(RAM)中，通過控制RAM的讀寫順序?qū)μ摷?jí)聯(lián)中多個(gè)通道序列號(hào)進(jìn)行排序。
2.根據(jù)權(quán)利要求1所述的處理方法，其特征在于該方法進(jìn)一步包括
a.將當(dāng)前通道的序列號(hào)和對(duì)應(yīng)該序列號(hào)的有效指示按照寫口地址寫入隨機(jī)存儲(chǔ)器(RAM)的指定地址空間；
b.在讀出序列號(hào)時(shí)，按RAM地址由小到大的順序，根據(jù)序列號(hào)對(duì)應(yīng)的有效指示位依次讀出有效序列號(hào)，進(jìn)行后續(xù)處理。
3.根據(jù)權(quán)利要求2所述的處理方法，其特征在于步驟a中所述的寫口地址等于當(dāng)前通道序列號(hào)值。
4.根據(jù)權(quán)利要求1所述的處理方法，其特征在于該方法進(jìn)一步包括預(yù)先在宿站點(diǎn)的數(shù)字芯片中設(shè)置一個(gè)存儲(chǔ)容量為N×9bit的隨機(jī)存儲(chǔ)器(RAM)來存儲(chǔ)虛級(jí)聯(lián)中的通道序列號(hào)。
5.根據(jù)權(quán)利要求4所述的處理方法，其特征在于所述的N為當(dāng)前虛級(jí)聯(lián)中通道序列號(hào)的最大值。
6.根據(jù)權(quán)利要求1或2所述的處理方法，其特征在于預(yù)先設(shè)定每個(gè)通道序列號(hào)由8bit的序列號(hào)值和1bit的序列號(hào)有效指示位組成。
7.根據(jù)權(quán)利要求1所述的處理方法，其特征在于該方法進(jìn)一步包括當(dāng)通道序列號(hào)發(fā)生變化時(shí)，先將RAM清空，再進(jìn)行序列號(hào)排序處理。
全文摘要
本發(fā)明公開了一種虛級(jí)聯(lián)中序列號(hào)排序的處理方法，該方法是首先，宿站點(diǎn)從同步數(shù)字序列(SDH)幀結(jié)構(gòu)中解析出通道序列號(hào)，關(guān)鍵在于，宿站點(diǎn)將該通道序列號(hào)暫存于其數(shù)字芯片內(nèi)部的隨機(jī)存儲(chǔ)器(RAM)中，通過控制RAM的讀寫順序?qū)μ摷?jí)聯(lián)中多個(gè)通道序列號(hào)進(jìn)行排序。采用該方法可降低邏輯資源的耗費(fèi)，簡(jiǎn)化序列號(hào)排序過程，而且該方法支持多通道的虛級(jí)聯(lián)排序處理。
文檔編號(hào)H04L12/43GK1462118SQ0211796
公開日2003年12月17日 申請(qǐng)日期2002年5月27日 優(yōu)先權(quán)日2002年5月27日
發(fā)明者廖志權(quán) 申請(qǐng)人:華為技術(shù)有限公司