專利名稱：自動選擇同步時(shí)鐘脈沖源的isdn專用小型交換機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種選擇同步時(shí)鐘脈沖源的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)(integrated services digital network private branch exchange，簡稱ISDN PBX)及方法及數(shù)字鎖相環(huán)路的控制方法，且特別是有關(guān)于一種自動選擇同步時(shí)鐘脈沖源的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)及方法及數(shù)字鎖相環(huán)路的控制方法。
當(dāng)ISDN PBX12無任何一外線被呼叫使用時(shí)，必須由ISDN PBX本身提供一穩(wěn)定的隨意執(zhí)行時(shí)鐘脈沖(free running clock)給ISDN PBX使用。當(dāng)有一外線被呼叫使用，N個(gè)LT-T芯片16中的一個(gè)LT-T芯片的第1層會致能，并產(chǎn)生一個(gè)來自時(shí)鐘脈沖恢復(fù)(clock recovery)電路的同步于中心局的時(shí)鐘脈沖源，稱為計(jì)時(shí)鐘脈沖(clock pulse，以下簡稱CP)，以及致能信號(active level，簡稱ACTL)。并將CP當(dāng)成ISDN PBX的參考時(shí)鐘脈沖。在
圖1中是以非終端(non-terminal)8信道的通用電路接口(generic circuitinterface，簡稱GCI)總線做為系統(tǒng)的總線，其數(shù)據(jù)時(shí)鐘脈沖(data clock，簡稱DCL)信號的操作頻率為4.096百萬赫茲(MHZ)，幀同步時(shí)鐘脈沖(frame synchronization clock，簡稱FSC)信號為8千赫茲(kHZ)。公知的選擇同步時(shí)鐘脈沖源的方法是將CP經(jīng)過數(shù)字鎖相環(huán)路(digital phaselocked loop，簡稱DPLL)做鎖相，以產(chǎn)生DCL，以提供給ISDN PBX使用。在圖1中的標(biāo)號10的部分是需要外加的數(shù)字鎖相環(huán)路(Digital PhaseLocked Loop，簡稱DPLL)與固定邏輯(glue logic)。對公知的選擇同步時(shí)鐘脈沖源的方法而言，如果多條外線一起被呼叫時(shí)或使用時(shí)，ISDN PBX必須先透過軟件，再經(jīng)過微處理器14判斷N個(gè)LT-T芯片16中有哪些LT-T芯片的第1層正在致能，再任意選擇正在致能狀態(tài)的LT-T芯片的時(shí)鐘脈沖做為局部(local)ISDN PBX的參考時(shí)鐘脈沖。由于必須以軟件來選擇同步于中心局的時(shí)鐘脈沖源，所以無法做實(shí)時(shí)的控制，而且浪費(fèi)系統(tǒng)的資源。
因此由上述所知，公知的技術(shù)具有以下缺點(diǎn)1、因?yàn)橛绍浖隹刂?，所以無法做實(shí)時(shí)的控制，因此難以確保ISDNPBX的系統(tǒng)性能。
2、由于所有的外線在任一時(shí)間都可能接通或掛斷，為了取得一正被呼叫或接通的外線做為參考的時(shí)鐘脈沖，軟件需忙于輪詢(polling)與比對，因此降低系統(tǒng)性能。
3、增加軟件程序的復(fù)雜度。
4、需要外加的DPLL與固定邏輯電路，以達(dá)成同步時(shí)鐘脈沖源的功能。
5、無法自動選擇適當(dāng)?shù)耐接谥行木值臅r(shí)鐘脈沖源。
6、由于此ISDN PBX不能自動選擇同步時(shí)鐘脈沖源，而使外部的DPLL必須都處于電源開啟的狀態(tài)，而增加功率的消耗。
為達(dá)成上述目的，本發(fā)明提出一種自動選擇同步時(shí)鐘脈沖源的ISDNPBX。此ISDN PBX包括數(shù)個(gè)LT-T芯片、數(shù)個(gè)LT-S芯片及數(shù)個(gè)優(yōu)先權(quán)選擇電路。其中中繼線芯片經(jīng)過中繼線接口連接至網(wǎng)絡(luò)終端(NT1)，再經(jīng)過網(wǎng)絡(luò)終端連接至中心局，用以接收幀同步時(shí)鐘脈沖輸出信號與數(shù)據(jù)時(shí)鐘脈沖輸出信號?？蛻舳诵酒?jīng)過客戶端接口連接至終端設(shè)備，用以接收幀同步時(shí)鐘脈沖輸出信號與數(shù)據(jù)時(shí)鐘脈沖輸出信號。而優(yōu)先權(quán)選擇電路連接至中繼線芯片，且以菊環(huán)式電路的方式互相連接，用以送出幀同步時(shí)鐘脈沖輸出信號與數(shù)據(jù)時(shí)鐘脈沖輸出信號。
在本發(fā)明的一較佳實(shí)施例中，每一優(yōu)先權(quán)選擇電路包括一個(gè)DPLL，其置于自動選擇同步時(shí)鐘脈沖源的ISDN PBX的芯片之中。DPLL用以將第一時(shí)鐘脈沖信號鎖住同步于中心局的第三時(shí)鐘脈沖信號，以產(chǎn)生第四時(shí)鐘脈沖信號，做為局部ISDN PBX的數(shù)據(jù)時(shí)鐘脈沖輸出(data clock output，簡稱DCLO)信號的時(shí)鐘脈沖，而第四時(shí)鐘脈沖信號經(jīng)過優(yōu)先權(quán)選擇電路中的第二除頻器，產(chǎn)生第五時(shí)鐘脈沖信號，做為局部ISDN PBX的幀同步時(shí)鐘脈沖輸出(frame synchronization clock output，簡稱FSCO)信號的時(shí)鐘脈沖。
本發(fā)明還提出一種自動選擇同步時(shí)鐘脈沖源的方法，其適用于具有數(shù)個(gè)LT-T芯片與數(shù)個(gè)LT-S芯片的ISDN PBX。在此方法中，首先提供數(shù)個(gè)優(yōu)先權(quán)選擇電路。之后，當(dāng)外線呼叫時(shí)，這些優(yōu)先權(quán)選擇電路會自動選擇被呼叫到外線中的優(yōu)先權(quán)最高的優(yōu)先權(quán)選擇電路及LT-T芯片，而將此LT-T芯片的致能信號(En)的致能，并提供同步于中心局的同步時(shí)鐘脈沖源。
在本發(fā)明的一個(gè)較佳實(shí)施例中，同步時(shí)鐘脈沖源是由時(shí)鐘脈沖恢復(fù)電路所產(chǎn)生。而未被選擇為同步時(shí)鐘脈沖源的其它優(yōu)先權(quán)選擇電路與其它LT-T芯片的第1層都處于除能的狀態(tài)。此外如果無任何外線呼叫時(shí)，這些優(yōu)先權(quán)選擇電路會將優(yōu)先權(quán)最低的優(yōu)先權(quán)選擇電路的LT-T芯片的致能信號(En)致能，并提供穩(wěn)定的隨意執(zhí)行時(shí)鐘脈沖。
本發(fā)明另外還提出一種自動選擇同步時(shí)鐘脈沖源的DPLL的控制方法，其適用于具有數(shù)個(gè)LT-T芯片、數(shù)個(gè)LT-S芯片與數(shù)個(gè)優(yōu)先權(quán)選擇電路的ISDN PBX。在此方法中，首先提供數(shù)個(gè)數(shù)字鎖相環(huán)路，置于優(yōu)先權(quán)選擇電路中。接著，當(dāng)外線呼叫時(shí)，這些優(yōu)先權(quán)選擇電路會自動選擇優(yōu)先權(quán)最高的優(yōu)先權(quán)選擇電路及LT-T芯片，而將此LT-T芯片的致能信號(En)致能，提供同步于中心局的同步時(shí)鐘脈沖信號。之后，利用此優(yōu)先權(quán)選擇電路中的數(shù)字鎖相環(huán)路鎖住同步于該中心局的同步時(shí)鐘脈沖信號。
在本發(fā)明的另一較佳實(shí)施例中，只有置于此最高優(yōu)先權(quán)選擇電路中的DPLL會致能。而未被選擇為同步時(shí)鐘脈沖源的其它DPLL都處于除能的狀態(tài)。此外如果無任何外線呼叫時(shí)，只有優(yōu)先權(quán)最低的優(yōu)先權(quán)選擇電路中的DPLL會致能，而其它的DPLL都處于除能的狀態(tài)。
綜上所述，本發(fā)明的自動選擇同步時(shí)鐘脈沖源的ISDN PBX及方法及其DPLL的控制方法，在有無外線呼叫時(shí)，都能實(shí)時(shí)地自動選擇同步時(shí)鐘脈沖源，所以可以解決由于軟件不斷輪詢與比對，所造成的系統(tǒng)性能降低。而且將DPLL整合至自動選擇同步時(shí)鐘脈沖源的ISDN PBX芯片中，可以減少占據(jù)印刷電路板的空間及印刷電路板上的組件數(shù)目。此外，因?yàn)橹挥形ㄒ槐贿x為參考時(shí)鐘脈沖源的DPLL的電源會開啟，沒有被選為參考時(shí)鐘脈沖源的DPLL的電源都會關(guān)閉，以達(dá)成節(jié)省消耗功率的目的。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)，能更加明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，做詳細(xì)說明。
圖3繪示的是根據(jù)本發(fā)明的自動選擇同步時(shí)鐘脈沖源的ISDN PBX的一較佳實(shí)施例的優(yōu)先權(quán)選擇電路的電路方塊圖；圖4繪示的是根據(jù)本發(fā)明的自動選擇同步時(shí)鐘脈沖源的ISDN PBX的一較佳實(shí)施例的優(yōu)先權(quán)選擇電路的詳細(xì)電路圖。標(biāo)號說明10數(shù)字鎖相環(huán)路(DPLL)與固定邏輯12公知的ISDN PBX14微處理器16N個(gè)LT-T芯片18L個(gè)LT-S芯片 20本發(fā)明的ISDN PBX200、202、204LT-T芯片及優(yōu)先權(quán)選擇電路206、208、210LT-S芯片30、32、34、36優(yōu)先權(quán)選擇電路 402、404、408與門406或門 410開關(guān)412數(shù)字鎖相環(huán)路(DPLL) 414時(shí)鐘脈沖恢復(fù)電路416除64除頻器 418除512除頻器420，422非門 424，426緩沖器圖4繪示的是根據(jù)本發(fā)明的自動選擇同步時(shí)鐘脈沖源的ISDN PBX架構(gòu)的一較佳實(shí)施例的優(yōu)先權(quán)選擇電路的詳細(xì)電路圖。此優(yōu)先權(quán)選擇電路包括具有連接至一LT-T芯片的第一層的致能信號(active level 1，簡稱ACTL1)的輸入端及輸出端的非門420。具有連接至優(yōu)先準(zhǔn)位(prioritylevel，簡稱PL)信號的輸入端及輸出端的非門422。具有連接至外部時(shí)鐘脈沖指示信號(external clock indication signal，簡稱XCI)的第一輸入端、連接至ACTL1信號與非門420的該輸入端的第二輸入端、以及連接至內(nèi)部時(shí)鐘脈沖輸出信號(internal clock output signal，簡稱ICO)的輸出端的與門402。具有連接至ICO與與門402的輸出端的第一輸入端、連接至非門422的輸出端的第二輸入端、以及輸出端的與門404。具有連接至XCI的第一輸入端、第二輸入端、以及輸出端的與門408。具有連接至與門408的輸出端的第一輸入端、連接至與門404的輸出端的第二輸入端、以及輸出端的或門406。具有連接至T接口的輸入端，以及輸出端的時(shí)鐘脈沖恢復(fù)電路414。具有連接至?xí)r鐘脈沖恢復(fù)電路414的輸出端的輸入端，以及輸出端的除64除頻器416。具有連接至16.384MHz時(shí)鐘脈沖信號的第一輸入端、連接至除64除頻器416的輸出端的第二輸入端、第一輸出端、第二輸出端、以及連接至或門406的輸出端的控制端的開關(guān)410。具有連接至開關(guān)410的第一輸出端的第一輸入端、連接至開關(guān)410的第二輸出端的第二輸入端、第一輸出端、以及第二輸出端的DPLL412。具有連接至DPLL412的第一輸出端的輸入端，以及輸出端的除512除頻器418。具有連接至除512除頻器418的輸出端的輸入端、連接至FSCO的輸出端、以及連接至或門406的輸出端與開關(guān)410的控制端的控制端的緩沖器424。以及具有連接至DPLL412的第二輸出端的輸入端、連接至DCLO的一輸出端、以及連接至緩沖器424的控制端、或門406的輸出端與開關(guān)410的控制端的控制端的緩沖器426。
在此實(shí)施例中，假設(shè)chip(1)優(yōu)先權(quán)為最高，而chip(N)優(yōu)先權(quán)為最低。此優(yōu)先權(quán)選擇電路將配合圖4做詳細(xì)說明。
如果chip(M)的XCI為0，也就是XCI(M)＝0時(shí)，表示在比此芯片優(yōu)先權(quán)為高的chip(M-1)、chip(M-2)、...、chip(1)之中，有一個(gè)芯片的第1層已經(jīng)進(jìn)入致能狀態(tài)，而使此芯片的ACTL1信號為0，表示此芯片已被選為提供參考同步時(shí)鐘脈沖源的來源。而比chip(M)優(yōu)先權(quán)為低的(包括chip(M)、chip(M+1)、chip(M+2)、...、chip(N)不會被選為同步時(shí)鐘脈沖源。所以chip(M)的ACTL1(M)信號為1，由圖4中可知chip(M)的ICO(M)為XCI(M)與ACTL1(M)經(jīng)過與門402的輸出，因?yàn)榇藭r(shí)XCI(M)＝0，所以ICO(M)＝0。因?yàn)閄CI(M+1)＝ICO(M)＝0，所以ICO(M+1)＝0，同理，ICO(M+2)、ICO(M+3)、...、ICO(N)都為0。因?yàn)镮CO為與門404的一個(gè)輸入，所以與門404的輸出為0。因此或門406的輸出En(M)，En(M+1)...，En(N)可簡略為XCI與ACT1經(jīng)過第1非門420的反相輸出信號，經(jīng)過與門408的輸出。因?yàn)閏hip(M)、chip(M+1)、chip(M+2)、...、chip(N)的XCI為0，ACT1為1，則與門408的輸出信號En都為0。因?yàn)閏hip(M)、chip(M+1)、chip(M+2)、...、chip(N)的En都為0，所以開關(guān)410處于開路狀態(tài)，使得DPLL 412的時(shí)鐘脈沖為除能(disable)，且FSCO與DCLO信號也除能，所以chip(M)、chip(M+1)、chip(M+2)、...chip(N)未被選為同步時(shí)鐘脈沖源。此時(shí)，只有被選到的芯片的DPLL會致能，其它芯片的DPLL都處于除能的狀態(tài)。所以使系統(tǒng)達(dá)成節(jié)省功率消耗的功能。
如果XCI(M)為1，表示在比此芯片優(yōu)先權(quán)為高的chip(M-1)、chip(M-2)、...、chip(1)之中的第1層都未致能，而處于除能狀態(tài)。因此，比chip(M)優(yōu)先權(quán)為低的(包括chip(M)、chip(M+1)、chip(M+2)、...、chip(N)都有可能被選為同步時(shí)鐘脈沖源。如果chip(M)、chip(M+1)、chip(M+2)、...、chip(N)有任一個(gè)在致能狀態(tài)，則此芯片的ACTL1信號為0，在此例中，chip(M)被選為同步時(shí)鐘脈沖源，所以ACTL1(M)＝0，參考圖4，可得知ICO(M)＝0。使得En(M)可簡略為XCI(M)與ACT1(M)的反相經(jīng)過AND與門408的輸出，所以En(M)為1。由于此時(shí)開關(guān)410導(dǎo)通，所以DPLL 412開始致能，而來自T接口的三準(zhǔn)位信號(PseudoTenary Coding)，經(jīng)過時(shí)鐘脈沖恢復(fù)電路414與除64除頻器416產(chǎn)生同步于中心局的8kHz時(shí)鐘脈沖信號。當(dāng)開關(guān)410導(dǎo)通時(shí)，DPLL 412會利用芯片外部的時(shí)鐘脈沖16.384MHz鎖住同步于中心局的時(shí)鐘脈沖8kHz，以產(chǎn)生時(shí)鐘脈沖4.096MHz，并經(jīng)過緩沖器426做為局部ISDN PBX的DCLO的時(shí)鐘脈沖。而時(shí)鐘脈沖4.096MHz經(jīng)過除512除頻器418，產(chǎn)生時(shí)鐘脈沖8kHz，并經(jīng)過緩沖器424做為局部ISDN PBX的FSCO的時(shí)鐘脈沖。因?yàn)镈CLO與FSCO是開路漏極的信號，所以chip(1)，chip(2)...chip(N)的DCLO與DCL，F(xiàn)SCO與FSC都連在一起，而將此局部ISDN PBX的時(shí)鐘脈沖傳送至未被選擇到的chip(1)，chip(2)、...chip(M-1)、chip(M+1)、chip(M+2)、...、chip(N)的DCL與FSC使用。因?yàn)镮CO(M)＝0且被串接到較低優(yōu)先權(quán)的chip(M+1)的XCI(M+1)，所以XCI(M+1)＝0，使比chip(M)優(yōu)先權(quán)為低的chip(M+1)的En為0且ICO(M+1)＝0，同理chip(M+2)、chip(M+3)、...、chip(N)的En與ICO為0。即使chip(M+2)、chip(M+3)、...、chip(N)的第一層進(jìn)入致能狀態(tài)(ACTL1＝0)，由于XCI(M+2)，XCI(M+3)...XCI(N)都為0，所以chip(M+2)、chip(M+3)、...、chip(N)的En與ICO還是為0。因此，如果chip(M)被選到，則chip(1)、chip(2)、...、chip(M-1)、chip(M+1)、chip(M+2)、...、chip(N)的DPLL將處于除能的狀態(tài)。也就是，只有被選到的芯片的DPLL會致能，其它芯片的DPLL都處于除能的狀態(tài)。所以使系統(tǒng)達(dá)成節(jié)省功率消耗的功能。
如果所有芯片都處于除能的狀態(tài)，也就是ACTL1(1)、ACTL1(2)、...、ACTL1(N)且XCI(1)、XCI(2)、...、XCI(N)均為1，所以ICO(1)、ICO(2)、...、ICO(M)均為1。而除了最低優(yōu)先權(quán)的chip(N)的PL信號設(shè)為0外，其它的chip(1)、chip(2)、...、chip(N-1)的PL信號都設(shè)為1。因?yàn)閏hip(N)的PL信號經(jīng)過非門422后的輸出為高邏輯準(zhǔn)位，所以與門404的輸出為高邏輯準(zhǔn)位。使得或門406的輸出En為1，而將開關(guān)410導(dǎo)通，然后提供一個(gè)隨意的執(zhí)行時(shí)鐘脈沖給DPLL，使系統(tǒng)在沒有任何外線呼叫時(shí)，提供穩(wěn)定隨意的執(zhí)行時(shí)鐘脈沖給系統(tǒng)使用。在這種情形下，也是只有chip(N)的DPLL會致能，其它芯片的DPLL都處于除能的狀態(tài)。所以使系統(tǒng)達(dá)成節(jié)省功率消耗的功能。
綜上所述，本發(fā)明具有如下的優(yōu)點(diǎn)
1.不管外線如何操作，自動選擇同步時(shí)鐘脈沖源的ISDN PBX的優(yōu)先選擇電路都能自動實(shí)時(shí)選擇優(yōu)先權(quán)最高，且LT-T芯片的第1層正在致能的恢復(fù)時(shí)鐘脈沖做為同步時(shí)鐘脈沖源，以確保此自動選擇同步時(shí)鐘脈沖源的ISDN PBX的系統(tǒng)性能。如果此自動選擇同步時(shí)鐘脈沖源的ISDN PBX無任一外線呼叫使用時(shí)，能提供一個(gè)穩(wěn)定的隨意執(zhí)行時(shí)鐘脈沖給系統(tǒng)使用。
2.解決由軟件不斷輪詢與比對哪一條外線的第1層致能，以決定選擇參考同步時(shí)鐘脈沖源方法。
3.軟件不再需要浪費(fèi)資源去決定同步時(shí)鐘脈沖源的問題。
4.因?yàn)榇薎SDN PBX包含DPLL電路，所以可以減少占據(jù)印刷電路板的空間及印刷電路板上的組件數(shù)目。而本發(fā)明提供DPLL電源關(guān)閉的功能，也就是說，只有唯一被選為參考時(shí)鐘脈沖源的DPLL的電源會開啟，沒有被選為參考時(shí)鐘脈沖源的DPLL的電源都會關(guān)閉，以達(dá)成節(jié)省消耗功率的目的。
雖然本發(fā)明已以較佳實(shí)施例公開于上，然其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種自動選擇同步時(shí)鐘脈沖源的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)，其特征在于包括復(fù)數(shù)個(gè)優(yōu)先權(quán)選擇電路，以菊環(huán)式電路的方式循序連接，送出一幀同步時(shí)鐘脈沖輸出信號與一數(shù)據(jù)時(shí)鐘脈沖輸出信號；復(fù)數(shù)個(gè)中繼線芯片，經(jīng)過一中繼線接口連接至一網(wǎng)絡(luò)終端，再經(jīng)過該網(wǎng)絡(luò)終端連接至一局端，接收該幀同步時(shí)鐘脈沖輸出信號與該數(shù)據(jù)時(shí)鐘脈沖輸出信號；復(fù)數(shù)個(gè)客戶端芯片，經(jīng)過一客戶端接口連接至一終端設(shè)備，接收該幀同步時(shí)鐘脈沖輸出信號與該數(shù)據(jù)時(shí)鐘脈沖輸出信號。
2.如權(quán)利要求1所述的自動選擇同步時(shí)鐘脈沖源的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)，其特征在于每一該些優(yōu)先權(quán)選擇電路包括一第一非門，具有連接至該些中繼線芯片的一個(gè)的第一層的一致能信號的一第一非門輸入端，以及一第一非門輸出端；一第二非門，具有連接至一優(yōu)先準(zhǔn)位信號的一第二非門輸入端，以及一第二非門輸出端一第一與門，具有連接至一外部時(shí)鐘脈沖指示信號的一第一與門第一輸入端、連接至該中繼線芯片的第一層的該致能信號與該第一非門輸入端的一第一與門第二輸入端、以及連接至一內(nèi)部時(shí)鐘脈沖輸出信號的一第一與門輸出端；一與門，具有連接至該內(nèi)部時(shí)鐘脈沖輸出信號與該第一與門輸出端的一與門第一輸入端、連接至該第二非門輸出端的一與門第二輸入端、以及一與門輸出端；一第三與門，具有連接至該外部時(shí)鐘脈沖指示信號的一第三與門第一輸入端、一第三與門第二輸入端、以及一第三與門輸出端；一或門，具有連接至該第三與門輸出端的一或門第一輸入端、連接至該與門輸出端的一或門第二輸入端、以及一或門輸出端；一時(shí)鐘脈沖恢復(fù)電路，具有連接至一中繼線接口的一時(shí)鐘脈沖恢復(fù)電路輸入端，以及一時(shí)鐘脈沖恢復(fù)電路輸出端；一第一除頻器，具有連接至該時(shí)鐘脈沖恢復(fù)電路輸出端的一第一除頻器輸入端，以及一第一除頻器輸出端；一開關(guān)，具有連接至一第一時(shí)鐘脈沖信號的一開關(guān)第一輸入端、連接至該第一除頻器輸出端的一開關(guān)第二輸入端、一開關(guān)第一輸出端、一開關(guān)第二輸出端、以及連接至該或門輸出端的一開關(guān)控制端；一數(shù)字鎖相環(huán)路，具有連接至該開關(guān)第一輸出端的一數(shù)字鎖相環(huán)路第一輸入端、連接至該開關(guān)第二輸出端的一數(shù)字鎖相環(huán)路第二輸入端、一數(shù)字鎖相環(huán)路第一輸出端、以及一數(shù)字鎖相環(huán)路第二輸出端；一第二除頻器，具有連接至該數(shù)字鎖相環(huán)路第一輸出端的一第二除頻器輸入端，以及一第二除頻器輸出端；一第一緩沖器，具有連接至該第二除頻器輸出端的一第一緩沖器輸入端、連接至一幀同步時(shí)鐘脈沖輸出信號的一第一緩沖器輸出端、以及連接至該或門輸出端與該開關(guān)控制端的一第一緩沖器控制端；一第二緩沖器，具有連接至該數(shù)字鎖相環(huán)路第二輸出端的一第二緩沖器輸入端、連接至一數(shù)據(jù)時(shí)鐘脈沖輸出信號的一第二緩沖器輸出端、以及連接至該緩沖器控制端、該或門輸出端與該開關(guān)控制端的一第二緩沖器控制端。
3.如權(quán)利要求2所述的自動選擇同步時(shí)鐘脈沖源的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)，其特征在于該數(shù)字鎖相環(huán)路置于該自動選擇同步時(shí)鐘脈沖源的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)的芯片之中。
4.如權(quán)利要求1所述的自動選擇同步時(shí)鐘脈沖源的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)，其特征在于每一該些優(yōu)先權(quán)選擇電路包括一第一非門，將該些中繼線芯片的一中繼線芯片的第一層的一致能信號做邏輯反相，而產(chǎn)生該第一非門的一輸出信號；一第二非門，將一優(yōu)先準(zhǔn)位信號做邏輯反相，而產(chǎn)生該第二非門的一輸出信號；一第一與門，將一外部時(shí)鐘脈沖指示信號與該中繼線芯片的第一層的該致能信號做及邏輯運(yùn)算，而產(chǎn)生一內(nèi)部時(shí)鐘脈沖輸出信號；一與門，將該內(nèi)部時(shí)鐘脈沖輸出信號與來自該第二非門的該輸出信號做及邏輯運(yùn)算，而產(chǎn)生該與門的一輸出信號；一第三與門，將該外部時(shí)鐘脈沖指示信號與來自該第一非門的該輸出信號做及邏輯運(yùn)算，而產(chǎn)生該第三與門的一輸出信號；一或門，將來自該第三與門的該輸出信號與來自該與門的該輸出信號做或邏輯運(yùn)算，而產(chǎn)生一致能信號；一時(shí)鐘脈沖恢復(fù)電路，將來自一中繼線接口的一三態(tài)信號轉(zhuǎn)換為一第二時(shí)鐘脈沖信號；一第一除頻器，將該第二時(shí)鐘脈沖信號做除頻，而產(chǎn)生一第三時(shí)鐘脈沖信號；一開關(guān)，如果該致能信號為高邏輯準(zhǔn)位，則該開關(guān)會導(dǎo)通，如果該致能信號為低邏輯準(zhǔn)位，則該開關(guān)會處于開路的狀態(tài)；一數(shù)字鎖相環(huán)路，當(dāng)該開關(guān)導(dǎo)通時(shí)，接收一第一時(shí)鐘脈沖信號與一第三時(shí)鐘脈沖信號，而產(chǎn)生一第四時(shí)鐘脈沖信號；一第二除頻器，將該第四時(shí)鐘脈沖信號做除頻，而產(chǎn)生一第五時(shí)鐘脈沖信號；一第一緩沖器當(dāng)該致能信號為高邏輯準(zhǔn)位，則該第一緩沖器致能，而將該第五時(shí)鐘脈沖信號當(dāng)做一幀同步時(shí)鐘脈沖輸出信號的時(shí)鐘脈沖；當(dāng)該致能信號為低邏輯準(zhǔn)位，則該第一緩沖器會處于除能的狀態(tài)；一第二緩沖器當(dāng)該致能信號為高邏輯準(zhǔn)位，則該第二緩沖器致能，而將該第四時(shí)鐘脈沖信號當(dāng)做一數(shù)據(jù)時(shí)鐘脈沖輸出信號的時(shí)鐘脈沖；當(dāng)該致能信號為低邏輯準(zhǔn)位，則該第二緩沖器會處于除能的狀態(tài)。
5.如權(quán)利要求4所述的自動選擇同步時(shí)鐘脈沖源的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)，其特征在于該數(shù)字鎖相環(huán)路，將該第一時(shí)鐘脈沖信號鎖住同步于局端的該第三時(shí)鐘脈沖信號，以產(chǎn)生該第四時(shí)鐘脈沖信號，做為局部綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)的該數(shù)據(jù)時(shí)鐘脈沖輸出信號的時(shí)鐘脈沖，而該第四時(shí)鐘脈沖信號經(jīng)過該第二除頻器，產(chǎn)生該第五時(shí)鐘脈沖信號，做為局部綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)的該幀同步時(shí)鐘脈沖輸出信號的時(shí)鐘脈沖。
6.一種自動選擇同步時(shí)鐘脈沖源的方法，其適用于具有復(fù)數(shù)個(gè)中繼線芯片與復(fù)數(shù)個(gè)客戶端芯片的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)，其特征在于包括下列步驟提供復(fù)數(shù)個(gè)優(yōu)先權(quán)選擇電路；當(dāng)一外線呼叫時(shí)，該些優(yōu)先權(quán)選擇電路會自動選擇優(yōu)先權(quán)最高的該些優(yōu)先權(quán)選擇電路的一個(gè)及該些中繼線芯片的一個(gè)，而將該中繼線芯片的第1層致能，并提供同步于一局端的一同步時(shí)鐘脈沖源。
7.如權(quán)利要求6所述的自動選擇同步時(shí)鐘脈沖源的方法，其特征在于該同步時(shí)鐘脈沖源是由該優(yōu)先權(quán)選擇電路中的一時(shí)鐘脈沖恢復(fù)電路產(chǎn)生。
8.如權(quán)利要求6所述的自動選擇同步時(shí)鐘脈沖源的方法，其特征在于未被選擇為該同步時(shí)鐘脈沖源的其它該些優(yōu)先權(quán)選擇電路與其它該些中繼線芯片的第1層都處于除能的狀態(tài)。
9.如權(quán)利要求6所述的自動選擇同步時(shí)鐘脈沖源的方法，其特征在于如果無任何外線呼叫時(shí)，該些優(yōu)先權(quán)選擇電路會將優(yōu)先權(quán)最低的該些優(yōu)先權(quán)選擇電路的一致能信號(En)致能，并提供一穩(wěn)定的隨意執(zhí)行時(shí)鐘脈沖。
10.一種自動選擇同步時(shí)鐘脈沖源的數(shù)字鎖相環(huán)路的控制方法，其適用于具有復(fù)數(shù)個(gè)中繼線芯片、復(fù)數(shù)個(gè)客戶端芯片與復(fù)數(shù)個(gè)優(yōu)先權(quán)選擇電路的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)，其特征在于包括下列步驟提供復(fù)數(shù)個(gè)數(shù)字鎖相環(huán)路，置于該些優(yōu)先權(quán)選擇電路中；當(dāng)一外線呼叫時(shí)，該些優(yōu)先權(quán)選擇電路自動選擇優(yōu)先權(quán)最高的該些優(yōu)先權(quán)選擇電路的一個(gè)及該些中繼線芯片的一個(gè)，而將該中繼線芯片的第1層致能，提供同步于一局端的一同步時(shí)鐘脈沖信號；利用該優(yōu)先權(quán)選擇電路中的該些數(shù)字鎖相環(huán)路的一個(gè)鎖住同步于該局端的該同步時(shí)鐘脈沖信號。
11.如權(quán)利要求10所述的自動選擇同步時(shí)鐘脈沖源的數(shù)字鎖相環(huán)路的控制方法，其特征在于該數(shù)字鎖相環(huán)路處于致能的狀態(tài)。
12.如權(quán)利要求10所述的自動選擇同步時(shí)鐘脈沖源的數(shù)字鎖相環(huán)路的控制方法，其特征在于未被選擇為該同步時(shí)鐘脈沖源的其它該些數(shù)字鎖相環(huán)路都處于除能的狀態(tài)。
13.如權(quán)利要求10所述的自動選擇同步時(shí)鐘脈沖源的數(shù)字鎖相環(huán)路的控制方法，其特征在于當(dāng)無任何外線呼叫時(shí)，只有優(yōu)先權(quán)最低的該些優(yōu)先權(quán)選擇電路的一個(gè)會致能，而其它該些數(shù)字鎖相環(huán)路都處于除能的狀態(tài)。
全文摘要
一種自動選擇同步時(shí)鐘脈沖源的綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)。此綜合業(yè)務(wù)數(shù)字網(wǎng)專用小型交換機(jī)包括數(shù)個(gè)中繼線芯片、數(shù)個(gè)客戶端芯片及數(shù)個(gè)優(yōu)先權(quán)選擇電路。其中中繼線芯片經(jīng)過中繼線接口連接至網(wǎng)絡(luò)終端，再經(jīng)過網(wǎng)絡(luò)終端連接至中心局，用以接收幀同步時(shí)鐘脈沖輸出信號與數(shù)據(jù)時(shí)鐘脈沖輸出信號?？蛻舳诵酒?jīng)過客戶端接口連接至終端設(shè)備，用以接收幀同步時(shí)鐘脈沖輸出信號與數(shù)據(jù)時(shí)鐘脈沖輸出信號。而優(yōu)先權(quán)選擇電路連接至中繼線芯片，且以菊環(huán)式電路的方式互相連接，用以送出幀同步時(shí)鐘脈沖輸出信號與數(shù)據(jù)時(shí)鐘脈沖輸出信號。
文檔編號H04J3/06GK1433224SQ02149140
公開日2003年7月30日 申請日期2002年11月21日 優(yōu)先權(quán)日2002年1月15日
發(fā)明者張圖尹 申請人:華邦電子股份有限公司