專利名稱：一種高速信元流收發(fā)的檢測裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸技術(shù)領(lǐng)域，具體指一種信元流收發(fā)的檢測裝置及方法。
背景技術(shù)：
在現(xiàn)代的通信技術(shù)中，信元交換技術(shù)應用非常普遍，尤其是ATM(Asynchronous Transfer Mode)技術(shù)，其作為寬帶通信的核心技術(shù)隨著通信技術(shù)的不斷演進，更是得到飛速的發(fā)展，基于ATM交換的接入方式層出不窮(如ADSL、3G無線通信等等)，因此，我們有必要探索ATM高速信元流收發(fā)檢測方法，并在此方法的基礎(chǔ)上開發(fā)測試設(shè)備，滿足當前通信市場對ATM功能或性能測試的需要。在ATM網(wǎng)絡中，每一個數(shù)據(jù)包的長度是固定的——一個53字節(jié)的信元，ATM使用定長的數(shù)據(jù)包，以異步時分多路復用為基礎(chǔ)傳輸數(shù)據(jù)。
ATM有以下技術(shù)特點1、ATM是—種統(tǒng)計時分復用技術(shù)。ATM將一個物理信道劃分為多個具有不同傳輸特性的虛電路提供給用戶，實現(xiàn)網(wǎng)絡資源的按需分配。
2、ATM利用硬件實現(xiàn)固定長度包的快速交換，具有時延小，實時性好的特點，能滿足多種媒體數(shù)據(jù)傳輸?shù)囊蟆?br> 3、ATM是支持多種業(yè)務的傳遞平臺，并提供服務質(zhì)量保證。
4、ATM是面向連接的傳送技術(shù)，在傳輸用戶數(shù)據(jù)之前必須建立端到端的虛連接。永久虛連接通過網(wǎng)管手工建立，交換虛連接通過信令建立。
現(xiàn)有技術(shù)中要完成ATM的測試有兩種途徑一種是通過通用ATM測試儀；另一種是利用ATM通信設(shè)備本身帶有的ATM信元收發(fā)檢測功能。
對于通用ATM測試儀的做法，通常是采用復雜的流量產(chǎn)生過程和實時的硬件分析方法，使用過程中發(fā)現(xiàn)有以下缺點1)功能繁瑣，對生產(chǎn)測試來說不實用；2)操作不方便、體積龐大，在集成測試系統(tǒng)時很不方便；3)由于設(shè)備復雜，對測試儀的穩(wěn)定性有一定影響。
對于本身帶有的ATM信元收發(fā)檢測功能的ATM通信設(shè)備而言，由于通信設(shè)備中ATM信元流量產(chǎn)生通常是由CPU產(chǎn)生并分析，因此存在以下缺點1)CPU產(chǎn)生的信元流量太小，功能很弱；2)只能滿足ATM通信設(shè)備自測試，并不能作為儀器使用；3)增加了通信產(chǎn)品開發(fā)的工作量和設(shè)計成本。

發(fā)明內(nèi)容
本發(fā)明提出一種信元流收發(fā)的檢測裝置及方法，以解決現(xiàn)有技術(shù)方案不能既容易實現(xiàn)又能對ATM功能及性能進行有效測試的缺點。
為解決上述問題，本發(fā)明提供如下的技術(shù)方案一種信元流收發(fā)的檢測方法，包含如下具體步驟a、寫入測試信元，并將其初始化至發(fā)送緩存，成為原始信元；b、讀取發(fā)送緩存中的原始信元并發(fā)送出去；c、接收返回信元；d、比較返回信元和原始信元，得到比較結(jié)果，同時將返回信元存入接收緩存。
所述的步驟a中的初始化進一步包括在信元中設(shè)置ID號，其和發(fā)送緩存的存儲塊數(shù)相對應；相應地所述的步驟d中比較返回信元和原始信元是指根據(jù)返回信元的ID號，取出發(fā)送緩存中具有同樣ID號的原始信元，二者進行比較。
本發(fā)明的高速信元流收發(fā)的檢測裝置包括用于初始化測試信元、發(fā)送原始信元、接收返回信元及比較原始信元和返回信元的收發(fā)比較模塊；用于存儲原始信元的發(fā)送緩存模塊；用于存儲返回信元的接收緩存模塊；用于發(fā)送原始信元和接收返回信元的收發(fā)接口模塊；其中所述的收發(fā)比較模塊包括用于初始化測試信元、比較原始信元和返回信元的信元比較邏輯模塊，用于輸入輸出返回信元的接收緩存接口，用于輸入輸出原始信元的發(fā)送緩存接口，用于CPU控制的CPU接口；測試信元通過所述的CPU接口送至所述的信元比較邏輯模塊，該信元比較邏輯模塊將測試信元初始化成為原始信元，并通過發(fā)送緩存接口送至發(fā)送緩存模塊，所述的收發(fā)接口模塊從所述的發(fā)送緩存模塊讀取原始信元，并發(fā)送出去，同時其接收返回信元并傳遞給所述的信元比較邏輯模塊，該信元比較邏輯模塊比較返回信元和原始信元，得到比較結(jié)果，同時將返回信元通過接收緩存接口存入接收緩存模塊。
所述的收發(fā)比較模塊還進一步包括用于存儲控制命令和結(jié)果的寄存器模塊，用于統(tǒng)計比較結(jié)果的錯誤信元計數(shù)器、接收信元計數(shù)器和發(fā)送信元計數(shù)器的一種或數(shù)種。
所述的寄存器模塊包括命令寄存器和狀態(tài)寄存器。
本發(fā)明所述的高速信元流收發(fā)的檢測裝置及方法具有下述優(yōu)點1、本發(fā)明簡潔明了，容易實現(xiàn)，特別適用于進行ATM功能和性能的測試；2、本發(fā)明能實現(xiàn)高速的信元流的數(shù)據(jù)產(chǎn)生和分析；3、本發(fā)明大大降低了測試裝置的成本；4、本發(fā)明應用廣泛，可用于任何有固定幀長的高速信元流的數(shù)據(jù)測試上。
下面結(jié)合附圖和具體實施例來詳細描述本發(fā)明。


圖1是本發(fā)明所述的高速信元流收發(fā)的檢測裝置的系統(tǒng)示意圖；圖2是本發(fā)明所述的高速信元流收發(fā)的檢測方法的流程圖。
具體實現(xiàn)方式在通信技術(shù)領(lǐng)域，ATM技術(shù)是其核心技術(shù)，特別是在寬帶技術(shù)領(lǐng)域中，ATM更是起著舉足輕重的作用，而且，隨著通信技術(shù)的飛速發(fā)展，基于ATM的接入方式及測試方法也不斷豐富，本實施例提出了一種ATM高速信元流收發(fā)的檢測裝置，如圖1所示，該裝置包含有收發(fā)比較模塊，如圖1中虛框內(nèi)所示，其用于初始化測試信元、發(fā)送原始信元、接收返回信元及比較原始信元和返回信元，為一FPGA(Field Programmable Gate Array現(xiàn)場可編程門陣列)；發(fā)送緩存模塊，用于存儲原始信元；接收緩存模塊，用于存儲返回信元；收發(fā)接口模塊，用于發(fā)送原始信元和接收返回信元，其也為一FPGA。其中所述的收發(fā)比較模塊包括信元比較邏輯模塊，用于初始化測試信元、比較原始信元和返回信元；接收緩存接口，用于輸入輸出返回信元；發(fā)送緩存接口，用于輸入輸出原始信元；CPU接口，用于CPU控制；寄存器模塊，包括命令寄存器和狀態(tài)寄存器，用于存儲控制命令和結(jié)果；錯誤信元計數(shù)器，用于統(tǒng)計錯誤信元；接收信元計數(shù)器，用于統(tǒng)計接收到的信元；發(fā)送信元計數(shù)器，用于統(tǒng)計發(fā)送的信元。
測試信元通過所述的CPU接口送至所述的信元比較邏輯模塊，該信元比較邏輯模塊將這些寫入的測試信元初始化成為原始信元，并通過發(fā)送緩存接口送至發(fā)送緩存模塊，所述的收發(fā)接口模塊從所述的發(fā)送緩存模塊讀取原始信元，并發(fā)送出去，同時其接收返回信元并傳遞給所述的信元比較邏輯模塊，該信元比較邏輯模塊比較返回信元和原始信元，得到比較結(jié)果，同時將返回信元通過接收緩存接口存入接收緩存模塊。
測試信元通過CPU接口送至的信元比較邏輯模塊，該信元比較邏輯模塊將測試信元初始化成為原始信元，并通過發(fā)送緩存接口送至發(fā)送緩存模塊，收發(fā)接口模塊從發(fā)送緩存模塊讀取原始信元，并發(fā)送出去，同時其接收返回信元并傳遞給信元比較邏輯模塊，該信元比較邏輯模塊比較返回信元和原始信元，得到比較結(jié)果，通過各個信元計數(shù)器顯示該結(jié)果，同時將返回信元通過接收緩存接口存入接收緩存模塊。
更具體來講，它包括以下步驟第一、寫入測試信元，并將其初始化至發(fā)送緩存，成為原始信元。首先將測試信元通過CPU接口寫入信元比較邏輯模塊，其次該信元比較邏輯模塊將測試信元初始化成原始信元，其中，將發(fā)送緩存模塊中的儲存塊數(shù)相對應的值作為信元的ID號，被包含在原始信元中，然后將原始信元送至發(fā)送緩存模塊。
第二、讀取發(fā)送緩存的原始信元并發(fā)送出去。收發(fā)接口模塊從發(fā)送緩存模塊中讀取原始信元，并發(fā)送出去，同時發(fā)送信元計數(shù)器根據(jù)發(fā)送的原始信元進行累加計數(shù)。
第三、接收返回信元。收發(fā)接口模塊同時接收返回信元并傳遞給信元比較邏輯模塊。
第四、比較返回信元和原始信元，得到比較結(jié)果，同時將返回信元存入接收緩存。該信元比較邏輯模塊根據(jù)返回信元的ID號，通過發(fā)送緩存接口取出發(fā)送緩存中具有同樣ID號的原始信元，該信元比較邏輯模塊比較返回信元和原始信元，得到比較結(jié)果，而比較方式是連續(xù)比較，信元比較邏輯模塊持續(xù)地把接收到的返回信元數(shù)據(jù)通過接收緩存接口寫入接收緩存模塊。即得到的比較結(jié)果若有錯誤，則用于錯誤統(tǒng)計的錯誤信元計數(shù)器加一，同時將返回信元通過接收緩存接口存入接收緩存模塊，用于接收信元的接收信元計數(shù)器加一。這樣，從各個計數(shù)器可以得到比較結(jié)果。
另外，通過CPU接口，可以訪問收發(fā)比較模塊的各個部分。
權(quán)利要求
1.一種信元流收發(fā)的檢測方法，其特征在于，該方法包含如下步驟a、寫入測試信元，并將其初始化至發(fā)送緩存，成為原始信元；b、讀取發(fā)送緩存中的原始信元并發(fā)送出去；c、接收返回信元；d、比較返回信元和原始信元，得到比較結(jié)果，同時將返回信元存入接收緩存。
2.如權(quán)利要求1所述的一種信元流收發(fā)的檢測方法，其特征在于，所述的步驟a中的初始化進一步包括在信元中設(shè)置ID號。
3.如權(quán)利要求2所述的一種信元流收發(fā)的檢測方法，其特征在于，所述的信元的ID號和發(fā)送緩存的存儲塊數(shù)相對應。
4.如權(quán)利要求2所述的一種信元流收發(fā)的檢測方法，其特征在于，所述的步驟d中比較返回信元和原始信元更具體是指根據(jù)返回信元的ID號，取出發(fā)送緩存中具有同樣ID號的原始信元，二者進行比較。
5.一種信元流收發(fā)的檢測裝置，其特征在于，該裝置包括用于初始化測試信元、發(fā)送原始信元、接收返回信元及比較原始信元和返回信元的收發(fā)比較模塊；用于存儲原始信元的發(fā)送緩存模塊；用于存儲返回信元的接收緩存模塊；用于發(fā)送原始信元和接收返回信元的收發(fā)接口模塊；其中所述的收發(fā)比較模塊包括用于初始化測試信元、比較原始信元和返回信元的信元比較邏輯模塊，用于輸入輸出返回信元的接收緩存接口，用于輸入輸出原始信元的發(fā)送緩存接口，用于CPU控制的CPU接口；測試信元通過所述的CPU接口送至所述的信元比較邏輯模塊，該信元比較邏輯模塊將測試信元初始化成為原始信元，并通過發(fā)送緩存接口送至發(fā)送緩存模塊，所述的收發(fā)接口模塊從所述的發(fā)送緩存模塊讀取原始信元，并發(fā)送出去，同時其接收返回信元并傳遞給所述的信元比較邏輯模塊，該信元比較邏輯模塊比較返回信元和原始信元，得到比較結(jié)果，同時將返回信元通過接收緩存接口存入接收緩存模塊。
6.如權(quán)利要求5所述的一種信元流收發(fā)的檢測裝置，其特征在于，所述的收發(fā)比較模塊還進一步包括用于存儲控制命令和結(jié)果的寄存器模塊。
7.如權(quán)利要求6所述的一種信元流收發(fā)的檢測裝置，其特征在于，所述的寄存器模塊包括命令寄存器和狀態(tài)寄存器。
8.如權(quán)利要求5所述的一種信元流收發(fā)的檢測裝置，其特征在于，所述的收發(fā)比較模塊還進一步包括用于統(tǒng)計該比較結(jié)果的錯誤信元計數(shù)器、接收信元計數(shù)器和發(fā)送信元計數(shù)器的一種或數(shù)種。
全文摘要
本發(fā)明提供了一種信元流收發(fā)的檢測裝置及方法。所述的高速信元流收發(fā)的檢測方法包含這些步驟a.寫入測試信元，并將其初始化至發(fā)送緩存，成為原始信元；b.讀取發(fā)送緩存的原始信元并發(fā)送出去；c.接收返回信元；d.比較返回信元和原始信元，得到比較結(jié)果，同時將返回信元存入接收緩存。所述的高速信元流收發(fā)的檢測裝置包括用于初始化測試信元、發(fā)送原始信元、接收返回信元及比較原始信元和返回信元的收發(fā)比較模塊；用于存儲原始信元的發(fā)送緩存模塊；用于存儲返回信元的接收緩存模塊；用于發(fā)送原始信元和接收返回信元的收發(fā)接口模塊。本發(fā)明拓寬了ATM的測試范圍，方便了測試，并且可擴展到任何有固定幀長的數(shù)據(jù)測試中。
文檔編號H04L12/26GK1507223SQ0215441
公開日2004年6月23日 申請日期2002年12月9日 優(yōu)先權(quán)日2002年12月9日
發(fā)明者李占有 申請人:華為技術(shù)有限公司