專(zhuān)利名稱：在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間傳輸數(shù)據(jù)的設(shè)備和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高速傳輸系統(tǒng)，諸如寬帶數(shù)字交叉連接系統(tǒng)(WDCS)和寬頻帶數(shù)字交叉連接系統(tǒng)(BDCS)等等，尤其是，涉及一種在分別使用具有彼此不同相位的時(shí)鐘源的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備和方法。
DCS包括寬帶數(shù)字交叉連接系統(tǒng)(WDCS)和寬頻帶數(shù)字交叉連接系統(tǒng)(BDCS)。
WDCS實(shí)現(xiàn)DS1、DS1E、DS3和STM-N信號(hào)的交叉連接功能，并且在TU3/TU12層級(jí)中按波長(zhǎng)進(jìn)行電路分配。BDCS實(shí)現(xiàn)DS3和STM-N信號(hào)的交叉連接功能，并且根據(jù)電子控制，利用無(wú)阻塞(non-blocking)的數(shù)字交換，將從AU3/AU4層級(jí)輸入的信號(hào)和信道進(jìn)行交叉連接，不進(jìn)行數(shù)/模轉(zhuǎn)換。同時(shí)，BDCS實(shí)現(xiàn)PCM終端設(shè)備、多路復(fù)用器和光傳輸設(shè)備的功能，并且接收用于寬帶綜合業(yè)務(wù)數(shù)字網(wǎng)絡(luò)(B-ISDN)的寬帶業(yè)務(wù)電路。
WDCS和BDCS分別使用具有彼此不同相位的系統(tǒng)時(shí)鐘。盡管各個(gè)傳輸系統(tǒng)使用彼此不同的系統(tǒng)時(shí)鐘，但是需要在傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸。
因此，廣泛使用雙端口RAM(DPRAM)來(lái)在使用不同系統(tǒng)時(shí)鐘的傳輸系統(tǒng)之間處理數(shù)據(jù)。通常，DPRAM包括輸入端口和輸出端口，能夠通過(guò)輸入/輸出端口進(jìn)行數(shù)據(jù)的輸入/輸出。


圖1顯示的是現(xiàn)有技術(shù)的使用不同相位時(shí)鐘的傳輸系統(tǒng)之間的數(shù)據(jù)傳輸設(shè)備的結(jié)構(gòu)方框圖。
如圖1所示，使用不同時(shí)鐘的傳輸系統(tǒng)之間的背景技術(shù)數(shù)據(jù)傳輸設(shè)備包括接收單元10，用于根據(jù)基于第一系統(tǒng)時(shí)鐘源的第一系統(tǒng)時(shí)鐘(SysClk_A)，對(duì)接收數(shù)據(jù)進(jìn)行處理，和寫(xiě)入地址生成單元20，用于根據(jù)第一系統(tǒng)時(shí)鐘生成寫(xiě)入地址。該設(shè)備還包括讀取地址生成單元30，用于根據(jù)基于第二系統(tǒng)時(shí)鐘源的第二系統(tǒng)時(shí)鐘(SysClk_B)，生成讀取地址，和發(fā)送單元50，用于根據(jù)第二系統(tǒng)時(shí)鐘，對(duì)發(fā)送數(shù)據(jù)進(jìn)行處理。最后，包括DPRAM 40，用于根據(jù)寫(xiě)入地址和讀取地址，在接收單元10和發(fā)送單元50之間進(jìn)行數(shù)據(jù)處理。
下面描述使用不同時(shí)鐘的傳輸系統(tǒng)之間的背景技術(shù)數(shù)據(jù)傳輸設(shè)備的操作。在此實(shí)例中，將會(huì)描述將數(shù)據(jù)從第一系統(tǒng)向第二系統(tǒng)傳輸?shù)倪^(guò)程。
當(dāng)將數(shù)據(jù)從第一系統(tǒng)向第二系統(tǒng)的接收單元10傳輸時(shí)，寫(xiě)入地址生成單元20根據(jù)第一系統(tǒng)時(shí)鐘(SysClk_A)，向DPRAM 40輸出寫(xiě)入地址(w_ADD)、寫(xiě)入時(shí)鐘(WCLK)、寫(xiě)入使能信號(hào)(WREN)。
接收單元10根據(jù)第一系統(tǒng)時(shí)鐘進(jìn)行操作，其根據(jù)寫(xiě)入地址(W_ADD)，通過(guò)DPRAM 40的輸入端口，將所接收的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器中。
同時(shí)，根據(jù)第二系統(tǒng)時(shí)鐘(SysClk_B)，讀取地址生成單元30向DPRAM 40輸出讀取地址(R_ADD)、讀取時(shí)鐘(RCLK)和讀取便能信號(hào)(RDEN)。
發(fā)送單元50根據(jù)第二系統(tǒng)時(shí)鐘(SysClk_B)進(jìn)行操作，其通過(guò)DPRAM 40的輸出端口從讀取地址獲得數(shù)據(jù)，并且將其傳輸?shù)降诙到y(tǒng)。
按照將數(shù)據(jù)從第一系統(tǒng)傳輸?shù)降诙到y(tǒng)的同樣方法，實(shí)現(xiàn)將數(shù)據(jù)從第二系統(tǒng)傳輸?shù)降谝幌到y(tǒng)。因此，省略了該過(guò)程的相關(guān)解釋。
利用DPRAM 40實(shí)現(xiàn)輸入和輸出功能，現(xiàn)有技術(shù)的在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間傳輸數(shù)據(jù)的設(shè)備能夠在根據(jù)第一系統(tǒng)時(shí)鐘操作的第一系統(tǒng)和根據(jù)第二系統(tǒng)時(shí)鐘操作的第二系統(tǒng)之間進(jìn)行數(shù)據(jù)的發(fā)送/接收。
但是，現(xiàn)有技術(shù)的在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間傳輸數(shù)據(jù)的設(shè)備具有很多問(wèn)題。例如，由于可能會(huì)在某個(gè)時(shí)間“t”同時(shí)生成施加于DPRAM的寫(xiě)入和讀取地址，所以這兩個(gè)地址會(huì)彼此沖突。在該情況下，由于寫(xiě)入地址和讀取地址的沖突，不能正常實(shí)現(xiàn)數(shù)據(jù)寫(xiě)入和讀取功能，并且降低了數(shù)據(jù)傳輸能力。
結(jié)合上面的參考是為了說(shuō)明附加或另外的細(xì)節(jié)、特征和/或技術(shù)背景。
本發(fā)明的另一個(gè)目的是提供一種在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備和方法，其能夠精確可靠地在傳輸系統(tǒng)之間實(shí)現(xiàn)數(shù)據(jù)傳輸。
本發(fā)明還有一個(gè)目的是提供一種在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備和方法，其能夠在兩個(gè)系統(tǒng)之間實(shí)現(xiàn)穩(wěn)定的匹配。本發(fā)明還有一個(gè)目的是提供一種在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備和方法，其在使用DPRAM時(shí)，能夠防止寫(xiě)入地址和讀取地址的沖突。
為了全部或部分地實(shí)現(xiàn)上述目的，提供了一種在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備，其包括DPRAM，用于在第一系統(tǒng)和第二系統(tǒng)之間處理發(fā)送/接收數(shù)據(jù)；數(shù)據(jù)記錄單元，用于根據(jù)第一系統(tǒng)時(shí)鐘，在DPRAM中記錄接收數(shù)據(jù)，并且控制所記錄數(shù)據(jù)的讀取時(shí)間；數(shù)據(jù)讀取單元，用于在數(shù)據(jù)記錄單元的控制下，根據(jù)第二系統(tǒng)時(shí)鐘從DPRAM中讀取數(shù)據(jù)。
另外，為了全部或部分地實(shí)現(xiàn)上述目的，提供了一種在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備，其包括接收單元，用于操作第一系統(tǒng)時(shí)鐘，并處理從第一系統(tǒng)接收到的數(shù)據(jù)；寫(xiě)入地址生成單元，用于根據(jù)第一系統(tǒng)時(shí)鐘而生成寫(xiě)入地址，并且控制讀取地址的生成；讀取地址生成單元，根據(jù)寫(xiě)入地址生成單元的控制進(jìn)行操作，根據(jù)第二系統(tǒng)時(shí)鐘，生成讀取地址；發(fā)送單元，用于根據(jù)第二系統(tǒng)時(shí)鐘，對(duì)要傳輸?shù)降诙到y(tǒng)的數(shù)據(jù)進(jìn)行處理；DPRAM，用于根據(jù)寫(xiě)入地址和讀取地址，在接收單元和發(fā)送單元之間處理數(shù)據(jù)。
另外，為了全部或部分地實(shí)現(xiàn)上述目的，提供了一種在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)姆椒ǎ浒ūO(jiān)視對(duì)方傳輸系統(tǒng)的狀態(tài)；當(dāng)對(duì)方傳輸系統(tǒng)處于正常狀態(tài)時(shí)，根據(jù)第一系統(tǒng)時(shí)鐘生成寫(xiě)入地址；根據(jù)寫(xiě)入地址，訪問(wèn)DPRAM而記錄數(shù)據(jù)；從生成寫(xiě)入地址開(kāi)始，經(jīng)過(guò)預(yù)定的時(shí)間后，根據(jù)第二系統(tǒng)時(shí)鐘，生成讀取地址；根據(jù)讀取地址，從DPRAM中讀取數(shù)據(jù)。
本發(fā)明的其它優(yōu)點(diǎn)、目的和特征有一部分將在以下的說(shuō)明書(shū)中進(jìn)行闡述，有一部分則對(duì)于本領(lǐng)域的技術(shù)人員經(jīng)過(guò)對(duì)以下內(nèi)容的檢驗(yàn)后會(huì)變得明了，或者通過(guò)本發(fā)明的實(shí)踐而體驗(yàn)到。所附的權(quán)利要求書(shū)具體指出了本發(fā)明的目的和優(yōu)點(diǎn)。
優(yōu)選實(shí)施例詳細(xì)說(shuō)明以下根據(jù)優(yōu)選實(shí)施例，對(duì)使用不同相位系統(tǒng)時(shí)鐘的傳輸系統(tǒng)之間的數(shù)據(jù)傳輸進(jìn)行描述，其中將對(duì)從第一系統(tǒng)向第二系統(tǒng)的數(shù)據(jù)傳輸進(jìn)行描述。由于相似性，省略了從第二系統(tǒng)向第一系統(tǒng)進(jìn)行數(shù)據(jù)傳輸?shù)慕忉尅?br> 圖2顯示的是根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例，在具有不同相位時(shí)鐘的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備的結(jié)構(gòu)方框圖。
如圖2所示，數(shù)據(jù)傳輸設(shè)備的優(yōu)選實(shí)施例包括DPRAM 400，用于處理在第一和第二系統(tǒng)之間發(fā)送/接收的數(shù)據(jù)；數(shù)據(jù)記錄單元，用于根據(jù)第一系統(tǒng)時(shí)鐘在DPRAM中記錄所接收的數(shù)據(jù)，并且控制所記錄數(shù)據(jù)的讀取時(shí)間；和數(shù)據(jù)讀取單元，用于根據(jù)第二系統(tǒng)時(shí)鐘從DPRAM中讀取數(shù)據(jù)。
具體來(lái)講，在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間傳輸數(shù)據(jù)的設(shè)備優(yōu)選地包括接收單元100，用于根據(jù)基于第一系統(tǒng)時(shí)鐘源的第一系統(tǒng)時(shí)鐘(SysClk_A)，對(duì)從第一系統(tǒng)接收到的數(shù)據(jù)進(jìn)行處理。它還優(yōu)選地包括寫(xiě)入地址生成單元200，用于根據(jù)第一系統(tǒng)時(shí)鐘(SysClk_A)而生成寫(xiě)入地址，并且控制讀取地址的生成。還有，優(yōu)選地具有讀取地址生成單元300，根據(jù)寫(xiě)入地址生成單元200的控制進(jìn)行操作，以根據(jù)基于第二系統(tǒng)時(shí)鐘源的第二系統(tǒng)時(shí)鐘(SysClk_B)生成讀取地址。該傳輸設(shè)備還包括發(fā)送單元500，用于根據(jù)第二系統(tǒng)時(shí)鐘(SysClk_B)，對(duì)要傳輸?shù)降诙到y(tǒng)的數(shù)據(jù)進(jìn)行處理，以及DPRAM 400，用于根據(jù)寫(xiě)入地址和讀取地址，在接收單元100和發(fā)送單元500之間處理數(shù)據(jù)。
圖3顯示的是寫(xiě)入地址生成單元200的附加細(xì)節(jié)。如圖3所示，寫(xiě)入地址生成單元200包括時(shí)鐘監(jiān)視單元210，用于監(jiān)視第二系統(tǒng)的狀態(tài)；寫(xiě)入地址輸出單元220，用于利用時(shí)鐘監(jiān)視單元210的輸出，根據(jù)第一系統(tǒng)時(shí)鐘輸出寫(xiě)入地址；延遲計(jì)數(shù)值輸出單元230，用于利用時(shí)鐘監(jiān)視單元210的輸出和寫(xiě)入地址輸出單元220輸出的延遲使能信號(hào)，根據(jù)第一系統(tǒng)時(shí)鐘輸出延遲計(jì)數(shù)值。另外，還具有比較單元240，用于通過(guò)對(duì)寫(xiě)入地址和延遲計(jì)數(shù)值進(jìn)行比較，控制讀取地址的生成。
時(shí)鐘監(jiān)視單元210優(yōu)選地接收第一和第二系統(tǒng)時(shí)鐘，并且監(jiān)視第二系統(tǒng)是否準(zhǔn)備完畢。利用第一系統(tǒng)時(shí)鐘對(duì)第二系統(tǒng)時(shí)鐘進(jìn)行劃分，并且檢測(cè)所劃分的第二系統(tǒng)時(shí)鐘的變化，從而進(jìn)行所述的監(jiān)視。如果第二系統(tǒng)準(zhǔn)備完畢，并且處于正常狀態(tài)，則時(shí)鐘監(jiān)視單元210輸出對(duì)方的狀態(tài)正常信號(hào)(SysB_ON)。
寫(xiě)入地址輸出單元220優(yōu)選地包括寫(xiě)入計(jì)數(shù)器初始化單元221和寫(xiě)入計(jì)數(shù)器222。當(dāng)從時(shí)鐘監(jiān)視單元210接收到對(duì)方狀態(tài)正常信號(hào)(SysB_ON)和幀脈沖信號(hào)(Sys_FP)時(shí)，寫(xiě)入計(jì)數(shù)器初始化單元221對(duì)寫(xiě)入計(jì)數(shù)器222進(jìn)行初始化。寫(xiě)入計(jì)數(shù)器222根據(jù)寫(xiě)入計(jì)數(shù)器初始化單元221的控制，輸出對(duì)應(yīng)于第一系統(tǒng)時(shí)鐘的寫(xiě)入地址。寫(xiě)入計(jì)數(shù)器222還生成延遲使能信號(hào)(DELAY_EN)。由WCOUNT-LOAD信號(hào)將寫(xiě)入計(jì)數(shù)器初始化單元221的控制提供給寫(xiě)入計(jì)數(shù)器222。
幀脈沖信號(hào)(Sys_FP)用于通知從第一系統(tǒng)傳來(lái)的數(shù)據(jù)的幀狀態(tài)，并且按幀劃分?jǐn)?shù)據(jù)。
延遲計(jì)數(shù)值輸出單元230優(yōu)選地包括延遲計(jì)數(shù)器初始化單元231和延遲計(jì)數(shù)器232。當(dāng)從時(shí)鐘監(jiān)視單元210輸出了對(duì)方狀態(tài)正常信號(hào)，并且從寫(xiě)入計(jì)數(shù)器222輸出了延遲使能信號(hào)時(shí)，延遲計(jì)數(shù)器初始化單元對(duì)延遲計(jì)數(shù)器232進(jìn)行初始化。延遲計(jì)數(shù)器232接收延遲計(jì)數(shù)器初始化單元231的控制信號(hào)(D-COUNT-LOAD)和第一系統(tǒng)時(shí)鐘，根據(jù)延遲計(jì)數(shù)器初始化單元231的控制而輸出延遲計(jì)數(shù)值。
下面對(duì)使用不同相位時(shí)鐘的傳輸系統(tǒng)之間的數(shù)據(jù)傳輸設(shè)備的操作進(jìn)行更詳細(xì)的描述。
當(dāng)從第一系統(tǒng)向第二系統(tǒng)傳輸數(shù)據(jù)時(shí)，接收單元100根據(jù)第一系統(tǒng)時(shí)鐘(SysClk_A)，對(duì)從第一系統(tǒng)傳輸而來(lái)的數(shù)據(jù)進(jìn)行計(jì)時(shí)，并且在對(duì)應(yīng)于從寫(xiě)入地址生成單元200輸出的寫(xiě)入地址(W_ADD)的DPRAM 400存儲(chǔ)區(qū)域中存儲(chǔ)該數(shù)據(jù)。
為了保持寫(xiě)入地址生成時(shí)間和讀取地址生成時(shí)間之間的預(yù)定時(shí)間間隔，以防止在同一時(shí)間生成寫(xiě)入地址和讀取地址，寫(xiě)入地址生成單元200控制讀取地址的生成，直到從生成寫(xiě)入地址的時(shí)間開(kāi)始經(jīng)過(guò)預(yù)定的時(shí)間。
然后根據(jù)寫(xiě)入地址生成單元200的控制，讀取地址生成單元300生成讀取地址，而發(fā)送單元500對(duì)讀取地址的存儲(chǔ)區(qū)域進(jìn)行訪問(wèn)，讀取數(shù)據(jù)，并且將其傳輸?shù)降诙到y(tǒng)。
因此，由于經(jīng)過(guò)預(yù)定的時(shí)間而分別生成寫(xiě)入地址和讀取地址，可以防止接收單元100和發(fā)送單元500同時(shí)對(duì)DPRAM 400的同一區(qū)域進(jìn)行訪問(wèn)。
圖4顯示的是根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例，在具有不同相位時(shí)鐘的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)姆椒ǖ牧鞒虉D。
如圖4所示，寫(xiě)入地址生成單元200的時(shí)鐘監(jiān)視單元2l0首先使用第一系統(tǒng)時(shí)鐘(SysClk_A)對(duì)第二系統(tǒng)時(shí)鐘(SysClk_B)進(jìn)行劃分，并且通過(guò)檢測(cè)所劃分的第二系統(tǒng)時(shí)鐘的變化而監(jiān)視第二系統(tǒng)的狀態(tài)，如步驟S11所示。
當(dāng)?shù)诙到y(tǒng)準(zhǔn)備完畢并且處于正常狀態(tài)時(shí)，時(shí)鐘監(jiān)視單元210將對(duì)方的狀態(tài)正常信號(hào)(SysB_ON)作為使能狀態(tài)進(jìn)行輸出，如步驟S12所示。否則，繼續(xù)進(jìn)行監(jiān)視。
下一步，生成寫(xiě)入地址，如步驟S13所示。這樣，在將數(shù)據(jù)從第一系統(tǒng)傳輸?shù)浇邮諉卧?00的過(guò)程中，當(dāng)由時(shí)鐘監(jiān)視單元210對(duì)對(duì)方狀態(tài)正常信號(hào)(SysB_ON)進(jìn)行使能，并且將幀脈沖信號(hào)(Sys_FP)輸入到寫(xiě)入計(jì)數(shù)器初始化單元221時(shí)，寫(xiě)入地址輸出單元200的寫(xiě)入計(jì)數(shù)器初始化單元221輸出寫(xiě)入計(jì)數(shù)加載信號(hào)(w_count_load)。
從而，接收到寫(xiě)入計(jì)數(shù)加載信號(hào)的寫(xiě)入計(jì)數(shù)器222生成根據(jù)第一系統(tǒng)時(shí)鐘的寫(xiě)入地址(w_ADD)，并且將其施加到DPRAM 400。例如，當(dāng)寫(xiě)入計(jì)數(shù)器222是3比特寫(xiě)入計(jì)數(shù)器時(shí)，其重復(fù)生成寫(xiě)入地址“000”～“111”。
當(dāng)從時(shí)鐘監(jiān)視單元210輸出了對(duì)方狀態(tài)正常信號(hào)(SysB_ON)，并且從寫(xiě)入計(jì)數(shù)器222輸出了延遲使能信號(hào)(delay_en)時(shí)，延遲計(jì)數(shù)器初始化單元231輸出延遲計(jì)數(shù)加載信號(hào)(d_count_load)。延遲使能信號(hào)能夠設(shè)定為寫(xiě)入計(jì)數(shù)器222所生成的寫(xiě)入地址的特定值，例如“000”。
當(dāng)輸入了延遲計(jì)數(shù)加載信號(hào)時(shí)，延遲計(jì)數(shù)器232對(duì)根據(jù)第一系統(tǒng)時(shí)鐘的延遲計(jì)數(shù)加載信號(hào)(d_count_load)進(jìn)行計(jì)時(shí)，從而輸出延遲計(jì)數(shù)值(delay_count_val)。
下一步，確定是否經(jīng)過(guò)了預(yù)定的時(shí)間，如步驟S14所示。這樣，比較單元240將從寫(xiě)入計(jì)數(shù)器222輸出的寫(xiě)入地址(w_ADD)與從延遲計(jì)數(shù)器232輸出的延遲計(jì)數(shù)值(delay_count_val)進(jìn)行比較。例如，當(dāng)寫(xiě)入地址和延遲計(jì)數(shù)值之間的差異為3時(shí)，比較單元240讀取一個(gè)讀取計(jì)數(shù)使能信號(hào)(Read_count_en)，并且將讀取計(jì)數(shù)使能信號(hào)(read-count-en)輸出到讀取地址生成單元300。
接收到讀取計(jì)數(shù)使能信號(hào)的讀取地址生成單元300根據(jù)第二系統(tǒng)時(shí)鐘(SysClkk_B)對(duì)讀取計(jì)數(shù)器進(jìn)行操作(圖2中未示出)，并且生成讀取地址。然后將所生成的讀取地址施加到DPRAM 400。
如上所述，為了以預(yù)定的時(shí)間間隔生成寫(xiě)入地址和讀取地址，寫(xiě)入地址生成單元200的比較單元240控制讀取地址的生成時(shí)間。
因此，接收單元100根據(jù)寫(xiě)入地址而對(duì)DPRAM 400進(jìn)行訪問(wèn)，而發(fā)送單元500根據(jù)讀取地址對(duì)DPRAM 400進(jìn)行訪問(wèn)。從而能夠防止接收和發(fā)送單元100、500在同一時(shí)間訪問(wèn)同一地址。
如上所述，根據(jù)本發(fā)明，在使用不同相位時(shí)鐘地的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備和方法具有很多優(yōu)點(diǎn)。例如，通過(guò)在寫(xiě)入地址生成時(shí)間和讀取地址生成時(shí)間之間保持預(yù)定的時(shí)間間隔，能夠防止寫(xiě)入地址和讀取地址彼此互相沖突。從而，能夠防止數(shù)據(jù)的丟失。
另外，在使用不同相位的傳輸系統(tǒng)之間無(wú)丟失地、精確地傳輸數(shù)據(jù)，能夠提高系統(tǒng)匹配的可靠性。
上述的實(shí)施例和優(yōu)點(diǎn)僅是示例性的，并不構(gòu)成對(duì)本發(fā)明的限定。本發(fā)明可以適用于其他類(lèi)型的設(shè)備。本發(fā)明的描述僅是說(shuō)明性的，并不限制權(quán)利要求的范圍。對(duì)于本領(lǐng)域技術(shù)人員，顯然可以有各種替換、改進(jìn)和變化。在權(quán)利要求書(shū)中，裝置加功能的語(yǔ)句旨在涵蓋實(shí)現(xiàn)所述功能的結(jié)構(gòu)，它不僅是結(jié)構(gòu)等同的，也包括同等的結(jié)構(gòu)。
權(quán)利要求
1.一種在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備，包括DPRAM，用于在第一系統(tǒng)和第二系統(tǒng)之間處理發(fā)送和接收數(shù)據(jù)；數(shù)據(jù)記錄單元，用于根據(jù)第一系統(tǒng)時(shí)鐘，在DPRAM中記錄從第一系統(tǒng)接收到的數(shù)據(jù)，并且生成讀取控制信號(hào)，以控制所記錄數(shù)據(jù)的讀取時(shí)間；以及數(shù)據(jù)讀取單元，用于根據(jù)第二系統(tǒng)時(shí)鐘和數(shù)據(jù)記錄單元的讀取控制信號(hào)，從DPRAM中讀取所記錄的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1的設(shè)備，其特征在于，數(shù)據(jù)記錄單元包括接收單元，根據(jù)第一系統(tǒng)時(shí)鐘進(jìn)行操作，用于處理從第一系統(tǒng)接收到的數(shù)據(jù)；以及寫(xiě)入地址生成單元，用于根據(jù)第一系統(tǒng)時(shí)鐘生成寫(xiě)入地址，并且控制數(shù)據(jù)讀取單元的讀取地址的生成。
3.根據(jù)權(quán)利要求2的設(shè)備，其特征在于，寫(xiě)入地址生成單元包括時(shí)鐘監(jiān)視單元，用于接收第一和第二系統(tǒng)時(shí)鐘，并監(jiān)視第二系統(tǒng)的狀態(tài)；寫(xiě)入計(jì)數(shù)器初始化單元，當(dāng)從時(shí)鐘監(jiān)視單元接收到用于按幀對(duì)數(shù)據(jù)進(jìn)行劃分的幀脈沖信號(hào)和對(duì)方狀態(tài)正常信號(hào)時(shí)，對(duì)寫(xiě)入計(jì)數(shù)器進(jìn)行初始化；以及寫(xiě)入計(jì)數(shù)器，用于接收第一系統(tǒng)時(shí)鐘和來(lái)自寫(xiě)入計(jì)數(shù)器初始化單元的控制信號(hào)，并且根據(jù)第一系統(tǒng)時(shí)鐘和來(lái)自寫(xiě)入計(jì)數(shù)器初始化單元的控制信號(hào)，輸出寫(xiě)入地址，以及輸出寫(xiě)入地址的特定值作為延遲使能信號(hào)。
4.根據(jù)權(quán)利要求3的設(shè)備，其特征在于，地址生成單元還包括延遲計(jì)數(shù)器初始化單元，用于接收延遲使能信號(hào)和對(duì)方狀態(tài)正常信號(hào)，并且生成初始化信號(hào)，以對(duì)延遲計(jì)數(shù)器進(jìn)行初始化；延遲計(jì)數(shù)器，用于接收第一系統(tǒng)時(shí)鐘和初始化信號(hào)，以在延遲計(jì)數(shù)器初始化單元的控制下，根據(jù)第一系統(tǒng)時(shí)鐘生成延遲計(jì)數(shù)值；以及比較單元，用于將寫(xiě)入地址和延遲計(jì)數(shù)值進(jìn)行比較，并且當(dāng)寫(xiě)入地址和延遲計(jì)數(shù)值的差異為預(yù)定值時(shí)，控制讀取地址的生成。
5.根據(jù)權(quán)利要求2的設(shè)備，其特征在于，數(shù)據(jù)讀取單元包括讀取地址生成單元，用于接收讀取控制信號(hào)和第二系統(tǒng)時(shí)鐘，并且根據(jù)第二系統(tǒng)時(shí)鐘生成讀取地址；以及發(fā)送單元，用于從DPRAM的讀取地址中讀取數(shù)據(jù)，并且根據(jù)第二系統(tǒng)時(shí)鐘將數(shù)據(jù)傳輸?shù)降诙到y(tǒng)。
6.根據(jù)權(quán)利要求1的設(shè)備，其特征在于，數(shù)據(jù)記錄單元還用于接收第二系統(tǒng)時(shí)鐘，第二系統(tǒng)時(shí)鐘用于生成讀取控制信號(hào)。
7.一種用于在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備，包括接收單元，用于根據(jù)第一系統(tǒng)時(shí)鐘處理從第一系統(tǒng)接收到的數(shù)據(jù)；寫(xiě)入地址生成單元，用于根據(jù)第一系統(tǒng)時(shí)鐘而生成寫(xiě)入地址，并且控制讀取地址的生成；讀取地址生成單元，用于從寫(xiě)入地址生成單元接收控制信號(hào)，并且根據(jù)第二系統(tǒng)時(shí)鐘的控制信號(hào)，生成讀取地址；發(fā)送單元，用于根據(jù)第二系統(tǒng)時(shí)鐘，對(duì)要傳輸?shù)降诙到y(tǒng)的數(shù)據(jù)進(jìn)行處理；以及DPRAM，用于根據(jù)寫(xiě)入地址和讀取地址，在接收單元和發(fā)送單元之間處理數(shù)據(jù)。
8.根據(jù)權(quán)利要求7的設(shè)備，其特征在于，寫(xiě)入地址生成單元接收第二系統(tǒng)時(shí)鐘。
9.根據(jù)權(quán)利要求7的設(shè)備，其特征在于，寫(xiě)入地址生成單元包括時(shí)鐘監(jiān)視單元，用于監(jiān)視第二系統(tǒng)的狀態(tài)；寫(xiě)入地址輸出單元，用于根據(jù)第一系統(tǒng)時(shí)鐘和時(shí)鐘監(jiān)視單元的輸出，輸出寫(xiě)入地址，并且輸出延遲使能信號(hào)；延遲計(jì)數(shù)值輸出單元，用于根據(jù)第一系統(tǒng)時(shí)鐘和時(shí)鐘監(jiān)視單元的輸出輸出延遲計(jì)數(shù)值，以及延遲使能信號(hào)；以及比較單元，用于通過(guò)對(duì)寫(xiě)入地址和延遲計(jì)數(shù)值進(jìn)行比較，控制讀取地址的生成。
10.根據(jù)權(quán)利要求9的設(shè)備，其特征在于，時(shí)鐘監(jiān)視單元使用第一系統(tǒng)時(shí)鐘劃分第二系統(tǒng)時(shí)鐘，并且監(jiān)視第二系統(tǒng)是否準(zhǔn)備完畢，且處于正常狀態(tài)，當(dāng)確定第二系統(tǒng)已經(jīng)準(zhǔn)備完畢且處于正常狀態(tài)時(shí)，時(shí)鐘監(jiān)視單元輸出狀態(tài)正常信號(hào)作為使能狀態(tài)。
11.根據(jù)權(quán)利要求9的設(shè)備，其特征在于，寫(xiě)入地址輸出單元包括寫(xiě)入計(jì)數(shù)器初始化單元，用于當(dāng)寫(xiě)入計(jì)數(shù)器初始化單元接收到幀脈沖信號(hào)和從時(shí)鐘監(jiān)視單元輸出的使能狀態(tài)時(shí)，對(duì)寫(xiě)入計(jì)數(shù)器進(jìn)行初始化；以及寫(xiě)入計(jì)數(shù)器，用于根據(jù)第一系統(tǒng)時(shí)鐘和寫(xiě)入計(jì)數(shù)器初始化單元的控制，輸出寫(xiě)入地址，并且輸出寫(xiě)入地址的特定值作為延遲使能信號(hào)。
12.根據(jù)權(quán)利要求9的設(shè)備，其特征在于，延遲計(jì)數(shù)值輸出單元包括延遲計(jì)數(shù)器初始化單元，用于當(dāng)接收到從時(shí)鐘監(jiān)視單元輸出的使能狀態(tài)，并且從寫(xiě)入地址輸出單元輸出了延遲使能信號(hào)時(shí)，對(duì)延遲計(jì)數(shù)器進(jìn)行初始化；以及延遲計(jì)數(shù)器，用于根據(jù)第一系統(tǒng)時(shí)鐘和延遲計(jì)數(shù)器初始化單元的控制，輸出延遲計(jì)數(shù)值。
13.根據(jù)權(quán)利要求7的設(shè)備，其特征在于，寫(xiě)入地址輸出單元包括時(shí)鐘監(jiān)視單元，用于監(jiān)視第二系統(tǒng)的狀態(tài)；寫(xiě)入計(jì)數(shù)器初始化單元，用于當(dāng)寫(xiě)入計(jì)數(shù)器初始化單元接收到幀脈沖信號(hào)，并且從時(shí)鐘監(jiān)視單元輸出了第二系統(tǒng)的狀態(tài)正常信號(hào)時(shí)，對(duì)寫(xiě)入計(jì)數(shù)器進(jìn)行初始化；寫(xiě)入計(jì)數(shù)器，用于根據(jù)第一系統(tǒng)時(shí)鐘和寫(xiě)入計(jì)數(shù)器初始化單元的控制，輸出寫(xiě)入地址，并且輸出寫(xiě)入地址的特定值作為延遲使能信號(hào)；延遲計(jì)數(shù)器初始化單元，用于當(dāng)接收到第二系統(tǒng)的狀態(tài)正常信號(hào)和延遲使能信號(hào)時(shí)，對(duì)延遲計(jì)數(shù)器進(jìn)行初始化；延遲計(jì)數(shù)器，用于根據(jù)第一系統(tǒng)時(shí)鐘和延遲計(jì)數(shù)器初始化單元的控制，輸出延遲計(jì)數(shù)值；以及比較單元，用于對(duì)寫(xiě)入地址和延遲計(jì)數(shù)值進(jìn)行比較，并且控制讀取地址的生成。
14.一種在使用不同相位時(shí)鐘的第一和第二傳輸系統(tǒng)之間傳輸數(shù)據(jù)的方法，包括由第一傳輸系統(tǒng)監(jiān)視第二傳輸系統(tǒng)的狀態(tài)；當(dāng)?shù)诙鬏斚到y(tǒng)處于正常狀態(tài)時(shí)，根據(jù)第一系統(tǒng)時(shí)鐘生成寫(xiě)入地址；根據(jù)寫(xiě)入地址，通過(guò)對(duì)DPRAM進(jìn)行訪問(wèn)而記錄數(shù)據(jù)；根據(jù)第二系統(tǒng)時(shí)鐘信號(hào)和根據(jù)寫(xiě)入地址和第一及第二系統(tǒng)時(shí)鐘所生成的控制信號(hào)，生成讀取地址；以及根據(jù)讀取地址，從DPRAM中讀取數(shù)據(jù)。
15.根據(jù)權(quán)利要求14的方法，其特征在于，由第一系統(tǒng)提供第一系統(tǒng)時(shí)鐘，而由第二系統(tǒng)提供第二系統(tǒng)時(shí)鐘，第一和第二時(shí)鐘分別具有彼此不同的相位。
16.根據(jù)權(quán)利要求14的方法，其特征在于，當(dāng)從第一傳輸系統(tǒng)向第二傳輸系統(tǒng)傳輸數(shù)據(jù)時(shí)，第一系統(tǒng)的時(shí)鐘源顯示其基于第一傳輸系統(tǒng)，而第二系統(tǒng)的時(shí)鐘源顯示其基于第二傳輸系統(tǒng)。
17.根據(jù)權(quán)利要求14的方法，其特征在于，控制信號(hào)控制讀取地址的生成，從而當(dāng)從寫(xiě)入地址的生成時(shí)間開(kāi)始經(jīng)過(guò)了預(yù)定的時(shí)間間隔時(shí)，生成讀取地址。
18.根據(jù)權(quán)利要求14的方法，其特征在于，當(dāng)從第二傳輸系統(tǒng)向第一傳輸系統(tǒng)傳輸數(shù)據(jù)時(shí)，第一系統(tǒng)的時(shí)鐘源顯示其基于第二傳輸系統(tǒng)，而第二系統(tǒng)的時(shí)鐘源顯示其基于第一傳輸系統(tǒng)。
19.一種在使用不同相位時(shí)鐘的傳輸系統(tǒng)之間傳輸數(shù)據(jù)的方法，包括由第二傳輸系統(tǒng)監(jiān)視第一傳輸系統(tǒng)的狀態(tài)；當(dāng)確定第一傳輸系統(tǒng)處于正常狀態(tài)時(shí)，生成寫(xiě)入地址；以及在生成寫(xiě)入地址之后經(jīng)過(guò)預(yù)定時(shí)間時(shí)，生成讀取地址，由第一和第二傳輸系統(tǒng)的系統(tǒng)時(shí)鐘和所生成的寫(xiě)入地址控制讀取地址的生成。
20.根據(jù)權(quán)利要求19的方法，其特征在于，在經(jīng)過(guò)預(yù)定的時(shí)間之前不生成讀取地址。
全文摘要
公布了一種在使用不同相位時(shí)鐘源的傳輸系統(tǒng)之間進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備和方法。在監(jiān)視對(duì)方傳輸系統(tǒng)的狀態(tài)之后，當(dāng)對(duì)方的傳輸系統(tǒng)處于正常狀態(tài)時(shí)，根據(jù)第一系統(tǒng)時(shí)鐘生成寫(xiě)入地址，在從寫(xiě)入地址的生成時(shí)間開(kāi)始經(jīng)過(guò)預(yù)定時(shí)間間隔之后，生成讀取地址。通過(guò)生成寫(xiě)入地址和經(jīng)過(guò)一定時(shí)間間隔后生成讀取地址，可以防止在同一時(shí)間生成寫(xiě)入地址和讀取地址，從而能夠防止地址沖突和由于地址沖突而導(dǎo)致的數(shù)據(jù)丟失。
文檔編號(hào)H04L25/05GK1428983SQ0215696
公開(kāi)日2003年7月9日 申請(qǐng)日期2002年12月24日 優(yōu)先權(quán)日2001年12月24日
發(fā)明者黃寅載 申請(qǐng)人:Lg電子株式會(huì)社