專利名稱：將8兆數(shù)據(jù)分配到4個2兆通道傳輸?shù)木W(wǎng)絡(luò)適配器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及數(shù)字電視傳輸系統(tǒng)網(wǎng)絡(luò)適配技術(shù)，具體地說涉及一種基于MPEG-2/DVB標(biāo)準(zhǔn)的能將8兆數(shù)據(jù)分配到4個2兆通道數(shù)字化傳輸網(wǎng)絡(luò)適配裝置。
本實用新型的目的是這樣實現(xiàn)的，構(gòu)造一種能將8兆數(shù)據(jù)分配到4個2兆通道傳輸?shù)木W(wǎng)絡(luò)適配裝置，該裝置包括ASI異步串行輸入接口單元(11)、可編程邏輯單元(12-14)、輸入FIFO緩存單元(15)，數(shù)字信號處理器(16)、輸出FIFO緩存單元(18-21)、E1接口輸出單元(22)、E2接口輸出單元(23)；還包括FLASH存儲器(17)向所述數(shù)字信號處理器(16)提供下位機程序。其中各裝置之間的連接關(guān)聯(lián)安排為可編程邏輯單元(12-14)接收來自ASI異步串行輸入接口單元(11)的并行數(shù)據(jù)流，輸入FIFO緩存單元(15)接收來自可編程邏輯單元(12-14)的同步數(shù)據(jù)；數(shù)字信號處理器(16)接收來自輸入FIFO緩存單元(15)緩存后的數(shù)據(jù)流。
具體地說，按照本實用新型提供的將8兆數(shù)據(jù)分配到4個2兆通道傳輸?shù)木W(wǎng)絡(luò)適配裝置，所述輸入FIFO緩存單元(15)將來自包含在可編程邏輯單元(12-14)的同步模塊(12)輸出的同步數(shù)據(jù)流緩存后送到數(shù)字信號處理器(16)，數(shù)據(jù)處理器(16)將其成幀后輸出給輸出FIFO緩存單元(18-21)，所述的包含在可編程邏輯單元(12-14)中的控制模塊(13)輸出控制信號給數(shù)字信號處理器(16)。
按照本實用新型提供的將8兆數(shù)據(jù)分配到4個2兆通道傳輸?shù)木W(wǎng)絡(luò)適配裝置，所述輸出FIFO緩存單元(18-21)將來自數(shù)字信號處理器(16)的成幀數(shù)據(jù)流緩存后送到包含在可編程邏輯單元(12-14)中的串并轉(zhuǎn)換模塊(14)，串并轉(zhuǎn)換模塊(14)進行并串轉(zhuǎn)換后輸出串行數(shù)據(jù)給E1接口單元(22)或E2接口單元(23)。
實施本實用新型提供的將8兆數(shù)據(jù)分配到4個2兆通道傳輸?shù)木W(wǎng)絡(luò)適配裝置，由于E1接口是PDH、SDH和ATM等設(shè)備中的一個最基本的接口，標(biāo)準(zhǔn)的MPEG-2廣播電視、會議電視、監(jiān)控等傳輸速率為2-8Mbps。本實用新型可根據(jù)用戶對圖象質(zhì)量的要求靈活選擇傳輸?shù)乃俾?，不需要增加昂貴的光纖分復(fù)用設(shè)備，節(jié)約信道，節(jié)省資金。
圖3是

圖1框圖中數(shù)字信號處理器(16)部分的電路原理圖；圖4是圖1框圖中ASI異步串行輸入接口單元(11)部分和E2接口輸出部分(23)的電路原理圖；圖5是圖1框圖中FLASH存儲器部分(17)電路原理圖；圖6、7是圖1框圖中可編程邏輯芯片部分(12-14)的電路原理圖；圖8是圖1框圖中E1接口輸出(22)部分電路原理圖；圖9是圖1框圖中輸入FIFO緩存單元(15)和輸出FIFO緩存單元(18-21)的電路原理圖。
圖3示出圖1中的數(shù)字信號處理芯片(16)部分的電路原理圖，如圖所示，這部分主要包括型號為TMS320VC5402的集成電路。
圖4示出圖1中的ASI異步串行輸入接口單元(11)部分和E2接口輸出部分(23)的電路原理圖，如圖所示，ASI異步串行輸入接口單元主要包括型號為CY7B933的集成電路，E2接口輸出部分主要包括型號為TXC02050的集成電路。
圖5示出圖1中的FLASH存儲器部分(17)的電路原理圖，如圖所示，這部分主要包括型號為SST39VF400A的集成電路。
圖6、7示出圖1中的可編程邏輯單元部分(12-14)的電路原理圖，如圖所示，這部分主要包括型號為EP1K30QC208-3的集成電路。
圖8示出圖1中的E1接口輸出(22)部分電路原理圖，如圖所示，這部分主要包括型號為XRT82L24的集成電路。
由于當(dāng)前的數(shù)字電視傳輸系統(tǒng)(SDH/PDH)中，有大量的E1網(wǎng)絡(luò)資源。而本實用新型的裝置提供了一種充分利用E1接口信道，在發(fā)送端把8M的TS流信號分接捆綁成4路標(biāo)準(zhǔn)E1接口速率數(shù)據(jù)流。這樣在只傳兩三路或一路電視節(jié)目的情況下不需占用DS3(45M)接口、省去數(shù)字視音頻復(fù)用器，有利于節(jié)省信道，提供圖象、聲音的質(zhì)量和可靠性。該裝置還可利用現(xiàn)有通信電話網(wǎng)的局間數(shù)字中繼(E1口，速率為2048kbit/s)進行實時圖像傳輸，例如用于電信系統(tǒng)對程控機房的實時圖像監(jiān)控，從而達到無人值守的要求。除此之外，在其它利用通信電話網(wǎng)實現(xiàn)遠距離、集中、實時圖像傳輸?shù)念I(lǐng)域也有著廣泛的應(yīng)用前景。
權(quán)利要求1.一種將8兆數(shù)據(jù)分配到4個2兆通道傳輸?shù)木W(wǎng)絡(luò)適配裝置，其特征在于，包括ASI異步串行輸入接口單元(11)、可編程邏輯單元(12-14)、輸入FIFO緩存單元(15)，數(shù)字信號處理器(16)、輸出FIFO緩存單元(18-21)、E1接口輸出單元(22)、E2接口輸出單元(23)，還包括FLASH存儲器(17)向所述數(shù)字信號處理器(16)提供下位機程序；其中各裝置之間的連接關(guān)聯(lián)安排為所述的可編程邏輯單元(12-14)接收來自ASI異步串行輸入接口單元(11)的并行數(shù)據(jù)流；所述的輸入FIFO緩存單元(15)接收來自可編程邏輯單元(12-14)的同步數(shù)據(jù)；所述的數(shù)字信號處理器(16)接收來自輸入FIFO緩存單元(15)緩存后的數(shù)據(jù)流。
2.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)適配裝置，其特征在于，所述輸入FIFO緩存單元(15)將來自包含在可編程邏輯單元(12-14)的同步模塊(12)輸出的同步數(shù)據(jù)流緩存后送到數(shù)字信號處理器(16)，數(shù)據(jù)處理器(16)將其成幀后輸出給輸出FIFO緩存單元(18-21)，所述的包含在可編程邏輯單元(12-14)中的控制模塊(13)輸出控制信號給數(shù)字信號處理器(16)。
3.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)適配裝置，其特征在于，所述輸出FIFO緩存單元(18-21)將來自數(shù)字信號處理器(16)的成幀數(shù)據(jù)流緩存后送到包含在可編程邏輯單元(12-14)中的串并轉(zhuǎn)換模塊(14)，串并轉(zhuǎn)換模塊(14)進行并串轉(zhuǎn)換后輸出串行數(shù)據(jù)給E1接口單元(22)或E2接口單元(23)。
專利摘要一種將8兆數(shù)據(jù)分配到4個2兆通道傳輸?shù)木W(wǎng)絡(luò)適配器，包括ASI異步串行輸入接口單元、輸入FIFO緩存單元、數(shù)字信號處理器、可編程邏輯單元、輸出FIFO緩存單元、E2接口輸出單元、E1接口輸出單元和FLASH存儲器。數(shù)字信號處理器接收來自FIFO的6～8M TS信號，將其成幀后通過E2接口單元或4×E1接口單元輸出到E2或E1網(wǎng)絡(luò)上進行傳輸。
文檔編號H04N7/015GK2547080SQ0223479
公開日2003年4月23日 申請日期2002年5月20日 優(yōu)先權(quán)日2002年5月20日
發(fā)明者王久雨 申請人:北京數(shù)碼視訊科技有限公司