專利名稱：數(shù)字基帶系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及處理輸出和輸入數(shù)據(jù)的通信系統(tǒng)。更具體地說，本發(fā)明涉及處理包含報(bào)頭和有效負(fù)載的分組的基帶單元。
背景技術(shù)：
雖然本發(fā)明適用于各種通信系統(tǒng)，不過將在把焦點(diǎn)集中于遵守藍(lán)牙基帶規(guī)范的短程無線電通信系統(tǒng)的一個(gè)實(shí)施例的情況下，說明本發(fā)明，所述藍(lán)牙基帶規(guī)范可在“Specification of the BluetoothSystem”1.0B版，Bluetooth Special Interest Group(SIG)，1999年12月1日中找到。
在不需要購買、攜帶或連接電纜的情況下，簡易地連接各種計(jì)算和通信裝置的強(qiáng)烈愿望已由幾家公司實(shí)現(xiàn)。Bluetooth SpecialInterest Group(SIG)和IEEE無線個(gè)人區(qū)域網(wǎng)(WPAN)標(biāo)準(zhǔn)化組802.15正在致力于能夠?qū)崿F(xiàn)諸如計(jì)算機(jī)、蜂窩電話機(jī)、打印機(jī)和數(shù)字照相機(jī)之類便攜式和/或固定電子消費(fèi)產(chǎn)品之間的無線ad-hoc連接性的短程無線電通信系統(tǒng)的規(guī)范。這種通信系統(tǒng)可管理本地小區(qū)域內(nèi)多個(gè)三個(gè)的面向同步連接(SCO)的鏈路(主要用于64kbit/s速率的語音傳輸)，和多達(dá)七個(gè)的分別支持最大速率為433.9和723.2kbit/s的對稱和不對稱數(shù)據(jù)傳送的異步無連接(ACL)鏈路。無線電子系統(tǒng)以2.4GHz在全球適用的非許可工業(yè)、科學(xué)和醫(yī)學(xué)(ISM)頻帶中工作，在小于1mW的發(fā)射功率下，覆蓋最高達(dá)10米的距離，并且結(jié)合時(shí)分多址訪問(TDMA)方案，應(yīng)用頻率跳躍通過空中以1Mbit/s的符號速率傳送數(shù)據(jù)。商業(yè)化產(chǎn)品中接受這種新通信技術(shù)的關(guān)鍵在于設(shè)計(jì)可嵌入現(xiàn)有及未來的便攜式和固定電子消費(fèi)裝置中的低功率、小尺寸、低成本無線電子系統(tǒng)。
已知的藍(lán)牙收發(fā)器結(jié)構(gòu)在一個(gè)信號處理鏈內(nèi)使用數(shù)個(gè)模塊。從而，至少一個(gè)信號處理鏈被用于發(fā)射分組，至少另一個(gè)信號處理鏈被用于接收分組。例如，在發(fā)射器鏈中，通過相應(yīng)的邏輯通道，用戶同步數(shù)據(jù)，用戶異步數(shù)據(jù)或者用戶等時(shí)數(shù)據(jù)被發(fā)送給面向同步連接(SCO)鏈路用發(fā)射緩沖器和異步無連接(ACL)鏈路用緩沖器。如同藍(lán)牙系統(tǒng)的規(guī)范中所述那樣，起源于鏈路管理器協(xié)議的控制信息也可被送給ACL緩沖器。多個(gè)ACL和SCO緩沖器中每個(gè)ACL和SCO緩沖器中的存儲(chǔ)信息代表要通過鏈路傳送的有效負(fù)載。傳送有效負(fù)載前，通過附加循環(huán)冗余校驗(yàn)(CRC)位，加密，白化，和可選地利用比率1/3或2/3正向糾錯(cuò)(FEC)碼進(jìn)行編碼，處理有效負(fù)載。可借助CRC發(fā)生器，加密模塊，白化濾波器和FEC編碼模塊實(shí)現(xiàn)上述處理。并行地，分組報(bào)頭由鏈路控制器組合，并保存在發(fā)射報(bào)頭寄存器中。通過附加來自于HEC發(fā)生器的差錯(cuò)檢驗(yàn)(HEC)位，利用相應(yīng)的濾波器白化，以及借助相應(yīng)的FEC編碼模塊，以比率1/3FEC碼編碼，處理報(bào)頭。通過首先連接濾波和編碼后的報(bào)頭和有效負(fù)載信息，隨后在所得到的位串前加上存取碼，獲得無線電幀。最后，無線電幀被轉(zhuǎn)發(fā)給模擬無線電前端，以便在頻率f(n)下發(fā)射。f(n)的值由跳頻選擇部件提供。
相應(yīng)的接收器鏈可具有下述特征。當(dāng)存取碼相關(guān)器在頻率f(n)下檢測到無線電幀的到達(dá)時(shí)，觸發(fā)事件開始接收器鏈中的處理。報(bào)頭信息從接收的幀中被提取，利用FEC解碼器解碼，利用去白化濾波器去白化，借助HEC檢驗(yàn)?zāi)K檢驗(yàn)，并被保存在接收報(bào)頭寄存器中。當(dāng)HEC檢驗(yàn)成功時(shí)，接收器可開始分別利用FEC解碼器、去白化濾波器、解密模塊和CRC檢驗(yàn)?zāi)K，對有效負(fù)載信息進(jìn)行解碼、去白化、解密、和CRC檢驗(yàn)。當(dāng)CRC檢驗(yàn)成功時(shí)，根據(jù)接收的分組的類型，分組被保存在接收SCO緩沖器，或者被保存在ACL緩沖器中。通過用戶同步數(shù)據(jù)、用戶異步數(shù)據(jù)和用戶等時(shí)數(shù)據(jù)用邏輯通道，有效負(fù)載從接收緩沖器被傳送到同步或異步I/O端口。如果在接收ACL緩沖器中已收到鏈路管理器控制器信息，那么它被轉(zhuǎn)發(fā)給鏈路管理器協(xié)議。
鏈路控制器配置、監(jiān)視和控制發(fā)射器和接收器鏈，以致可以數(shù)種狀態(tài)操作基帶。
基于連續(xù)信號處理模塊之間的速率轉(zhuǎn)換的數(shù)字基帶系統(tǒng)的當(dāng)前實(shí)現(xiàn)的已知缺陷是速率轉(zhuǎn)換延遲，速率轉(zhuǎn)換邏輯開銷和能耗。
已知的緩沖器實(shí)現(xiàn)的缺陷是對可變長度分組來說內(nèi)存效率低，以及缺乏可尋址性(addressability)和分配靈活性。
于是，本發(fā)明的目的是克服現(xiàn)有技術(shù)的缺陷，提供一種可用在現(xiàn)有及未來設(shè)備中的低功率、小尺寸、低成本的基帶系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明提供一種短程無線電通信系統(tǒng)用基帶系統(tǒng)。它遵守藍(lán)牙基帶規(guī)范，非常適合于有效硬件實(shí)現(xiàn)，提供低功率、小尺寸和低成本無線電子系統(tǒng)設(shè)計(jì)?；鶐到y(tǒng)包括收發(fā)器單元和緩沖器單元，從而系統(tǒng)具有高效的門計(jì)數(shù)和降低的能耗。
收發(fā)器的設(shè)計(jì)以具有分布式數(shù)據(jù)通路流控制的流水線信號處理為基礎(chǔ)。收發(fā)器單元處理輸出(outgoing)和輸入(incoming)的分組，并包括順序連接的若干信號處理單元，從而每個(gè)信號處理單元由共同的時(shí)鐘信號計(jì)時(shí)。模式線與每個(gè)信號處理單元連接，以便在發(fā)射模式和接收模式之間轉(zhuǎn)換每個(gè)信號處理單元。與每個(gè)信號處理單元連接的控制線以發(fā)射模式向一個(gè)或多個(gè)在前信號處理單元傳遞流控制信息，或者以接收模式向一個(gè)或多個(gè)后續(xù)信號處理單元傳遞流控制信息。所述的裝置也可僅僅被實(shí)現(xiàn)成發(fā)射器或者接收器，從而可省略模式線。
緩沖器單元包括應(yīng)用靈活內(nèi)存管理概念的緩沖器系統(tǒng)，所述靈活內(nèi)存管理概念導(dǎo)致在門計(jì)數(shù)及功耗方面，緩沖器或存儲(chǔ)元件的有效實(shí)現(xiàn)，并且提供為可變長度用戶分組動(dòng)態(tài)分配內(nèi)存的靈活性。
保存第一處理單元和第二處理單元的數(shù)據(jù)的緩沖器系統(tǒng)包括若干存儲(chǔ)元件，從而每個(gè)存儲(chǔ)元件具有第一存儲(chǔ)單元和第二存儲(chǔ)單元。為在第一和第二模式之間轉(zhuǎn)換各個(gè)存儲(chǔ)元件，設(shè)置了開關(guān)子系統(tǒng)。每個(gè)第一存儲(chǔ)單元可由第一處理單元按照第一模式尋址，而每個(gè)第二存儲(chǔ)單元可由第二處理單元按照第一模式尋址。每個(gè)第二存儲(chǔ)單元可由第一處理單元按照第二模式尋址，而每個(gè)第一存儲(chǔ)單元可由第二處理單元按照第二模式尋址。
每個(gè)信號處理單元可包括一個(gè)多路復(fù)用器，以使多個(gè)信號能夠由一個(gè)信號處理單元處理或產(chǎn)生。此外，每個(gè)信號處理單元可包括一個(gè)位于其輸入端的多路復(fù)用器和一個(gè)位于其輸出端的多路分解器。這種結(jié)構(gòu)的優(yōu)點(diǎn)在于每個(gè)信號處理單元可用于發(fā)射模式和接收模式，允許功能元件和門電路的部分復(fù)用。
每個(gè)信號處理單元可通過邏輯單元與控制線連接。這種結(jié)構(gòu)的優(yōu)點(diǎn)在于如果產(chǎn)生處理延遲，易于通知并暫時(shí)停止其它信號處理單元。此外，實(shí)際上，相同的控制線和邏輯單元可用于接收模式和發(fā)射模式。
如果邏輯單元包括OR門，那么可獲得簡單的結(jié)構(gòu)。
流控制信息可包括向接收保持信息的信號處理單元指示停止處理的保持信息。這樣，可實(shí)現(xiàn)臨時(shí)停止處理的有效機(jī)構(gòu)。
每個(gè)信號處理單元可被用于發(fā)射和接收模式。其優(yōu)點(diǎn)在于只需建立一個(gè)信號處理鏈，從而可節(jié)省門計(jì)數(shù)。
當(dāng)每個(gè)存儲(chǔ)元件包括用于保存數(shù)據(jù)的若干單元時(shí)，可實(shí)現(xiàn)簡單的存儲(chǔ)元件結(jié)構(gòu)。
第一地址解碼器可選擇一個(gè)供第一處理單元寫入和讀取數(shù)據(jù)的存儲(chǔ)元件。第二地址解碼器選擇一個(gè)供第二處理單元寫入和讀取數(shù)據(jù)的存儲(chǔ)元件。通過利用這種結(jié)構(gòu)，可獨(dú)立對每個(gè)或多個(gè)存儲(chǔ)元件尋址。這可導(dǎo)致子儲(chǔ)塊的靈活分配和選擇。
開關(guān)子系統(tǒng)可包括若干訪問開關(guān)。每個(gè)訪問開關(guān)與一個(gè)存儲(chǔ)元件連接。這種結(jié)構(gòu)的優(yōu)點(diǎn)是能夠?qū)崿F(xiàn)靈活的訪問。
如果控制器單元具有控制每個(gè)訪問開關(guān)的訪問開關(guān)寄存器，那么其優(yōu)點(diǎn)在于可實(shí)現(xiàn)控制訪問開關(guān)用的簡單控制機(jī)構(gòu)。
提供一種把第一處理單元和第二處理單元的數(shù)據(jù)保存在包含若干存儲(chǔ)元件的緩沖器系統(tǒng)中的方法。每個(gè)存儲(chǔ)元件包含第一子儲(chǔ)單元和第二存儲(chǔ)單元。所述方法包括下述步驟在第一模式和第二模式之間轉(zhuǎn)換每個(gè)存儲(chǔ)元件，在第一模式下，每個(gè)第一存儲(chǔ)單元由第一處理單元尋址，每個(gè)第二存儲(chǔ)單元由第二處理單元尋址，在第二模式下，每個(gè)第二存儲(chǔ)單元由第一處理單元尋址，每個(gè)第一存儲(chǔ)單元由第二處理單元尋址。
所述方法還可包括選擇多個(gè)存儲(chǔ)元件，并把它們組合成一個(gè)或多個(gè)存儲(chǔ)塊。其優(yōu)點(diǎn)在于可為單時(shí)隙和/或多時(shí)隙分組動(dòng)態(tài)分配內(nèi)存?？蛇x擇內(nèi)存的大小是靈活的。
可單獨(dú)使用每個(gè)存儲(chǔ)元件和每個(gè)存儲(chǔ)塊。這導(dǎo)致內(nèi)存使用方面的廣泛靈活性。


下面參考附圖，舉例詳細(xì)說明本發(fā)明的優(yōu)選實(shí)施例。
圖1表示了基帶系統(tǒng)的組件的示意圖。
圖2表示收發(fā)器單元的示意圖。
圖3表示收發(fā)器信號處理鏈裝置的示意圖。
圖4表示信號處理單元及其連接線路的細(xì)節(jié)。
圖5表示緩沖器單元的示意圖。
圖6表示有效負(fù)載緩沖器的結(jié)構(gòu)。
圖7表示緩沖器系統(tǒng)的細(xì)節(jié)。
圖8表示緩沖器開關(guān)的示意圖。
附圖只是用于舉例說明，不必按比例表現(xiàn)本發(fā)明的實(shí)際例子。
具體實(shí)施例方式
雖然本發(fā)明適用于各種通信系統(tǒng)，不過將在把焦點(diǎn)集中于遵守藍(lán)牙基帶規(guī)范的短程無線電通信系統(tǒng)的一個(gè)實(shí)施例的情況下，說明本發(fā)明。附圖中，相同的附圖標(biāo)記用于表示相同或相似的部分。
圖1圖解說明在硬件/固件平臺(tái)之上的基帶結(jié)構(gòu)的映象，所述硬件/固件平臺(tái)實(shí)現(xiàn)短程無線電通信系統(tǒng)的基帶系統(tǒng)8。以固件實(shí)現(xiàn)鏈路管理器和鏈路控制器(出于清楚的原因，圖中未示出它們)。在嵌入微控制器11上的實(shí)時(shí)操作系統(tǒng)上執(zhí)行代碼，所述微控制器11通過系統(tǒng)總線1與總線解碼器5，以及未示出的諸如存儲(chǔ)器、總線仲裁器、中斷控制器、計(jì)時(shí)器以及外部接口之類裝置互連。嵌入微控制器11可以是ARM7TDMI微控制器。AMBA先進(jìn)系統(tǒng)總線(ASB)可用作系統(tǒng)總線1，從而AMBA代表在“AMBA Specification Rev.D”(Advanced RISC Machines Ltd.(ARM)，Cambridge UK，1997年4月)中描述的先進(jìn)微控制器總線結(jié)構(gòu)。系統(tǒng)總線1與外圍單元10(下面也稱為第一處理單兇10)和基帶單元7連接，第一處理單元10可以是語音編碼器/解碼器或者數(shù)據(jù)發(fā)送器/接收器，基帶單元7包括緩沖器單元50和收發(fā)器單元20。緩沖器單元50包括緩沖器系統(tǒng)60，并且通過收發(fā)器總線2與收發(fā)器單元20互連。收發(fā)器單元20包括用于信號處理的通信裝置30(下面稱為收發(fā)器信號處理鏟裝置30)。收發(fā)器單元20通過RF(無線電前端)接口3與模擬無線電前端4連接。
緩沖器單元50實(shí)現(xiàn)發(fā)射(TX)和接收(RX)緩沖器，而收發(fā)器單元20實(shí)現(xiàn)發(fā)射器和接收器鏈的所有數(shù)字信號處理功能。緩沖器單元50、第一處理單元10和在微控制器11上執(zhí)行的固件通過系統(tǒng)1相互通信。緩沖器單元50從而可被實(shí)現(xiàn)為ASB從屬外圍設(shè)備，它允許把所有硬件寄存器和緩沖器映射到微控制器的地址空間中，并產(chǎn)生硬件中時(shí)間緊要事件的ARM7TDMI中斷。
圖2描繪了短程通信系統(tǒng)用收發(fā)器單元20的方框圖。收發(fā)器單元20包括與收發(fā)器控制器22互連的收發(fā)器信號處理鏈裝置30，收發(fā)器控制器22包括分組組成器(分解器)23、收發(fā)器有限狀態(tài)機(jī)24和時(shí)間同步單元25。
收發(fā)器單元20通過收發(fā)器總線2與緩沖器單元50通信。通過控制信號X_BB_WR和X_BB_WREN，借助用X_BB_D標(biāo)記的數(shù)據(jù)總線，可把數(shù)據(jù)寫入具有在總線X_BB_A指示的地址的相應(yīng)有效負(fù)載緩沖器，或者從所述相應(yīng)有效負(fù)載緩沖器讀取所述數(shù)據(jù)。信號X_BB_CMD控制收發(fā)器單元20的收發(fā)器有限狀態(tài)機(jī)24，而信號X_BB_IRQ0和X_BB_IRQ1分別向未示出的基帶中斷控制器指示已發(fā)生時(shí)鐘事件，或者已在收發(fā)器信號處理鏈裝置30中檢測到分組接收事件。
收發(fā)器單元20通過無線電前端4與RF接口3通信。收發(fā)器信號處理鏈裝置30在接口線路X_RF_DATA_TX以串行位流的形式輸出無線電幀，而接口線路X_RF_DATA_RX被用于處理輸入的無線電幀。在由接口線路X_RF_FREQ指示的頻率下，通過無線電鏈路發(fā)射或接收輸出和輸入的無線電幀。在無線電前端4和收發(fā)器單元20之間，在線路X_RF_CTRL上交換控制信息。
在收發(fā)器控制器22中，執(zhí)行兩個(gè)或更多通信裝置(未示出)之間的計(jì)時(shí)同步，利用收發(fā)器有限狀態(tài)機(jī)24對收發(fā)器信號處理步驟排序，利用分組組成器(分解器)23組合和分解輸出和輸入的分組。在傳輸數(shù)據(jù)的同時(shí)，分組組成器23通過收發(fā)器總線2讀取恰當(dāng)?shù)膱?bào)頭寄存器和尋址有效負(fù)載緩沖器，串行化32位寬信息塊，把所得到的串行位串移動(dòng)到收發(fā)器信號處理鏈裝置30中。在接收數(shù)據(jù)的同時(shí)，分組組成器(分解器)23處理輸入的位串，并在把信息塊保存在報(bào)頭寄存器或者可尋址緩沖器中之前，最終對輸入的位串進(jìn)行串行到并行處理，下面進(jìn)一步說明。
如箭頭所示，在收發(fā)器控制器22和收發(fā)器信號處理鏈裝置30之間交換有效負(fù)載和報(bào)頭數(shù)據(jù)。此外，在收發(fā)器控制器22和收發(fā)器信號處理鏈裝置30之間傳遞MODE、CONTROL、HOLD_OUT、HOLD_IN、HEC_OK、CRC_OK和TRIGGER信號。
參見圖3，圖3表示收發(fā)器信號處理鏈裝置30，下面簡稱為通信裝置30的示意圖。通信裝置30包括實(shí)現(xiàn)報(bào)頭檢錯(cuò)(HEC)、增白(WHI)、正向糾錯(cuò)(FEC)、存取碼相關(guān)性(ACC)、循環(huán)冗余校驗(yàn)(CRC)和加密(CRY)功能所需的數(shù)個(gè)信號處理單元40，由此標(biāo)記各個(gè)方框。每個(gè)信號處理單元包括位于其輸入端和輸出端的一個(gè)多路復(fù)用單元42、43，圖4中更詳細(xì)地描述了多路復(fù)用單元42、43。信號處理單元40順序連接，從而均由在時(shí)鐘線32上提供的公共時(shí)鐘信號計(jì)時(shí)。此外，每個(gè)信號處理單元40與模式線34、數(shù)據(jù)總線35和控制線36連接?？刂菩盘朚ODE、HOLD_IN和HOLD_OUT與數(shù)據(jù)總線35一起被用于配置和控制收發(fā)器鏈內(nèi)的信號處理單元40。用HFS標(biāo)記的跳頻選擇由跳頻單元41執(zhí)行。
收發(fā)器有限狀態(tài)機(jī)24通過利用模式線34上的信號MODE控制多路復(fù)用器42、多路分解器43和信號處理單元40，可關(guān)于發(fā)射模式和接收模式配置通信裝置30。在發(fā)射模式下，信號處理單元40被配置并彼此連接，從而根據(jù)報(bào)頭和有效負(fù)載產(chǎn)生無線電幀。提供用MT標(biāo)記的發(fā)射多路復(fù)用器，組合報(bào)頭和有效負(fù)載通路。以1Mbit/s的速率在RF接口線X_RF_DATA_TX，以串行連續(xù)位串的形式輸出幀。在接收模式下，信號處理單元40被配置和連接成以致在輸入的無線電幀作為報(bào)頭和有效負(fù)載被轉(zhuǎn)發(fā)給分組分解器23之前，信號處理單元40按照相反的順序處理線路X_RF_DATA_RX上的輸入無線電幀。從而，用MR標(biāo)記的接收多路分解器被安排成把位流分成報(bào)頭和有效負(fù)載。
通信裝置30的信號處理鏈以具有通過控制線36傳送的數(shù)據(jù)通路流控制，下面稱為流控制信息的流水線式信號處理結(jié)構(gòu)為基礎(chǔ)。流水線中的所有信號處理單元40使用相同的信號處理積木式結(jié)構(gòu)，并且由1MHz的公共時(shí)鐘信號計(jì)時(shí)。通過在發(fā)射通路中使用反饋流控制機(jī)制，在接收通路中使用前饋控制，可向RF接口3提供和從RF接口3接受持續(xù)1Mbit/s位流，避免各個(gè)信號處理單元40的輸入端和輸出端之間成本高的數(shù)據(jù)速率轉(zhuǎn)換。流控制信息通過包含OR門的邏輯單元38，被轉(zhuǎn)發(fā)給下一信號處理單元40，或者被回送給前一信號處理單元40。用MC標(biāo)記的控制多路分解器被安排在控制線36內(nèi)，以便為報(bào)頭通路和有效負(fù)載通路分離流控制信息。
圖4表示一個(gè)信號處理單元40的一般結(jié)構(gòu)的細(xì)節(jié)。這里，它包括由在時(shí)鐘線32上提供的時(shí)鐘信號同步計(jì)時(shí)的組合邏輯單元44、數(shù)據(jù)輸入寄存器45、兩個(gè)配置寄存器46，和狀態(tài)寄存器47。組合邏輯單元44和狀態(tài)寄存器47一起實(shí)現(xiàn)發(fā)射和接收通路中所需的信號處理單元40的功能。信號處理單元40包括位于其輸入端的多路復(fù)用器42，接收線路TX_DATA_IN或者RX_DATA_IN上的位串。多路復(fù)用器42與數(shù)據(jù)輸入寄存器45連接，數(shù)據(jù)輸入寄存器45通過regData_in線向組合邏輯單元44提供數(shù)據(jù)。在信號處理單元40的輸出端，安排一個(gè)多路分解器43。多路分解器43從組合邏輯單元44接收其輸入，并且根據(jù)發(fā)射模式或接收模式，或者向下一信號處理單元40輸出TX_DATA_OUT信號，或者輸出RX_DATA_OUT信號，所述RX_DATA_OUT信號被送給接收信號處理鏈中的下一信號處理單元40。
寄存器45、46、47被用于連續(xù)記錄來自多路寄存器42的位流的時(shí)間，保存可外部加載的配置數(shù)值，以及保持和向組合邏輯單元44的輸入端反饋狀態(tài)信息。
在信號處理單元40可開始處理數(shù)據(jù)之前，它必須被復(fù)位和配置。通過升高信號RESTART，清除數(shù)據(jù)輸入寄存器45和狀態(tài)寄存器47。當(dāng)升高兩個(gè)信號RESTART和LOAD時(shí)，模式線34上的外部信號MODE的值和在CONTROL數(shù)據(jù)總線35上提供的其它與模塊相關(guān)的配置參數(shù)被保存在配置寄存器46中。一旦信號RESTART被釋放，在線路TX_DATA_IN或RX_DATA_IN上提供的一串二進(jìn)制位被時(shí)鐘輸入輸入寄存器45。根據(jù)這些二進(jìn)制位及保存在配置和狀態(tài)寄存器46、47中的參數(shù)，組合邏輯單元44產(chǎn)生位串，所述位串通過多路分解器43在線路TX_DATA_OUT或RX_DATA_OUT被輸出。
通過控制線36傳送流控制信息升高信號HOLD_IN導(dǎo)致邏輯單元38升高HOLD_OUT和HOLD，從而禁用數(shù)據(jù)輸入和狀態(tài)寄存器45、47的時(shí)鐘。這種情況下，信號處理單元40停止處理，即，新的輸入值被忽略，信號處理單元40的內(nèi)部狀態(tài)保持不變，輸出信號的值被保持。
在發(fā)射模式下，每個(gè)信號處理單元40的輸出位串的長度總是大于(或等于)輸入位串的長度，因?yàn)樾盘柼幚韱卧?0可實(shí)現(xiàn)通道編碼或附加奇偶校驗(yàn)位。當(dāng)利用1MHz的相同時(shí)鐘頻率時(shí)鐘輸出兩個(gè)位串時(shí)，每當(dāng)信號處理單元40在輸出位串中插入另外的二進(jìn)制位時(shí)，它必須凍結(jié)流水線中的所有在前信號處理單元40。通過升高信號STALL，停止在前的信號處理單元40，STALL信號通過邏輯單元38，以HOLD命令的形式在控制線36上傳回給流水線中的在先信號處理單元40。反饋環(huán)從而控制發(fā)射通路中的數(shù)據(jù)流。通過邏輯單元38發(fā)送STALL信號，并且HOLD信號被組合邏輯單元44接收。這里，邏輯單元38包括OR門。
在接收模式下，每個(gè)信號處理單元40的輸出位串的長度總是小于(或等于)輸入位串的長度，因?yàn)樾盘柼幚韱卧?0可實(shí)現(xiàn)通道解碼或除去奇偶校驗(yàn)位。當(dāng)利用相同的時(shí)鐘信號對輸入和輸出位串計(jì)時(shí)時(shí)，相應(yīng)的信號處理單元40必須向接收處理鏈中的下一信號處理單元40指出在其輸出端沒有提供任何有效數(shù)據(jù)。這種情況下，流水線中的所有在前信號處理單元40必須停止處理輸入數(shù)據(jù)。通過升高信號STALL，凍結(jié)流水線中的所有隨后信號處理單元40，信號STALL通過邏輯單元38在控制線36上作為HOLD命令被轉(zhuǎn)發(fā)給下一信號處理單元40。前饋機(jī)構(gòu)從而控制接收通路中的數(shù)據(jù)流。
一般來說，相同的控制線36可被用于發(fā)射模式和接收模式。這會(huì)導(dǎo)致結(jié)構(gòu)簡單。
圖5表示了緩沖器單元50的示意圖。緩沖器單元50包括ASB從屬控制器55和緩沖器系統(tǒng)60。緩沖器系統(tǒng)60包括基帶收發(fā)器配置、分組報(bào)頭存儲(chǔ)、中斷控制、基帶控制和狀態(tài)監(jiān)視所需的存儲(chǔ)器控制器52、有效負(fù)載緩沖器68、收發(fā)器配置和報(bào)頭存儲(chǔ)寄存器53，及控制和狀態(tài)寄存器54。通過收發(fā)器總線2，基帶收發(fā)器單元20以內(nèi)存映象裝置的形式看得見緩沖器單元50，通過系統(tǒng)總線1，諸如微控制器11之類的ASB主控制器看得見緩沖器單元50。
ASB從屬控制器55通過AMBA總線，即系統(tǒng)總線1協(xié)調(diào)一個(gè)ASB主控制器和緩沖器系統(tǒng)60之間的控制和用戶數(shù)據(jù)交換。如果AMBA總線解碼器5通過啟用芯片選擇信號X_DSELASB0，選擇緩沖器單元50，那么ASB從屬控制器55處理并產(chǎn)生通過雙向數(shù)據(jù)總線X_BD往來于在地址總線X_BA上定義的存儲(chǔ)單元的符合AMBA的順序或非順序數(shù)據(jù)傳送所需的所有ASB總線控制信號(X_BWAIT、X_BERROR、X_BLAST、X_BWRITE、X_nBREST、X_BLCK)。此外，ASB從屬控制器為存儲(chǔ)器控制器52產(chǎn)生寫時(shí)鐘信號wr_clk和允寫信號wr_en，并利用信號bd_wr控制數(shù)據(jù)總線X_DB上的數(shù)據(jù)傳送方向。在接口線中X_IRQ0和X_IRQ1上進(jìn)行緩沖器單元50和微控制器11之間的中斷。
緩沖器和收發(fā)器單元50、20之間借助收發(fā)器總線2的控制和用戶數(shù)據(jù)交換由在收發(fā)器單元20中實(shí)現(xiàn)的收發(fā)器有限狀態(tài)機(jī)24協(xié)調(diào)。參考圖2指出了接口信號。
為了配置收發(fā)器單元20和保存分組報(bào)頭信息，提供了收發(fā)器配置和報(bào)頭存儲(chǔ)寄存器53。這些寄存器53總是與系統(tǒng)總線1和收發(fā)器總線2連接，以便允許同時(shí)從這兩個(gè)總線讀出；但是，只有一個(gè)總線具有寫入權(quán)限?？刂坪蜖顟B(tài)寄存器54包括緩沖器開關(guān)、收發(fā)器控制和中斷處理用寄存器。提供控制和狀態(tài)寄存器54的中斷控制器，以便產(chǎn)生諸如時(shí)鐘中斷和分組接收中斷之類的微控制器中斷事件。
圖6表示緩沖器系統(tǒng)60內(nèi)有效負(fù)載緩沖器68的組織(內(nèi)存映象)的細(xì)節(jié)。對于例如七個(gè)ACL TX，三個(gè)SCO TX，一個(gè)ACL RX和一個(gè)SCO RX有效負(fù)載緩沖器68的實(shí)現(xiàn)來說，提供12行的一批存儲(chǔ)元件65。每個(gè)存儲(chǔ)元件65包括第一存儲(chǔ)單元61和第二存儲(chǔ)單元62，這里可保存64個(gè)字節(jié)，從而可尋址為16個(gè)32位的單元。這種存儲(chǔ)器結(jié)構(gòu)導(dǎo)致在門計(jì)數(shù)和能耗方面緩沖器的有效實(shí)現(xiàn)，還提供通過選擇多個(gè)存儲(chǔ)元件65，并把它們組合成存儲(chǔ)塊66，為單時(shí)隙或多時(shí)隙分組動(dòng)態(tài)分配內(nèi)存的靈活性。每個(gè)存儲(chǔ)元件65可處于第一模式或者第二模式。第一排的有效負(fù)載緩沖器68實(shí)現(xiàn)前一組和當(dāng)前一組ACL RX有效負(fù)載緩沖器；隨后的七排被用于實(shí)現(xiàn)下一組和當(dāng)前一組七個(gè)ACL TX有效負(fù)載緩沖器；最后四排存儲(chǔ)器實(shí)現(xiàn)一個(gè)SCO RX和三個(gè)SCO TX有效負(fù)載緩沖器。每排包括第一存儲(chǔ)單元61和第二存儲(chǔ)單元62，一個(gè)用于實(shí)現(xiàn)當(dāng)前組，一個(gè)用于實(shí)現(xiàn)下一或前一組。通過利用收發(fā)器地址64或AMBA地址63，用單字節(jié)地址(例如從0x0000h-0x02FFh)對每一排尋址。如果通過AMBA系統(tǒng)總線1對緩沖器系統(tǒng)60尋址，那么必須添加該單元的地址基本偏移量(例如0x08000000h)。通過利用地址63、64，作為第二處理單元20的收發(fā)器單元20和連接在AMBA系統(tǒng)總線1上的任意裝置，例如作為第一處理單元10、11的外圍單元10或微控制器11，可以尋址的存儲(chǔ)元件65中的第一或第二存儲(chǔ)單元61、62進(jìn)行讀/寫訪問。但是，選擇第一或第二存儲(chǔ)單元由存儲(chǔ)器控制器52控制，這避免了來自第二處理單元20和第一處理單元10的同時(shí)訪問。
圖7表示了存儲(chǔ)器控制器52的更多細(xì)節(jié)，存儲(chǔ)器控制器52包括第一和第二地址解碼器71、72和選擇數(shù)據(jù)，把數(shù)據(jù)寫入存儲(chǔ)元件65和控制寄存器53、54，從存儲(chǔ)元件65和控制寄存器53、54讀取數(shù)據(jù)的控制邏輯電路。通過收發(fā)器總線2，例如8位寬度的地址總線從系統(tǒng)總線1或者從收發(fā)器單元20對存儲(chǔ)單元尋址。由于存儲(chǔ)區(qū)可被分成一批存儲(chǔ)元件65，從而建立存儲(chǔ)塊66，因此首先通過根據(jù)8個(gè)地址位的四個(gè)最高有效位(MSB)選擇一個(gè)存儲(chǔ)元件65，隨后根據(jù)剩余的四個(gè)最低有效位(LSB)從尋址存儲(chǔ)元件65的16個(gè)存儲(chǔ)單元中選出一個(gè)存儲(chǔ)單元，進(jìn)行地址解碼。對于寫訪問來說，第一地址解碼器71通過用MA1或MB1標(biāo)記的多路分解器，把允寫信號發(fā)送給選擇的存儲(chǔ)元件65，而對于讀訪問來說，用MA2和MB2標(biāo)記的多路復(fù)用器使尋址的存儲(chǔ)元件65與系統(tǒng)總線1或收發(fā)器總線2連接。一個(gè)存儲(chǔ)元件65或存儲(chǔ)塊66的第一和第二模式之間的轉(zhuǎn)換由緩沖器開關(guān)寄存器76控制，緩沖器開關(guān)寄存器76可被微控制器11訪問。緩沖器開關(guān)寄存器76的每個(gè)單一二進(jìn)制位Si控制開關(guān)子系統(tǒng)74，開關(guān)子系統(tǒng)74包括連接到一個(gè)存儲(chǔ)元件65上的訪問開關(guān)75。
圖8示意地圖解說明了實(shí)現(xiàn)一個(gè)存儲(chǔ)元件65或存儲(chǔ)塊66的第一和第二模式用訪問開關(guān)75的可能狀態(tài)。根據(jù)Si的值，設(shè)置一個(gè)或多個(gè)存儲(chǔ)元件65，從而起源于系統(tǒng)總線1或收發(fā)器總線2的數(shù)據(jù)被寫入正確的存儲(chǔ)元件65或者從正確的存儲(chǔ)元件65被讀取。一個(gè)開關(guān)子系統(tǒng)74內(nèi)的訪問開關(guān)75被同時(shí)轉(zhuǎn)換。
任何公開的實(shí)施例可與所示和/或描述的一個(gè)或幾個(gè)其它實(shí)施例組合。對實(shí)施例的一個(gè)或更多特征來說也是這樣。
權(quán)利要求
1.一種處理輸出和輸入分組的通信裝置(30)，所述裝置包括順序連接的若干信號處理單元(40)，每個(gè)信號處理單元(40)由共同的時(shí)鐘信號(32)計(jì)時(shí)；與各個(gè)信號處理單元(40)連接，以便在發(fā)射模式和接收模式之間轉(zhuǎn)換各個(gè)信號處理單元(40)的模式線(34)；和每個(gè)信號處理單元(40)與其連接的控制線(36)，控制線(36)或者以發(fā)射模式向一個(gè)或多個(gè)在前信號處理單元傳遞流控制信息，或者以接收模式向一個(gè)或多個(gè)后續(xù)信號處理單元傳遞流控制信息。
2.一種處理輸出分組的通信裝置，所述裝置包括順序連接的若干信號處理單元(40)，每個(gè)信號處理單元(40)由共同的時(shí)鐘信號(32)計(jì)時(shí)；和每個(gè)信號處理單元(40)與其連接的控制線(36)，控制線(36)把流控制信息傳遞給一個(gè)或多個(gè)在前信號處理單元(40)。
3.一種處理輸入分組的通信裝置，所述裝置包括順序連接，從而形成信號處理鏈的若干信號處理單元(40)，每個(gè)信號處理單元(40)由共同的時(shí)鐘信號(32)計(jì)時(shí)；和每個(gè)信號處理單元(40)與其連接的控制線(36)，控制線(36)把流控制信息傳遞給信號處理鏈中后續(xù)的一個(gè)或多個(gè)信號處理單元(40)。
4.按照權(quán)利要求1-3之一所述的裝置，其中每個(gè)信號處理單元(40)包括多路復(fù)用單元(42、43)。
5.按照權(quán)利要求1-3之一所述的裝置，其中每個(gè)信號處理單元(40)包括位于其輸入端的多路復(fù)用器(42)和位于其輸出端的多路分解器(43)。
6.按照權(quán)利要求1-3之一所述的裝置，其中每個(gè)信號處理單元(40)通過邏輯單元(38)與控制線(36)連接。
7.按照權(quán)利要求6所述的裝置，其中邏輯單元(38)包括一個(gè)OR門。
8.按照權(quán)利要求1-3之一所述的裝置，其中流控制信息包括指示接收保持信息的信號處理單元(40)停止處理的保持信息。
9.按照權(quán)利要求1所述的裝置，其中每個(gè)信號處理單元(40)可用于發(fā)射和接收模式。
10.包括彼此互連的收發(fā)器控制器(22)和按照權(quán)利要求1-9任一所述的通信裝置的收發(fā)器單元(20)，所述收發(fā)器單元(20)適合于通過總線系統(tǒng)(2)與緩沖器單元(50)通信。
11.保存第一處理單元(10、11)和第二處理單元(20)的數(shù)據(jù)的緩沖器系統(tǒng)(60)，包括若干存儲(chǔ)元件(65)，每個(gè)存儲(chǔ)元件包括第一存儲(chǔ)單元(61)和第二存儲(chǔ)單元(62)，在第一模式和第二模式之間轉(zhuǎn)換存儲(chǔ)元件(65)的若干開關(guān)子系統(tǒng)(74)，其特征在于在第一模式下，每個(gè)第一存儲(chǔ)單元(61)可由第一處理單元(10、11)尋址，每個(gè)第二存儲(chǔ)單元(62)可由第二處理單元(20)尋址，在第二模式下，每個(gè)第二存儲(chǔ)單元(62)可由第一處理單元(10、11)尋址，每個(gè)第一存儲(chǔ)單元(61)可由第二處理單元(20)尋址。
12.按照權(quán)利要求11所述的緩沖器系統(tǒng)，其中每個(gè)存儲(chǔ)元件(65)包括若干單元。
13.按照權(quán)利要求11所述的緩沖器系統(tǒng)，還包括選擇供第一處理單元(10、11)讀寫數(shù)據(jù)的一個(gè)存儲(chǔ)元件(65)的第一地址解碼器(71)。
14.按照權(quán)利要求11所述的緩沖器系統(tǒng)，還包括選擇供第二處理單元(20)讀寫數(shù)據(jù)的一個(gè)存儲(chǔ)元件(65)的第二地址解碼器(72)。
15.按照權(quán)利要求11所述的緩沖器系統(tǒng)，其中每個(gè)開關(guān)子系統(tǒng)(74)包括若干訪間開關(guān)(75)。
16.按照權(quán)利要求11和15所述的緩沖器系統(tǒng)，還包括具有控制每個(gè)開關(guān)子系統(tǒng)(74)的緩沖器開關(guān)寄存器(76)的控制器單元(52)。
17.包含通過總線系統(tǒng)(2)連接的按照權(quán)利要求1-9任一所述的通信裝置(30)和按照權(quán)利要求11-16任一所述的緩沖器系統(tǒng)(60)的基帶系統(tǒng)。
18.一種把第一處理單元(10、11)和第二處理單元(20)的數(shù)據(jù)保存在包括若干存儲(chǔ)元件(65)的緩沖器系統(tǒng)(60)中的方法，每個(gè)存儲(chǔ)元件(65)包括第一存儲(chǔ)單元(61)和第二存儲(chǔ)單元(62)，所述方法包括在第一模式和第二模式之間轉(zhuǎn)換每個(gè)存儲(chǔ)元件(65)；在第一模式下，第一處理單元(10、11)對每個(gè)第一存儲(chǔ)單元(61)尋址，第二處理單元(20)對每個(gè)第二存儲(chǔ)單元(62)尋址；和在第二模式下，第一處理單元(10、11)對每個(gè)第二存儲(chǔ)單元(62)尋址，第二處理單元(20)對每個(gè)第一存儲(chǔ)單元(61)尋址。
19.按照權(quán)利要求18所述的方法，還包括選擇多個(gè)存儲(chǔ)元件(65)，并將其組合成包括第一存儲(chǔ)塊和第二存儲(chǔ)塊的一個(gè)或多個(gè)存儲(chǔ)塊(66)。
20.按照權(quán)利要求19所述的方法，還包括在第一模式和第二模式之間轉(zhuǎn)換每個(gè)存儲(chǔ)塊(66)；在第一模式下，第一處理單元(10、11)對每個(gè)第一存儲(chǔ)塊尋址，第二處理單元(20)對每個(gè)第二存儲(chǔ)塊尋址；和在第二模式下，第一處理單元(10、11)對每個(gè)第二存儲(chǔ)塊尋址，第二處理單元(20)對每個(gè)第一存儲(chǔ)塊尋址。
全文摘要
本發(fā)明提供一種短程無線電通信系統(tǒng)用基帶系統(tǒng)。所述基帶系統(tǒng)符合藍(lán)牙基帶規(guī)范，并且非常適合于高效硬件實(shí)現(xiàn)，提供低功率、小尺寸和低成本的無線電子系統(tǒng)設(shè)計(jì)?；鶐到y(tǒng)包括收發(fā)器單元和緩沖器單元，從而系統(tǒng)具有高效門計(jì)數(shù)和降低的功耗。收發(fā)器單元設(shè)計(jì)以具有分布式數(shù)據(jù)通路流控制的流水線信號處理為基礎(chǔ)。收發(fā)器單元處理輸出和輸入的分組，并包括順序連接的若干信號處理單元，從而每個(gè)信號處理單元由共同的時(shí)鐘信號計(jì)時(shí)。模式線與每個(gè)信號處理單元連接，以便在發(fā)射模式和接收模式之間轉(zhuǎn)換每個(gè)信號處理單元。與每個(gè)信號處理單元連接的控制線以發(fā)射模式向一個(gè)或多個(gè)在前信號處理單元傳遞流控制信息，或者以接收模式向一個(gè)或多個(gè)后續(xù)信號處理單元傳遞流控制信息。緩沖器單元包括應(yīng)用靈活內(nèi)存管理概念的緩沖器系統(tǒng)，所述靈活內(nèi)存管理概念導(dǎo)致在門計(jì)數(shù)及功耗方面，緩沖器或存儲(chǔ)元件的有效實(shí)現(xiàn)，并且提供為可變長度用戶分組動(dòng)態(tài)分配內(nèi)存的靈活性。保存第一處理單元和第二處理單元的數(shù)據(jù)的緩沖器系統(tǒng)包括若干存儲(chǔ)元件，從而每個(gè)存儲(chǔ)元件具有第一存儲(chǔ)單元和第二存儲(chǔ)單元。為在第一和第二模式之間轉(zhuǎn)換各個(gè)存儲(chǔ)元件，設(shè)置了開關(guān)子系統(tǒng)。在第一模式下，每個(gè)第一存儲(chǔ)單元可由第一處理單元尋址，每個(gè)第二存儲(chǔ)單元可由第二處理單元尋址。在第二模式下，每個(gè)第二存儲(chǔ)單元可由第一處理單元尋址，每個(gè)第一存儲(chǔ)單元可由第二處理單元尋址。
文檔編號H04L12/28GK1708948SQ02803705
公開日2005年12月14日 申請日期2002年1月14日 優(yōu)先權(quán)日2001年1月17日
發(fā)明者西蒙·傅勒, 德特里?！み~瓦爾德, 沃爾夫?qū)に箍铺?申請人:國際商業(yè)機(jī)器公司