專(zhuān)利名稱(chēng)：多路mpeg數(shù)據(jù)流的混疊與路由的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于進(jìn)行高速數(shù)據(jù)通信的系統(tǒng)、方法、協(xié)議、裝置，并涉及到其中的軟件。更具體地，本發(fā)明涉及到對(duì)多路MPEG數(shù)據(jù)流的混疊與路由。因此，本發(fā)明的總體目標(biāo)是提供具有這個(gè)特征的新系統(tǒng)、方法、裝置及軟件。
背景技術(shù)：
近年來(lái)，隨著信息時(shí)代的到來(lái)，在越來(lái)越多的信息傳輸方案中，為了滿(mǎn)足前所未有的對(duì)快速傳輸數(shù)據(jù)及信息傳輸方案的的要求，數(shù)字通信硬件發(fā)展的更加復(fù)雜而且專(zhuān)用化。例如，典型的現(xiàn)代通信系統(tǒng)中可能包括一個(gè)或多個(gè)數(shù)字接收機(jī)、解碼器、調(diào)制器、數(shù)據(jù)服務(wù)器、視頻流服務(wù)器、交易(transaction)、賬單及條件訪問(wèn)處理器、通信控制器與/或?qū)拵襟w路由器。在對(duì)數(shù)據(jù)流進(jìn)行復(fù)用時(shí)，或者在對(duì)已經(jīng)被復(fù)用的數(shù)據(jù)流進(jìn)行再次復(fù)用時(shí)，寬帶媒體路由器與/或傳輸多路復(fù)用器尤為重要，并得到廣泛應(yīng)用。更具體地，將它們用來(lái)處理多路傳輸流，例如經(jīng)MPEG2編碼的視頻流(MPEG是運(yùn)動(dòng)圖像專(zhuān)家組的字頭縮寫(xiě)，在此通常用來(lái)表示多種被采用的協(xié)議，例如MPEG1、MPEG2等)，并因此將其用于產(chǎn)生視頻儀器如數(shù)字電視、個(gè)人多用記錄器(PVR)，等等的輸出流。能提供的處理功能包括(例如)代碼轉(zhuǎn)換、插入廣告、增加IP條件數(shù)據(jù)(opportunistic data)、對(duì)接收到的業(yè)務(wù)進(jìn)行重新復(fù)用以提供新的信道調(diào)制，等等。
典型情況下，寬帶媒體路由器包括不同的硬件部件，由于必須在這些不同的部件間進(jìn)行信號(hào)的通信，必須將這些部件連接起來(lái)進(jìn)行通信。典型情況下，這可以通過(guò)使用底板(backplane)實(shí)現(xiàn)，底板是用來(lái)將這些安放在機(jī)架或底盤(pán)內(nèi)的支架上的部件進(jìn)行互連的電路板。對(duì)于以特殊方式對(duì)部件進(jìn)行互連從而獲得希望的功能而言，定制的底板設(shè)計(jì)方法已經(jīng)成為典型的解決方案。在這些定制的設(shè)計(jì)方法將有分立的硬件組合起來(lái)，在由底板連接的不同部件(例如電路板)之間以并行方式發(fā)送數(shù)據(jù)。盡管在某種程度上效率較高，但這些常規(guī)設(shè)計(jì)方法成本高昂，而且是單獨(dú)用途的解決方案，因此既沒(méi)有效率又不會(huì)節(jié)省成本。此外，它們的帶寬受到限制，這給使用它們的系統(tǒng)帶來(lái)限制。
而且，存在對(duì)不論是在不同的處理扳上的位置之間或者在相同的處理扳上的位置之間發(fā)生傳輸都快速而靈活地傳輸數(shù)字?jǐn)?shù)據(jù)流的不斷增長(zhǎng)的需要。也存在對(duì)以越來(lái)越快的速率來(lái)傳輸越來(lái)越多的輸入數(shù)據(jù)流到越來(lái)越多的目標(biāo)目的地的不斷增長(zhǎng)的需要。
因此，在相關(guān)技術(shù)領(lǐng)域中，存在對(duì)這樣的新型方法、系統(tǒng)和裝置的需求，它可以在不同的處理板上的位置間，以及/或著單個(gè)處理板上的位置間更快并更靈活地傳輸MPEG數(shù)據(jù)。為將大量(例如十路)MPEG輸入數(shù)據(jù)流傳送到大量選定的目的地中提供了解決方案也是有利的。更有利的是，無(wú)需對(duì)現(xiàn)有的部件(例如TMX)進(jìn)行主要的硬件更改，就能夠提供路由打包數(shù)據(jù)的方法與裝置。本發(fā)明提供了具有上述及其它優(yōu)點(diǎn)的解決方案。
發(fā)明概述通過(guò)提供對(duì)多路MPEG數(shù)據(jù)流進(jìn)行混疊以及將它們路由到一個(gè)或多個(gè)目的地的方法，本發(fā)明的一個(gè)方面滿(mǎn)足了上述需求，并克服了相關(guān)技術(shù)中上述的以及其它不足。例如，可以把十路輸入數(shù)據(jù)流路由到十二個(gè)不同位置中的任意一個(gè)或多個(gè)上。例如，這些位置可以是機(jī)箱內(nèi)一塊單獨(dú)電路板上的多個(gè)目標(biāo)?；蛘撸撐恢每梢栽趲в袑㈦娐钒暹B接在一起的底板的機(jī)箱內(nèi)的多個(gè)電路板上。這些實(shí)施例包括為每個(gè)輸入數(shù)據(jù)流生成包括多個(gè)PID疊加值(alias)的PID疊加表格；從每路輸入數(shù)據(jù)流中去除至少一個(gè)PID，從而產(chǎn)生濾波數(shù)據(jù)流。這些方法還需要為每個(gè)濾波數(shù)據(jù)流確定目的地，并對(duì)濾波數(shù)據(jù)流進(jìn)行緩沖，從而使得濾波數(shù)據(jù)流可讀，并能夠傳送給各自的目的地或位置。在一個(gè)優(yōu)選實(shí)施例中，可以通過(guò)用濾波數(shù)據(jù)流加載堆棧輪結(jié)構(gòu)內(nèi)存實(shí)現(xiàn)緩沖。對(duì)于存在N個(gè)濾波數(shù)據(jù)流的情況，加載堆棧輪內(nèi)存結(jié)構(gòu)最好包括提供具有2N個(gè)時(shí)隙的堆棧輪內(nèi)存結(jié)構(gòu)，從而為N路濾波數(shù)據(jù)流中的每一個(gè)提供相應(yīng)的讀寫(xiě)周期；然后依序分別為每路數(shù)據(jù)流加載寫(xiě)周期時(shí)隙。為了輔助從緩沖中恢復(fù)數(shù)據(jù)，為內(nèi)存結(jié)構(gòu)中的每個(gè)讀周期與寫(xiě)周期時(shí)隙保留指針。
本發(fā)明的其他方法實(shí)施例能夠從內(nèi)存結(jié)構(gòu)中恢復(fù)濾波數(shù)據(jù)流，根據(jù)恢復(fù)出的數(shù)據(jù)流產(chǎn)生主時(shí)鐘速率，并以主時(shí)鐘速率將恢復(fù)出的MPEG數(shù)據(jù)流串行地傳送給目的地。在這些實(shí)施例中，數(shù)據(jù)恢復(fù)的方式是從各自的讀周期時(shí)隙中讀取濾波數(shù)據(jù)流，從而可以從內(nèi)存結(jié)構(gòu)中恢復(fù)N路數(shù)據(jù)流。
在本發(fā)明的其它方法實(shí)施例中，在形成通信連接的位置間傳輸MPEG數(shù)據(jù)包。例如，這些位置可以在機(jī)箱內(nèi)單獨(dú)板上的多個(gè)目的上?；蛘撸@些位置可以在帶有將扳連接在一起的底板的機(jī)箱內(nèi)多個(gè)板上。這些方法需要對(duì)(帶有相關(guān)PID的)多路輸入流進(jìn)行接收，向循環(huán)內(nèi)存系統(tǒng)(round robin memory scheme)中提供輸入數(shù)據(jù)流，從內(nèi)存中讀取數(shù)據(jù)，并將數(shù)據(jù)發(fā)送給一個(gè)或多個(gè)目的地。循環(huán)內(nèi)存中最好包括第一與第二內(nèi)存模塊，其中第一內(nèi)存模塊被用來(lái)將每路輸入數(shù)據(jù)流與多個(gè)PID疊加值關(guān)聯(lián)，將第二內(nèi)存模塊用于對(duì)輸入數(shù)據(jù)流進(jìn)行緩沖。在這些實(shí)施例中，從第二內(nèi)存模塊中讀取緩沖的數(shù)據(jù)流，并被作為低壓差分信號(hào)串行發(fā)送到目的地(一個(gè)或多個(gè))上。本發(fā)明還具有適應(yīng)具有不同數(shù)據(jù)速率的輸入數(shù)據(jù)流的能力。當(dāng)接收到這樣的數(shù)據(jù)流時(shí)，首先將它們與公共時(shí)鐘頻率如27MHz進(jìn)行同步。然后按照上述過(guò)程對(duì)其進(jìn)行處理。
與本發(fā)明對(duì)應(yīng)的裝置形式(例如路由器、TMX或可以把從任意源產(chǎn)生的數(shù)據(jù)包路由到任意目的的交叉點(diǎn)開(kāi)關(guān))用于處理具有相關(guān)PID的MPEG數(shù)據(jù)流，因此可以在連接在一起進(jìn)行通信的位置之間對(duì)該數(shù)據(jù)流進(jìn)行傳輸。例如，這些位置可以是機(jī)箱內(nèi)一塊單獨(dú)電路板上的多個(gè)目標(biāo)?；蛘撸撐恢每梢栽趲в袑㈦娐钒暹B接在一起的底板的機(jī)箱內(nèi)的多個(gè)電路板上。本發(fā)明的裝置包括為每個(gè)輸入數(shù)據(jù)流生成包括多個(gè)PID疊加值的PID疊加表格的裝置；從每路輸入數(shù)據(jù)流中去除至少一個(gè)PID，從而產(chǎn)生濾波數(shù)據(jù)流的裝置；為每個(gè)濾波數(shù)據(jù)流確定目的地的裝置；還包括堆棧輪內(nèi)存結(jié)構(gòu)，用于緩沖濾波數(shù)據(jù)流，從而使濾波數(shù)據(jù)流可讀并分別傳送到各自的目的地上。對(duì)于存在N個(gè)濾波數(shù)據(jù)流的情況，加載堆棧輪內(nèi)存結(jié)構(gòu)最好包括2N個(gè)時(shí)隙，具有為N路濾波數(shù)據(jù)流中的每一個(gè)提供相應(yīng)的讀寫(xiě)周期的能力。內(nèi)存結(jié)構(gòu)中還可以包括寫(xiě)周期與讀周期時(shí)隙的指針，從而可以輔助從內(nèi)存結(jié)構(gòu)中恢復(fù)數(shù)據(jù)。此外，本發(fā)明的裝置中還可以包括下列裝置中的任意一種或多種從內(nèi)存結(jié)構(gòu)中恢復(fù)濾波數(shù)據(jù)流的裝置，以及以M個(gè)數(shù)據(jù)通路中的任意一個(gè)為目的的裝置。在本發(fā)明的一個(gè)優(yōu)選形式中，本發(fā)明的裝置是MPEG交叉點(diǎn)開(kāi)關(guān)，它具有為為下行流PCR修正而接收時(shí)戳的能力。
自然，本發(fā)明的上述方法尤其適用于使用上述的本發(fā)明的裝置。類(lèi)似地，本發(fā)明的裝置實(shí)施例很好地適用于執(zhí)行上文提及的發(fā)明方法。
對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員，通過(guò)下面介紹的優(yōu)選實(shí)施例、權(quán)利要求書(shū)以及附圖，本發(fā)明的許多其它優(yōu)點(diǎn)和特點(diǎn)將變得更為清晰。


參考附圖，將對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)說(shuō)明，其中相同的數(shù)字代表相同的步驟與/或結(jié)構(gòu)。其中圖1為表示根據(jù)本發(fā)明的傳輸多路復(fù)用器的應(yīng)用的示意圖，圖示了BMR以及多個(gè)其它裝置；圖2為表示用于根據(jù)本發(fā)明一個(gè)實(shí)施例的TMX底板中的典型數(shù)據(jù)傳輸方案的示意圖；圖3為表示根據(jù)本發(fā)明優(yōu)選實(shí)施例的典型TMX內(nèi)的網(wǎng)際協(xié)議(IP)總線(xiàn)的應(yīng)用的框圖；圖4為表示在圖2所示的TMX內(nèi)使用的底板中的連接器上的IP路由的示意圖；圖5示意了用于圖2所示的TMX的IP總線(xiàn)，具體而言包括較大的機(jī)架中的輸入(INP)板、變碼器(TRC)與/或多路復(fù)用器(MUX)板、中央處理單元(CPU)板以及熱交換控制器(HSC)板；圖6對(duì)用于如圖5所示的、根據(jù)本發(fā)明一個(gè)替代實(shí)施例的較小的機(jī)架內(nèi)的IP總線(xiàn)進(jìn)行概述；圖7為根據(jù)本發(fā)明優(yōu)選實(shí)施例的TMX的高級(jí)框圖(high-levelblock diagram)圖8為典型的輸入處理器般的框圖，它可以用在如圖7所示的TMX中；圖9示意了用于本發(fā)明優(yōu)選實(shí)施例的數(shù)據(jù)包結(jié)構(gòu)，包中包括路由頭(1字節(jié))、MPEG2包(188字節(jié))以及后綴時(shí)戳(4字節(jié))；圖10為輸入處理器功能的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)實(shí)現(xiàn)的功能框圖，這個(gè)FPGA使用了圖14所示的TDM尋址方案；圖11示意了用于本發(fā)明的輸入處理器的典型PID表；圖12表示用于本發(fā)明的輸入處理器的內(nèi)存訪問(wèn)方案實(shí)例以及內(nèi)存劃分；圖13為帶有根據(jù)本發(fā)明的優(yōu)選實(shí)施例的低壓差分信號(hào)(LVDS)接收機(jī)的變碼器板的框圖。
圖14示意了時(shí)分多路復(fù)用(TDM)方案，可以將它用來(lái)對(duì)根據(jù)本發(fā)明的輸入處理器內(nèi)存進(jìn)行尋址。
具體實(shí)施例方式
圖1為表示發(fā)明中TMX 20典型應(yīng)用的高級(jí)系統(tǒng)框圖，與TMX 20一起畫(huà)出的還有控制系統(tǒng)以及許多其它裝置。TMX系統(tǒng)可以使用(例如)摩托羅拉計(jì)算機(jī)集團(tuán)(MCG)的機(jī)箱CPX8216IP，或者是滿(mǎn)足低端需要的定制的CPX1205IP機(jī)箱。CPX8216IP是一個(gè)16插槽12RU的機(jī)箱，CPX1205IP是一個(gè)5插槽3RU的機(jī)箱。CPX8216IP的底板具有一個(gè)可取的特點(diǎn)，即它包括兩個(gè)區(qū)域(domain)，因此可以完全實(shí)現(xiàn)1∶1的冗余。CPX8216IP與CPX1205IP都是緊湊的PCI機(jī)箱。它們都適用于深度為18”的機(jī)架，可以從前面或后面插卡，可以安裝AC或DC電源模塊。
如圖2、3與7所示，這些機(jī)箱中的每一個(gè)都包括底板30(或者更具體地說(shuō)，包括被稱(chēng)為中間板的特殊類(lèi)型底板)，帶有兩條獨(dú)立的通信總線(xiàn)。它們是(i)緊湊PCI(cPCI)(總線(xiàn)32)，它是64位寬的總線(xiàn)，運(yùn)行速度為33MHz；(ii)串行IP互連(總線(xiàn)34)。IP總線(xiàn)34可以是單向總線(xiàn)或雙向總線(xiàn)，在總線(xiàn)上可以高達(dá)1GHz的速率將數(shù)據(jù)發(fā)往任何電路板或從中接收數(shù)據(jù)。如圖5所示，位于8216IP機(jī)箱中心的四個(gè)插槽最好是兩個(gè)主CPU板以及兩個(gè)熱交換控制器(HSC)板46。在如圖7所示的替換實(shí)施例可以使用單個(gè)主CPU和單個(gè)HSC。HSC板46有兩個(gè)主要功能(i)橋接兩個(gè)PCI域，從而使機(jī)箱呈現(xiàn)為一個(gè)12插槽PCI總線(xiàn)(而不是像冗余的情況那樣呈現(xiàn)為兩個(gè)6插槽PCI總線(xiàn))；(ii)提供熱交換功能。
如上所述，8216IP機(jī)箱與CPX1205IP機(jī)箱中的每一個(gè)都帶有兩條獨(dú)立的通信路徑；也就是說(shuō)，cPIC總線(xiàn)32的作用是用于配置與控制，并將壓縮碼流傳送到MUX 60的通道IP互連總線(xiàn)34，通過(guò)該總線(xiàn)可以把接收到的數(shù)據(jù)發(fā)送給任何電路板，例如具有代表性的變碼器卡(TRC)70’或MUX卡60’。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，為了將MPEG2包傳送給任意板上的任意處理器，最好將IP互連總線(xiàn)34用于傳送MPEG2包。這最好通過(guò)使用被稱(chēng)為SerDes的裝置族實(shí)現(xiàn)，它們可以對(duì)位于系統(tǒng)中不同位置的數(shù)據(jù)進(jìn)行串行編碼及解串。例如，串行器與解串器(它們解串器端包含時(shí)鐘恢復(fù)功能)的作用是使穿過(guò)底板30的串行鏈路能夠?qū)?shù)據(jù)從一塊板傳給另一塊板。然而，本發(fā)明還希望數(shù)據(jù)可以在一塊單獨(dú)板上的位置之間進(jìn)行傳輸。特定的優(yōu)選實(shí)施例中使用了串行器/解串器對(duì)，它們的串行鏈路是低壓差分信號(hào)(LVDS)。如同圖6所指出的，系統(tǒng)將對(duì)底板30上的固定位置進(jìn)行限定，它能夠容納輸入板(例如輸入板50’)。優(yōu)選地，將其余的可用插槽或位置保留給TRC或MUX卡(70’與60’)。輸入板50’上安裝有串行器54，而TRC及MUX卡(70’與60’)上安裝有解碼器(分別為74和64)?？梢詫⑷我獾妮斎氚鼈魉徒o任意目標(biāo)卡上的任意目標(biāo)媒體加速處理器(MA)(例如66或76)。為了對(duì)這個(gè)傳遞信息的流程進(jìn)行控制，前面提及的兩個(gè)優(yōu)選機(jī)箱都能夠容納CPU卡40，例如基于Motorola 750PowerPC的CUP卡(具體參見(jiàn)圖4及7)。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，也可能使用其它實(shí)現(xiàn)方式。
圖4表示CPX8216IP底板中的連接器上的IP路徑的示意圖。如此圖所示，每個(gè)連接都包括兩個(gè)差分對(duì)；接收端(Rx)與發(fā)送端(Tx)，相鄰的兩個(gè)插槽之間以及插槽自身上有點(diǎn)對(duì)點(diǎn)連接。此外，由兩個(gè)差分對(duì)穿越底板30，作用是將公共時(shí)鐘參考47與同步信號(hào)48發(fā)送到每塊板上，從而可以保持系統(tǒng)的同步。
由于8216IP底板被設(shè)計(jì)為用于以太網(wǎng)連接，在優(yōu)選實(shí)施例中僅需要使用可用互連中的一部分(即發(fā)送線(xiàn))。這是由于如下事實(shí)即在本發(fā)明的一個(gè)優(yōu)選結(jié)構(gòu)中，數(shù)據(jù)傳輸是單向進(jìn)行的。為了降低成本，可以使用串行LVDS發(fā)送器54與接收器64和74取代以太網(wǎng)鏈路。
這也使得在板間實(shí)現(xiàn)了更高的有效負(fù)載數(shù)據(jù)速率鏈路，與以太網(wǎng)的75MHz相比，在板間可以達(dá)到324MHz或216MHz。為了進(jìn)一步降低成本，可以將插槽S1到S4指定給如圖5所示的輸入處理器(INP)板50’，而8216IP機(jī)箱內(nèi)其余的插槽S5-S6與S11-S16可以容納TRC或MUX板70’或60’。每個(gè)INP板50’中最好包括多個(gè)(例如十一個(gè))LVDS發(fā)送器54，而每個(gè)TRC或MUX板70’或60’中最好包括更少數(shù)目(例如四個(gè))的LVDS接收器74或64。在下文中，結(jié)合圖13，將對(duì)TRC70’的結(jié)構(gòu)進(jìn)行更詳細(xì)的討論。
1205IP機(jī)箱中的底板可以提供上述8216IP機(jī)箱的許多特點(diǎn)。例如，由于圖6中的1205IP底板被設(shè)計(jì)為用于以太網(wǎng)連接，在優(yōu)選實(shí)施例中僅需要使用可用互連中的一部分(即發(fā)送線(xiàn))。這也是由于如下事實(shí)即在優(yōu)選結(jié)構(gòu)中，數(shù)據(jù)傳輸是單向進(jìn)行的。為了降低成本，可以使用串行LVDS發(fā)送器54與接收器74或64取代以太網(wǎng)鏈路。這也允許在兩個(gè)扳之間的較高的有效負(fù)載數(shù)據(jù)速率鏈路，例如，324Mbps或者216Mbps。雖然優(yōu)選地將插槽S1’指定為容納INP板50’，插槽S2’或插槽S3’的每一個(gè)都可以容納INP、TRC或MUX板(50’、70’或60’)中的一個(gè)。最后，插槽S4’可以容納TRC或MUX板70’或60’。
在圖7種提供了優(yōu)選TMX的高級(jí)框圖。TMX可以服務(wù)于多種用途，例如高清晰度(HD)電視與標(biāo)準(zhǔn)清晰度(SD)電視、加/去(Add/Drop)多路復(fù)用、廣告插入、IP數(shù)據(jù)處理以及加密。由TMX 20接收到的輸入信號(hào)22可以具有許多廣為熟知并被廣泛應(yīng)用的格式。這些輸入信號(hào)格式包括(例如)ASI、DHEI與DS3。盡管系統(tǒng)中可以使用的信號(hào)輸入及輸出的路數(shù)和類(lèi)型只不過(guò)是選擇設(shè)計(jì)方案的一個(gè)因素，當(dāng)使用上述優(yōu)選機(jī)箱時(shí)，系統(tǒng)中可以支持多達(dá)四十路ASI輸入。輸出數(shù)據(jù)流的格式可以是下列格式的任意組合ASI、DS3、SMPTE-310M或DHEI。
圖8中示意了輸入處理器INP 50’的典型實(shí)現(xiàn)。輸入處理器(INP)50’的主要功能是接收多個(gè)數(shù)據(jù)流(例如多達(dá)10路MPEG數(shù)據(jù)流，最好為MPEG2)，執(zhí)行包標(biāo)識(shí)符(PID)濾波和混疊，根據(jù)主CPU板通過(guò)控制總線(xiàn)提供的配置數(shù)據(jù)判斷將數(shù)據(jù)傳送到哪里進(jìn)行處理。在圖8所示的實(shí)現(xiàn)方案中，INP卡50’通過(guò)LVDS驅(qū)動(dòng)器與串行總線(xiàn)34將TRC或MUX板作為目的，通過(guò)PCI總線(xiàn)將CUP作為目的。盡管典型的輸入數(shù)據(jù)包長(zhǎng)度為188字節(jié)，輸出包的長(zhǎng)度最好為193字節(jié)，并包含三個(gè)部分1個(gè)目的MAP處理器字節(jié)+188字節(jié)內(nèi)容數(shù)據(jù)包+4字節(jié)的時(shí)戳。對(duì)每個(gè)目的MAP與/或MUX，典型地支持的數(shù)據(jù)速率為具有有效載荷速率為216Mbps的324Mbps。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，其它實(shí)現(xiàn)方案也是可能的。
現(xiàn)在轉(zhuǎn)到圖9，本圖示意了用于本發(fā)明的優(yōu)選數(shù)據(jù)傳輸包的結(jié)構(gòu)。根據(jù)本發(fā)明，在接收到的數(shù)據(jù)中濾除空包，在寫(xiě)入SRAM前，將其送入先入先出(FIFO)(存儲(chǔ)器)中進(jìn)行速率轉(zhuǎn)換。根據(jù)本發(fā)明的優(yōu)選實(shí)施例，出于路由與加時(shí)戳的目的，在每個(gè)內(nèi)容數(shù)據(jù)包(在圖9中的情況內(nèi)，為MPEG2數(shù)據(jù)包)上都安排了頭與腳注。例如，193字節(jié)的包中的第一個(gè)字節(jié)(目的映射字節(jié))被用作頭，它的作用是將接收數(shù)據(jù)包的變碼器或復(fù)用器上的特定處理器指定為目的。例如，腳注中包含四個(gè)字節(jié)對(duì)象，它緊隨內(nèi)容數(shù)據(jù)包之后，并且被用作時(shí)間戳。在接收板處理該時(shí)間戳，以修正程序時(shí)鐘參考(PCR)。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，其它實(shí)現(xiàn)方案也是可能的。
圖10為優(yōu)選輸入處理器50的結(jié)構(gòu)框圖。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，其它實(shí)現(xiàn)方案也是可能的，在這個(gè)有代表性的實(shí)施方案中，用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)與SRAM內(nèi)存實(shí)現(xiàn)了處理器50。圖10中的實(shí)施例的SRAM訪問(wèn)以54MHz的優(yōu)選時(shí)鐘速率運(yùn)行。表1中列出了一些支持的輸入數(shù)據(jù)速率。
表1

在優(yōu)選FPGA中，對(duì)于并非所有輸入端都接收信號(hào)的情況，堆棧輪90無(wú)需從頭到尾遍歷，從而可以獲得更高的數(shù)據(jù)速率。在這種情況下，只需對(duì)堆棧輪中的每個(gè)有效輸入進(jìn)行遍歷。每個(gè)端口的緩沖器大小可以包括(例如)512個(gè)包。由于每次內(nèi)存訪問(wèn)最好為32字節(jié)寬，SRAM最好在包的邊界進(jìn)行操作，在每次讀或?qū)懖僮鞯倪^(guò)程中，可以傳輸196個(gè)字節(jié)?？紤]到十個(gè)輸入都有效的情況，對(duì)于每個(gè)端口，寫(xiě)操作將需要四十九個(gè)54MHz周期，而讀操作則需要五十四個(gè)54MHz周期，完成堆棧輪的遍歷需要乘以十(1030個(gè)周期)，從而實(shí)現(xiàn)向每一個(gè)端口的SRAM寫(xiě)入或從中讀出196個(gè)字節(jié)。
當(dāng)從包內(nèi)存SAM中讀出數(shù)據(jù)時(shí)，通過(guò)訪問(wèn)PID表SRAM來(lái)確定PID混疊、目的板以及用于要處理的包的目的MAP。CPU通過(guò)PCI總線(xiàn)對(duì)SRAM進(jìn)行配置。在圖11中表示了對(duì)每個(gè)地址位置的定義，將在下文中對(duì)其進(jìn)行討論。實(shí)際的包內(nèi)存可以按照?qǐng)D12所示的方式進(jìn)行劃分。
現(xiàn)在轉(zhuǎn)到圖11，本圖示意了根據(jù)本發(fā)明的輸入板PID表格110的實(shí)例。如圖所示，PID表格110中的每個(gè)入口都包括用于CPU、MAP目的、插槽目的以及13比特MPEG2包PID混疊的高與低優(yōu)先級(jí)隊(duì)列。在工作中，INP 50使用這個(gè)數(shù)據(jù)，以多種方法中的任意一種來(lái)將包通過(guò)傳輸復(fù)用器進(jìn)行傳送。例如，可以將數(shù)據(jù)路由到單獨(dú)板中的位置(一個(gè)或多個(gè))或至少一個(gè)其它板。還可以把數(shù)據(jù)路由到(一個(gè)單獨(dú)板或多個(gè)板上的)單獨(dú)MAP或許多MAP與/或CPU中。根據(jù)在此所包含的公開(kāi)內(nèi)容，本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)該理解，其它實(shí)現(xiàn)方案也是可能的。
在圖12中，示意了訪問(wèn)內(nèi)存的典型方法120以及內(nèi)存的劃分。內(nèi)存訪問(wèn)是根據(jù)串聯(lián)的端口號(hào)碼以及PID號(hào)碼；端口的高四位和PID的13位包括了17位地址字段。在圖11中示意了數(shù)據(jù)的結(jié)構(gòu)及內(nèi)容。
圖13中示意了根據(jù)本發(fā)明一個(gè)實(shí)施例的變碼器(TRC)70。如本圖所示，TRC 70的基本功能是接收四路LVDS數(shù)據(jù)流，并將這些流發(fā)送給五個(gè)MAP處理器76的一個(gè)。如上所述，在這個(gè)實(shí)施例中，TRC 70接收到的數(shù)據(jù)包長(zhǎng)度最好為193字節(jié)；包括1字節(jié)的目的MAP標(biāo)識(shí)符、188字節(jié)的MPEG2內(nèi)容包與4字節(jié)的時(shí)戳。在特定的優(yōu)選實(shí)施例中，通過(guò)在TRC 70的一個(gè)MAP處理器上駐留的此功能寫(xiě)入代碼，而將其它四個(gè)MAP用作變碼器，則可以將TRC配置為改進(jìn)的MUX卡。為了降低成本，TRC 70還可一帶有一個(gè)與它相連的ROM。這可以使TRC成為整個(gè)系統(tǒng)的主時(shí)鐘(將參考時(shí)鐘(27/4MHz)注入底板)，還可以使時(shí)戳同步信號(hào)根據(jù)它終端的計(jì)數(shù)對(duì)所有電路板進(jìn)行同步。通過(guò)數(shù)字控制振蕩器(NCO)從44.736MHz時(shí)鐘獲取DHEI頻率及27MHz頻率。在替代實(shí)施例中，沒(méi)有將TRC配置為主時(shí)鐘發(fā)生器。在這個(gè)替代實(shí)施例中，系統(tǒng)從底板接受27/4MHz時(shí)鐘以及時(shí)戳同步信號(hào)，并將它的時(shí)戳計(jì)數(shù)器同步到這個(gè)頻率上。
現(xiàn)在參考圖13，此圖表示MAP處理器76，它可以通過(guò)PCI總線(xiàn)接受代碼下載、配置及量化，并提供狀態(tài)與緩沖器特性。MAP處理器中的每一個(gè)都能夠根據(jù)常規(guī)的變碼算法對(duì)視頻包執(zhí)行代碼轉(zhuǎn)換，從而對(duì)輸出數(shù)據(jù)流進(jìn)行壓縮。在如圖13所示的優(yōu)選變碼器實(shí)現(xiàn)方案中，MAP緩沖器使任何相關(guān)的音頻或數(shù)據(jù)基本流產(chǎn)生延遲，從而可以把它們與經(jīng)變碼的視頻數(shù)據(jù)組合到一起。根據(jù)本發(fā)明的這個(gè)特點(diǎn)，在已經(jīng)對(duì)視頻(數(shù)據(jù))完成變碼后(而且已經(jīng)執(zhí)行其它處理，例如插入廣告)，通過(guò)PCI將再次合成的碼流發(fā)送給MUX MAP。
如圖14所示，優(yōu)選地，使用時(shí)分多路復(fù)用方案從圖10中用作大容量緩沖的SRAM 91中訪問(wèn)數(shù)據(jù)。這可以高效地將對(duì)SRAM的訪問(wèn)分解為十個(gè)部分(每個(gè)輸入端對(duì)應(yīng)一個(gè))。
現(xiàn)在應(yīng)該理解的是，本發(fā)明提供了用于利用串行差分協(xié)議、以高于現(xiàn)有技術(shù)中可能的速率相比更高的速率、在機(jī)箱的板間傳輸數(shù)字包如MPEG2包的裝置與方法。對(duì)于將數(shù)字包(例如MPEG2包)更有效地傳送給穿越底板的任意目的MPEG2處理引擎的問(wèn)題，本發(fā)明提供了解決方案。本發(fā)明的解決方案避免了現(xiàn)有技術(shù)的要求用常規(guī)底板設(shè)計(jì)以及分離硬件來(lái)在板間以并聯(lián)方式發(fā)送數(shù)據(jù)。取而代之的是，本發(fā)明使用了專(zhuān)門(mén)用于從機(jī)箱內(nèi)任意插槽到任意插槽進(jìn)行IP數(shù)據(jù)通信的底板設(shè)計(jì)結(jié)構(gòu)。由于把多個(gè)數(shù)據(jù)包如MPEG2數(shù)據(jù)包(例如十個(gè)包)傳送給一個(gè)或多個(gè)希望的目的地需要大量帶寬與內(nèi)存管理，本發(fā)明提供了使用循環(huán)方案的硬件。特別地，使用了兩個(gè)(或多個(gè))內(nèi)存模塊。對(duì)于多個(gè)打包數(shù)據(jù)(例如MPEG2)傳輸流輸入中的每一個(gè)，一個(gè)模塊可以適應(yīng)多達(dá)N個(gè)PID混疊值(例如N＝8192)。第二個(gè)內(nèi)存模塊提供了對(duì)該數(shù)據(jù)進(jìn)行緩沖。多個(gè)輸入中的每一個(gè)可以具有它自己的不同速率，在這種情況下，將輸入數(shù)據(jù)流同步到公共的27MHz時(shí)鐘頻率上。然后進(jìn)行PID濾波以去掉不需要的PID，然后進(jìn)行查詢(xún)，以確定每個(gè)PID的目的地。
優(yōu)選地，對(duì)于多個(gè)輸入(例如，10個(gè))中的每一個(gè)，利用專(zhuān)用的時(shí)隙。在數(shù)據(jù)的PID被更新而且確定出目的位置后，將數(shù)據(jù)送到用作大容量緩沖的堆棧輪(wagon wheel)類(lèi)型內(nèi)存結(jié)構(gòu)中。將時(shí)間分解給(例如十個(gè))輸入數(shù)據(jù)通道的每一個(gè)上，然后繼續(xù)分解為兩部分，用于寫(xiě)周期和讀周期。為(例如十個(gè))數(shù)據(jù)通道的每次讀與寫(xiě)保留指針。按照196字節(jié)包執(zhí)行寫(xiě)操作。對(duì)于以54MHz運(yùn)行的寬度為32位的數(shù)據(jù)總線(xiàn)，這需要花費(fèi)五十四個(gè)周期。
當(dāng)需要從內(nèi)存模塊中恢復(fù)數(shù)據(jù)流時(shí)，訪問(wèn)各自的寫(xiě)周期時(shí)隙(同樣是54MHz速率)。讀出的前四個(gè)字節(jié)指明了目的時(shí)隙以及目的時(shí)隙上的目的數(shù)據(jù)包處理裝置。然后，最好將數(shù)據(jù)送到先入先出(FIFO)寄存器中，將數(shù)據(jù)轉(zhuǎn)換回27MHz速率、8位寬的形式。然后，把轉(zhuǎn)換數(shù)據(jù)提交給LVDS發(fā)送器，用于串行發(fā)送數(shù)據(jù)流，數(shù)據(jù)流可以是(例如)MPEG2比特流。輸出數(shù)據(jù)包的長(zhǎng)度最好為193字節(jié)。
在公開(kāi)的一個(gè)實(shí)施例中，使用Motorola MCG 8216IP十六插槽機(jī)箱提供板到板的數(shù)據(jù)通路。這個(gè)優(yōu)選硬件解決方案使得數(shù)據(jù)包可以從輸入板上的多個(gè)輸入端中任一個(gè)發(fā)送到系統(tǒng)中任何其它板上的任意MPEG2處理引擎上。在輸入板上提供了低壓差分信號(hào)(LVDS)發(fā)射器，在其它板上提供了LVDS接收器。出于路由以及加時(shí)戳的目的，在每個(gè)數(shù)據(jù)包上最好安放頭與腳注。在如圖13所示的變碼器實(shí)施例中，由193字節(jié)包中的第一個(gè)字節(jié)提供頭，頭的作用是指定每個(gè)變碼器板上五個(gè)處理器中特定的一個(gè)作為目的。定制的腳注提供了時(shí)戳，它最好由整個(gè)193字節(jié)包的最末四個(gè)字節(jié)構(gòu)成。這個(gè)時(shí)戳可以從與兩塊卡(例如輸入處理器卡與變碼器卡)同步的獨(dú)立運(yùn)行的計(jì)數(shù)器中獲得。在接收端，使用第一個(gè)字節(jié)將內(nèi)容信息傳送給變碼器上的五個(gè)處理器中的一個(gè)，然后將其去除。接收板上的處理器使用最后四個(gè)字節(jié)中的時(shí)戳修正程序時(shí)鐘參考(PCR)。在MUX/TRC板內(nèi)，由于在輸入端的內(nèi)存查詢(xún)攜帶有在MUX/TRC板中路由的額外的前向下行流，這種硬件解決方案使系統(tǒng)的成本最低，并優(yōu)化了數(shù)據(jù)傳輸速度。機(jī)箱最好是改進(jìn)的緊湊PCI機(jī)箱，其中包含IP互連，并將指定的插槽用作串行互連，從而為其它重要任務(wù)釋放了PCI帶寬。
盡管用在此認(rèn)為是最實(shí)用的以及優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明，需要理解的是，本發(fā)明并不限于共識(shí)的實(shí)施例，而是希望包含在不背離權(quán)利要求書(shū)的精神與范圍的情況下做出的多種修改和等效配置。例如，參考上面的說(shuō)明，應(yīng)該理解，本發(fā)明中對(duì)最佳的空間關(guān)系的描述(包括尺寸、材料、形狀、形式、功能與工作方式、組裝及使用)只是為了便于本領(lǐng)域內(nèi)的技術(shù)人員的理解，權(quán)利要求書(shū)中希望包含如圖所示的以及在本規(guī)范中進(jìn)行說(shuō)明的全部等效關(guān)系。因此，前述的內(nèi)容僅是對(duì)本發(fā)明的原則進(jìn)行的示意性的，并非無(wú)遺漏的說(shuō)明。
權(quán)利要求
1.一種處理多路MPEG輸入數(shù)據(jù)流的方法，所述每個(gè)數(shù)據(jù)流包括一串?dāng)?shù)據(jù)包以及相關(guān)的PID，將每個(gè)數(shù)據(jù)流被傳送到一個(gè)或多個(gè)目標(biāo)目的地上，該方法包括為所述輸入數(shù)據(jù)流中的每一個(gè)生成PID混疊表，該表包括多個(gè)PID混疊值；從每個(gè)輸入數(shù)據(jù)流中去除至少一個(gè)PID，從而產(chǎn)生經(jīng)濾波的數(shù)據(jù)流；為所述濾波數(shù)據(jù)流中的每一個(gè)確定目標(biāo)目的地；和對(duì)所述濾波數(shù)據(jù)流進(jìn)行緩沖，從而使所述濾波數(shù)據(jù)流可讀出并被傳送給各自確定出的目標(biāo)目的地。
2.根據(jù)權(quán)利要求1所述的方法，其中所述PID表覆蓋了PID的全部范圍；存在10個(gè)輸入數(shù)據(jù)流；和存在12個(gè)濾波數(shù)據(jù)流。
3.根據(jù)權(quán)利要求1所述的方法，其中，存在N個(gè)濾波數(shù)據(jù)流，其中，加載堆棧輪內(nèi)存結(jié)構(gòu)的過(guò)程包括提供具有2N個(gè)時(shí)隙的堆棧輪內(nèi)存結(jié)構(gòu)，以便適應(yīng)N個(gè)濾波數(shù)據(jù)流中的每一個(gè)的寫(xiě)與讀周期；和對(duì)于N個(gè)濾波數(shù)據(jù)流的每一個(gè)，依序加載堆棧輪內(nèi)存結(jié)構(gòu)中的寫(xiě)周期時(shí)隙。
4.根據(jù)權(quán)利要求3所述的方法，進(jìn)一步包括為內(nèi)存結(jié)構(gòu)中的每個(gè)讀周期與每個(gè)寫(xiě)周期時(shí)隙保留指針。
5.根據(jù)權(quán)利要求4所述的方法，進(jìn)一步包括從所述內(nèi)存結(jié)構(gòu)中恢復(fù)所述濾波數(shù)據(jù)流；和通過(guò)底板、以主時(shí)鐘速率把所述恢復(fù)的數(shù)據(jù)流串行地從第一板傳送到第二板。
6.根據(jù)權(quán)利要求5所述的方法，其中恢復(fù)所述濾波數(shù)據(jù)流的過(guò)程包括從內(nèi)存結(jié)構(gòu)中各自的寫(xiě)周期時(shí)隙中讀出所述濾波數(shù)據(jù)流，從而從所述內(nèi)存結(jié)構(gòu)中恢復(fù)出N個(gè)數(shù)據(jù)流。
7.一種把包含數(shù)字?jǐn)?shù)據(jù)包的MPEG輸入數(shù)據(jù)流傳送給M個(gè)目標(biāo)目的地中的至少一個(gè)的方法，該方法包括接收由具有多個(gè)數(shù)據(jù)包的多個(gè)輸入流，每個(gè)輸入流都帶有相關(guān)的PID；將所述輸入流提供給具有第一與第二內(nèi)存模塊的循環(huán)內(nèi)存系統(tǒng)；使用第一內(nèi)存模塊來(lái)將多個(gè)PID混疊值與所述輸入流的每一個(gè)相關(guān)；使用第二內(nèi)存模塊來(lái)緩沖所述輸入數(shù)據(jù)流；從第二內(nèi)存模塊中讀出所述緩沖的數(shù)據(jù)流；和把從第二內(nèi)存模塊中讀出的數(shù)據(jù)流傳送給M個(gè)目標(biāo)目的地中的至少一個(gè)。
8.根據(jù)權(quán)利要求6所述的方法，其中，以各自的數(shù)據(jù)速率提供所述輸入流中的每一個(gè)，其中，所述方法進(jìn)一步包括將所述輸入流同步到公共時(shí)鐘頻率上。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述公共時(shí)鐘頻率為27MHz。
10.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括從所述輸入數(shù)據(jù)流中濾除至少一個(gè)PID；和為每個(gè)剩余的PID確定目標(biāo)目的地，其中，所述目標(biāo)目的地可以是十一個(gè)板中任一個(gè)上的五個(gè)處理器的任一個(gè)。
11.根據(jù)權(quán)利要求10所述的方法，其中所述恢復(fù)過(guò)程包括從所述內(nèi)存結(jié)構(gòu)中各自的讀周期時(shí)隙中讀出所述濾波數(shù)據(jù)流，從而從所述內(nèi)存結(jié)構(gòu)中恢復(fù)N個(gè)數(shù)據(jù)流；和所述發(fā)送過(guò)程包括將所述N個(gè)恢復(fù)出的數(shù)據(jù)流串行發(fā)送給M個(gè)目標(biāo)目的地中的至少一個(gè)。
12.根據(jù)權(quán)利要求10所述的方法，其中，使用第二內(nèi)存模塊的過(guò)程包括在已經(jīng)為N個(gè)傳輸流的每個(gè)PID確定出目標(biāo)目的地后，把所述濾波輸入流提供給緩沖堆棧輪內(nèi)存結(jié)構(gòu)。
13.根據(jù)權(quán)利要求12所述的方法，其中存在N個(gè)輸入數(shù)據(jù)流；第二內(nèi)存模塊是帶有2N個(gè)時(shí)隙的堆棧輪內(nèi)存結(jié)構(gòu)，其能夠適應(yīng)所述N個(gè)輸入數(shù)據(jù)流的每一個(gè)的相應(yīng)的寫(xiě)與讀周期；和使用第二內(nèi)存模塊的過(guò)程進(jìn)一步包括為所述N個(gè)輸入數(shù)據(jù)流中的各個(gè)數(shù)據(jù)流加載所述堆棧輪內(nèi)存結(jié)構(gòu)中的寫(xiě)周期時(shí)隙。
14.根據(jù)權(quán)利要求13所述的方法，進(jìn)一步包括為所述N個(gè)數(shù)據(jù)流中的每個(gè)讀周期和寫(xiě)周期保留指針。
15.根據(jù)權(quán)利要求14所述的方法，進(jìn)一步包括把所述恢復(fù)的數(shù)據(jù)流轉(zhuǎn)換為低壓差分信號(hào)；和把所述低壓差分信號(hào)串行發(fā)送給所述M個(gè)目標(biāo)目的地。
16.一種把帶有相關(guān)PID的多個(gè)MPEG輸入數(shù)據(jù)流傳送到多個(gè)連接在一起進(jìn)行通信的目標(biāo)目的地的裝置，該裝置包括用于為所述輸入數(shù)據(jù)流中的每一個(gè)生成PID混疊表的裝置，該表包括多個(gè)PID混疊值；用于從每個(gè)輸入數(shù)據(jù)流中去除至少一個(gè)PID、從而產(chǎn)生經(jīng)濾波的數(shù)據(jù)流的裝置；用于為所述濾波數(shù)據(jù)流中的每一個(gè)確定目標(biāo)目的地的裝置；和用于對(duì)所述濾波數(shù)據(jù)流進(jìn)行緩沖、從而使所述濾波數(shù)據(jù)流可被讀出并被傳送給各自確定出的目標(biāo)目的地的裝置。
17.根據(jù)權(quán)利要求16所述的裝置，其中，用于緩沖的裝置包括堆棧輪內(nèi)存結(jié)構(gòu)。
18.根據(jù)權(quán)利要求16所述的裝置，其中存在N個(gè)濾波數(shù)據(jù)流；和所述堆棧輪內(nèi)存結(jié)構(gòu)包括2N個(gè)時(shí)隙，其能夠適應(yīng)N個(gè)輸入數(shù)據(jù)流的每一個(gè)的相應(yīng)的寫(xiě)與讀周期。
19.根據(jù)權(quán)利要求18所述的裝置，其中，所述堆棧輪內(nèi)存結(jié)構(gòu)進(jìn)一步包括指針，用于所述內(nèi)存結(jié)構(gòu)中的每個(gè)讀周期時(shí)隙與每個(gè)寫(xiě)周期時(shí)隙。
20.根據(jù)權(quán)利要求19所述的裝置，進(jìn)一步包括用于從所述內(nèi)存結(jié)構(gòu)中恢復(fù)所述濾波數(shù)據(jù)的裝置；和用于串行傳輸所述恢復(fù)的數(shù)據(jù)流的裝置。
21.根據(jù)權(quán)利要求16所述的裝置，其中，該裝置是傳輸多路復(fù)用器，它具有把所述輸入數(shù)據(jù)流傳送給機(jī)箱內(nèi)任意一個(gè)或多個(gè)目標(biāo)目的地的能力。
22.根據(jù)權(quán)利要求21所述的裝置，其中，所述目的位于一個(gè)單獨(dú)的處理板上。
23.根據(jù)權(quán)利要求21所述的裝置，其中，所述目的位于通過(guò)底板連結(jié)在一起進(jìn)行通信的不同板上。
全文摘要
本發(fā)明公開(kāi)了對(duì)多路MPEG數(shù)據(jù)流進(jìn)行混疊與傳輸。公開(kāi)的裝置實(shí)施例包括(例如)，能夠?qū)?shù)據(jù)包從任意源位置(一個(gè)或多個(gè))傳送到任意目的位置(一個(gè)或多個(gè))的路由器或交叉點(diǎn)開(kāi)關(guān)。這個(gè)位置可以位于一個(gè)單獨(dú)處理板上的多個(gè)目的上，或者是帶有將板連接在一起的機(jī)箱內(nèi)的多個(gè)板上。通過(guò)對(duì)帶有相關(guān)PID的MPEG數(shù)據(jù)流進(jìn)行處理從而使它們?cè)谛纬赏ㄐ胚B接的位置間進(jìn)行傳輸獲得在此公開(kāi)的混疊與傳輸。其實(shí)現(xiàn)方式是通過(guò)下列過(guò)程實(shí)現(xiàn)的為輸入數(shù)據(jù)流中的每一個(gè)生成PID混疊表，該表包括多個(gè)PID混疊值；從每個(gè)輸入數(shù)據(jù)流中去除至少一個(gè)PID，從而產(chǎn)生經(jīng)濾波的數(shù)據(jù)流；為濾波數(shù)據(jù)流中的每一個(gè)確定目標(biāo)目的地(一個(gè)或多個(gè))；和對(duì)濾波數(shù)據(jù)流進(jìn)行緩沖，從而使濾波數(shù)據(jù)流可讀并傳送給各自確定出的目標(biāo)目的地(一個(gè)或多個(gè))。
文檔編號(hào)H04N7/26GK1555651SQ02818077
公開(kāi)日2004年12月15日 申請(qǐng)日期2002年9月9日 優(yōu)先權(quán)日2001年9月13日
發(fā)明者維基·B·卡庫(kù), 維基 B 卡庫(kù) 申請(qǐng)人:通用儀表公司