專利名稱：產(chǎn)生掩碼的設(shè)備和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及碼產(chǎn)生方法和設(shè)備。更具體地說(shuō)，涉及為碼發(fā)生器產(chǎn)生輸出掩碼的方法和設(shè)備。
背景技術(shù)：
在遠(yuǎn)程通信系統(tǒng)中，例如在構(gòu)造用于加擾和解擾信號(hào)的Gold序列中，pn(偽噪聲)序列也即m-序列(最大長(zhǎng)度序列)是眾所周知的。
圖1示出了一個(gè)采用基本(對(duì)2階Golay場(chǎng))多項(xiàng)式1+x7+x18的m-序列發(fā)生器10。該發(fā)生器10包括一個(gè)18單元移位寄存器。該寄存器的第0和第7個(gè)單元的輸出進(jìn)行異或運(yùn)算后輸入至該移位寄存器的第一個(gè)單元12?？梢酝ㄟ^(guò)對(duì)該移位寄存器各單元合并后的輸出進(jìn)行異或運(yùn)算(XOR)來(lái)從該移位寄存器讀取該m-序列。被選擇進(jìn)行合并的單元可以是任意預(yù)定單元的合并。在圖1的情形中，移位寄存器的輸出僅僅是第0單元的輸出。(單元的合并形成的輸出將稱之為輸出掩碼)。單元的任意的一些合并都可以采用XOR運(yùn)算，每一合并對(duì)應(yīng)于從循環(huán)中的一個(gè)不同點(diǎn)讀取m-序列。但是，很難確定哪種合并會(huì)產(chǎn)生期望的移位。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供了一種為一個(gè)m-序列發(fā)生器產(chǎn)生一個(gè)新的輸出掩碼的方法，該方法包括為在現(xiàn)有的輸出掩碼中置位的每個(gè)比特產(chǎn)生一個(gè)中間掩碼，對(duì)所有產(chǎn)生的中間掩碼執(zhí)行模2加法以產(chǎn)生新的輸出掩碼，其中每一中間掩碼通過(guò)對(duì)一個(gè)移位模板移位一個(gè)偏移量而產(chǎn)生，該偏移量等于現(xiàn)有輸出掩碼中的相應(yīng)置位比特的偏移量。
本發(fā)明還包括為一個(gè)m-序列發(fā)生器產(chǎn)生一個(gè)新的輸出掩碼的設(shè)備，該設(shè)備包括用于為在一個(gè)現(xiàn)有輸出掩碼中置位的每個(gè)比特產(chǎn)生一個(gè)中間掩碼的產(chǎn)生裝置，用于對(duì)所有產(chǎn)生的中間掩碼執(zhí)行模2加法以產(chǎn)生新的輸出掩碼的合并裝置，其中所述的產(chǎn)生裝置通過(guò)移位一個(gè)移位模板一偏移量而產(chǎn)生每一中間掩碼，該偏移量等于現(xiàn)有輸出掩碼中的相應(yīng)置位比特的偏移量。
當(dāng)然，將會(huì)很明顯，如果現(xiàn)有輸出掩碼中只有一個(gè)置位比特，此時(shí)所產(chǎn)生的單個(gè)中間掩碼被用于形成新的輸出掩碼。
在一個(gè)實(shí)施例中，每一中間掩碼包括一個(gè)與新的輸出掩碼對(duì)齊的對(duì)齊部分，該新的輸出掩碼是通過(guò)對(duì)所有的對(duì)齊部分進(jìn)行模2加而產(chǎn)生的。如果一個(gè)中間掩碼超出其對(duì)齊部分，并且超出部分包含一個(gè)或多個(gè)置位比特，則所述的一個(gè)或多個(gè)超出部分置位比特最好用來(lái)改變?cè)撝虚g掩碼對(duì)新的輸出掩碼所起的作用。該一個(gè)或多個(gè)超出部分中所述比特可用來(lái)在它們的中間掩碼進(jìn)行所述加法運(yùn)算的同時(shí)或之后調(diào)節(jié)新的輸出掩碼?；蛘撸撘粋€(gè)或多個(gè)超出部分置位比特也可用來(lái)在它們的中間掩碼進(jìn)行所述加法運(yùn)算之前調(diào)節(jié)其中間掩碼。在一個(gè)實(shí)施例中，一個(gè)或多個(gè)超出部分置位比特的影響由發(fā)生器中反饋裝置的特性所決定的。
上面以為m-序列發(fā)生器產(chǎn)生新的輸出掩碼的方法的形式對(duì)本發(fā)明進(jìn)行了描述。應(yīng)該注意的是本發(fā)明還可以采用計(jì)算機(jī)程序來(lái)執(zhí)行該方法。


現(xiàn)在結(jié)合附圖對(duì)本發(fā)明的一些具體實(shí)施方式
進(jìn)行描述，其中圖1是一個(gè)m-序列發(fā)生器的示意圖。
圖2是計(jì)算更新的輸出掩碼的第一示例。
圖3是計(jì)算更新的輸出掩碼的第二示例。
圖4是計(jì)算更新的輸出掩碼的第三示例。
圖5a和圖5b是更新輸出掩碼的邏輯電路的示意圖。
具體實(shí)施例方式
m-序列發(fā)生器可以采用兩個(gè)掩碼字來(lái)描述，每個(gè)字具有多個(gè)比特，比特?cái)?shù)等于該m-序列發(fā)生器所基于的移位寄存器中的單元數(shù)。事實(shí)上，移位寄存器的每一單元具有在每個(gè)碼字中的各個(gè)比特。根據(jù)常用的比特有效性規(guī)約，每個(gè)掩碼的最右比特是掩碼字的第0或最低有效比特(lsb)，掩碼字的最左比特是最高有效比特(msb)。
兩個(gè)掩碼字是輸出掩碼O和反饋掩碼F。該輸出掩碼具有只在與其輸出通過(guò)XOR運(yùn)算被合并以產(chǎn)生發(fā)生器的輸出的移位單元相對(duì)應(yīng)的位置處置位的比特。該反饋掩碼具有只在與其輸出通過(guò)XOR運(yùn)算被合并以產(chǎn)生至移位寄存器的第一單元的輸入的移位單元相對(duì)應(yīng)的位置處置位的比特。在圖1所示的發(fā)生器的情況下O＝000000000000000001F＝000000000010000001如上所述，有助于產(chǎn)生m-序列發(fā)生器的輸出信號(hào)的移位單元可以被改變以時(shí)移輸出m-序列。如果輸出掩碼是Ocurrent，并且時(shí)移被應(yīng)用后，則輸出掩碼變?yōu)镺new，以指定對(duì)時(shí)移后的m-序列起作用的單元。很容易看出，在移位寄存器包含n個(gè)單元的情況下，可以應(yīng)用2n-1個(gè)可能的時(shí)移，即假定一個(gè)任意的Ocurrent，有2n-1個(gè)可能的Onew，每個(gè)對(duì)應(yīng)于不同的時(shí)移。
當(dāng)Ocurrent只有其lsb被置位(即該m-序列只取最后移位單元的輸出)，將被示為Oend。該實(shí)施例利用從時(shí)移Oend產(chǎn)生的2n-1個(gè)可能的更新的輸出掩碼序列作為計(jì)算一個(gè)更新的輸出掩碼Onew的一組移位模板，該Onew對(duì)應(yīng)于對(duì)一些任意的當(dāng)前輸出掩碼Ocurrent應(yīng)用一些任意的前向時(shí)移。為了從一些任意的Ocurrent計(jì)算c個(gè)時(shí)鐘周期的前向移位的Onew，要選擇一個(gè)移位模板Sc，其對(duì)應(yīng)于對(duì)Oend應(yīng)用一個(gè)c周期前向移位的更新的輸出掩碼。
例如，為了從一些任意的Ocurrent計(jì)算6個(gè)周期前向移位的Onew，所選擇的移位模板是S6，該模板是對(duì)Oend執(zhí)行6個(gè)周期前向移位的結(jié)果。根據(jù)圖1所示的n＝18級(jí)寄存器，該實(shí)施例變?yōu)镺end＝000000000000000001S6＝000000000001000000一旦選擇了可適用的移位模板Sc，即將其應(yīng)用于Ocurrent以產(chǎn)生一個(gè)或多個(gè)中間掩碼。對(duì)Ocurrent中置位的每個(gè)比特，產(chǎn)生一個(gè)中間掩碼Ip，其中p代表從Ocurrent的最低有效端開(kāi)始的比特偏移量。下面將討論產(chǎn)生一個(gè)中間掩碼Ip的過(guò)程。
產(chǎn)生Ip的第一步是從Sc的最低有效端將其偏移p比特。除非當(dāng)c＝0時(shí)，Ip將包含超過(guò)n比特(其中n是m-序列發(fā)生器的移位寄存器的單元數(shù))。Ip中超出其n個(gè)最低有效比特的部分將被作為超出字Ep。如果Ep中不包含置位比特(或如果沒(méi)有Ep)，則Ip完成。否則，Ep中的置位比特需要被進(jìn)一步處理，因?yàn)樗鼈兇嬖谟贗p的n個(gè)lsb之外，在一個(gè)n比特的Onew的情況下它們是無(wú)意義的。
對(duì)于在Ep中被置位的每一比特，產(chǎn)生一個(gè)返回(wrap-back)掩碼Wpq，其中q代表從Ep的最低有效端起的比特偏移量。Wpq是通過(guò)對(duì)F從其最低有效端起偏移q比特而產(chǎn)生的。當(dāng)所有的返回掩碼計(jì)算完畢時(shí)，Ep從Ip中丟棄，只剩n個(gè)lsb。接著，返回掩碼通過(guò)模2加法與截?cái)嗪驣p相加，以產(chǎn)生一個(gè)更新的Ip。如果該更新的Ip包含多于n個(gè)比特，其超出字Ep必須再次進(jìn)行處理以更新Ip，該通過(guò)Ep和Wpq的循環(huán)被重復(fù)直到產(chǎn)生一個(gè)或者沒(méi)有Ep或者在其Ep中沒(méi)有置位比特的更新的Ip。一旦Ep或Ep中存在的置位比特被消除，則Ip完成。
一旦所有的Ip計(jì)算完畢，則將它們采用模2加法合并在一起產(chǎn)生Onew。現(xiàn)在將結(jié)合附圖2、3和4給出該過(guò)程的一些示例。這些示例與圖1所示的發(fā)生器(n＝18)有關(guān)。
圖2中，一個(gè)18周期的前向時(shí)移應(yīng)用于等于000000000011000001的Ocurrent。S18是000000000010000001。Ocurrent具有在p＝0、6、7的偏移處置位的比特，因此通過(guò)將S18移位必要的偏移量產(chǎn)生I0、I6和I7，如圖2中的粗箭頭所示。沒(méi)有中間掩碼包含超出其18個(gè)lsb的置位比特，因此不需要返回掩碼。通過(guò)模2加(等價(jià)于位XOR運(yùn)算)中間掩碼被簡(jiǎn)單地合并以產(chǎn)生Onew。這可以對(duì)圖2中三行I0、I6和I7的每一列進(jìn)行XOR運(yùn)算看出。
圖3中，一個(gè)18周期的前向時(shí)移應(yīng)用于等于000000100011000001的Ocurrent。Ocurrent具有在p＝0、6、7和11的偏移處置位的比特，因此計(jì)算I0、I6I7和I11。如在圖2的示例中的方式計(jì)算I0、I6和I7。但是，I11的產(chǎn)生包括一個(gè)返回掩碼。產(chǎn)生I11的第一步包括對(duì)S18偏移11比特，如粗箭頭16所表示的。在該點(diǎn)I11包含一個(gè)超出字E11，該E11中在超出字的偏移量q＝0處包含一個(gè)置位比特。該比特從而產(chǎn)生了一個(gè)返回掩碼W11，0，該掩碼是從左端起偏移q＝0比特后的反饋掩碼，即W11，0等于000000000010000001。該返回掩碼W11，0然后與I11(E11已被丟棄)的n＝18 lsb進(jìn)行模2加法，如粗箭頭18所示?，F(xiàn)在，Ip在其n＝18 lsb之外不包含任何的置位比特，因此該Ip可進(jìn)行模2加法以產(chǎn)生Onew。
圖4中，一個(gè)12周期的前向時(shí)移應(yīng)用于等于100000000000000000的Ocurrent。Ocurrent只在p＝17的偏移處具有一個(gè)比特置位，因此只產(chǎn)生I17。如圖4所示，S12為000001000000000000，在產(chǎn)生I17的第一步，從左起偏移17比特(如粗箭頭20所示)。此時(shí)I17是一個(gè)30比特的字，只在其msb處置位。I17的超出字是E17＝100000000000。在E17中偏移量q＝11的位置的置位比特通過(guò)應(yīng)用一個(gè)偏移量q＝11至反饋掩碼F觸發(fā)返回掩碼W17，11的產(chǎn)生，即W17，11為00000000001000000100000000000。E17然后被丟棄，W17，11如粗箭頭22所示與n＝18比特截?cái)嗪蟮腎17進(jìn)行模2加法。但是，I17現(xiàn)在再次包含一個(gè)超過(guò)其18 lsb的置位比特，在比特位置p＝18處。因此，I17再次具有超出字E17，其必須通過(guò)產(chǎn)生一個(gè)或多個(gè)返回掩碼W17，q進(jìn)行處理?，F(xiàn)在，E17為1，q＝0，這意味著返回掩碼W17，0＝000000000010000001被產(chǎn)生，這是一個(gè)未進(jìn)行移位的F的形式(因?yàn)閝＝0)。E17再次被丟棄，W17，0然后與n＝18比特截?cái)嗪蟮腎17進(jìn)行模2加法(如粗箭頭24所示)。該形式的不具有超出其n＝18 lsb的置位比特的I17從而產(chǎn)生，過(guò)程結(jié)束。沒(méi)有其它Ip存在的情況下，僅I17變?yōu)镺new。
圖5示出了一個(gè)執(zhí)行該方法實(shí)施例的邏輯電路，并對(duì)基于一個(gè)n＝18的移位寄存器的發(fā)生器輸出的m-序列進(jìn)行時(shí)移。
在圖5a中，可以看到m-序列發(fā)生器26。AND和XOR門的網(wǎng)絡(luò)28對(duì)發(fā)生器26中的移位寄存器的單元的輸出進(jìn)行運(yùn)算，以在節(jié)點(diǎn)29產(chǎn)生輸出m-序列。網(wǎng)絡(luò)28的AND門作為選擇器用來(lái)確定發(fā)生器26的移位寄存器的輸出是否參與了產(chǎn)生輸出29的XOR運(yùn)算。依次，網(wǎng)絡(luò)29的AND門受一排寄存器30控制，Ocurrent存儲(chǔ)于其中。例如，當(dāng)Ocurrent為Oend時(shí)，只有網(wǎng)絡(luò)28中最右邊的AND門能夠輸出一個(gè)“邏輯高”比特，因此只有移位寄存器26的最后的移位單元的輸出被用來(lái)產(chǎn)生輸出29。當(dāng)決定將Ocurrent更新為Onew時(shí)，Ocurrent被并行載入移位寄存器32的單元。然后寄存器32被記錄以產(chǎn)生信號(hào)A，該信號(hào)A產(chǎn)生Onew，如下面結(jié)合圖5b所述的。
在圖5b中，Sc最初存儲(chǔ)在移位寄存器34中，并且隨著系統(tǒng)時(shí)鐘前進(jìn)，Sc沿移位寄存器40進(jìn)行移位。更新的輸出掩碼Onew在一組存儲(chǔ)單元36中累加，每個(gè)均進(jìn)行模2累加循環(huán)。當(dāng)如圖5b所示AND門允許時(shí)，單元36累加從寄存器34和寄存器40(通過(guò)返回(wrap-back)網(wǎng)38)傳給它的比特。該返回網(wǎng)是由XOR門構(gòu)成的，所述XOR門當(dāng)Ip具有包含置位比特的超出字Ep時(shí)允許電路產(chǎn)生正確的Onew結(jié)果。所有的AND門受信號(hào)A的控制，該信號(hào)A是存儲(chǔ)在寄存器32中的一列Ocurrent值。因此只有當(dāng)A被設(shè)置為“邏輯高”時(shí)，存儲(chǔ)單元36才會(huì)被更新。
當(dāng)Ocurrent已被寄存器32記錄下時(shí)，單元36包含Onew，所述Onew然后可被載入寄存器30以更新發(fā)生器26的輸出掩碼。
通過(guò)提供與2的次方即z＝2a(其中a＝0、1、2、3、...17)的移位相對(duì)應(yīng)的一系列移位模板Sz可提高計(jì)算Onew的過(guò)程的效率。任意量的移位c可被分解為由Sz所定義的置位成員的相關(guān)組合。例如，執(zhí)行一個(gè)c＝9比特的移位，可以應(yīng)用S1(a＝0)接著應(yīng)用S8(a＝3)。置位模板Sz的使用使得為任意移位c利用一個(gè)n個(gè)單元的移位寄存器計(jì)算Onew所花的時(shí)間變?yōu)?時(shí)鐘周期。
以重復(fù)一些硬件為代價(jià)，圖5的邏輯電路可用來(lái)計(jì)算單個(gè)的時(shí)鐘周期的Onew。該電路可配置成計(jì)算所有的最終中間掩碼Ip并在一個(gè)周期中將其相加，以產(chǎn)生新的輸出掩碼Onew。所執(zhí)行的計(jì)算類似于圖2、3、4中所示例的，其中執(zhí)行對(duì)所有Ip掩碼的列相加以產(chǎn)生Onew。在該實(shí)施例中，所有18個(gè)Ip掩碼會(huì)永遠(yuǎn)出現(xiàn)在加法過(guò)程中，即使其中的一些是所有比特均為零的簡(jiǎn)單掩碼。
權(quán)利要求
1.一種為m-序列發(fā)生器產(chǎn)生新的輸出掩碼的方法，包括為在現(xiàn)有的輸出掩碼中置位的每一比特產(chǎn)生一個(gè)中間掩碼，并對(duì)所有產(chǎn)生的中間掩碼執(zhí)行模2加法以產(chǎn)生新的輸出掩碼，其中每一中間掩碼是通過(guò)對(duì)一個(gè)移位模板移位一偏移量而產(chǎn)生的，該偏移量等于現(xiàn)有的輸出掩碼中的相應(yīng)的置位比特的偏移量。
2.如權(quán)利要求1所述的方法，其中每一中間掩碼包括一個(gè)與新的輸出掩碼對(duì)齊的對(duì)齊部分，該新的輸出掩碼是通過(guò)對(duì)所有的對(duì)齊部分進(jìn)行模2加而產(chǎn)生的。
3.如權(quán)利要求2所述的方法，其中如果一個(gè)中間掩碼具有超出其對(duì)齊部分的包含一個(gè)或多個(gè)置位比特的超出部分，則所述的一個(gè)或多個(gè)超出部分置位比特被用于影響中間掩碼對(duì)新的輸出掩碼產(chǎn)生的效果。
4.如權(quán)利要求3所述的方法，其中所述的一個(gè)或多個(gè)超出部分置位比特在它們的中間掩碼已經(jīng)執(zhí)行所述加法之后，被用于調(diào)節(jié)新的輸出掩碼。
5.如權(quán)利要求3所述的方法，其中所述的一個(gè)或多個(gè)超出部分置位比特在它們的中間掩碼執(zhí)行所述加法的同時(shí)，被用于調(diào)節(jié)新的輸出掩碼。
6.如權(quán)利要求3所述的方法，其中所述的一個(gè)或多個(gè)超出部分置位比特在它們的中間掩碼執(zhí)行所述加法之前，被用于調(diào)節(jié)新的輸出掩碼。
7.如權(quán)利要求3-6任一權(quán)利要求所述的方法，其中所述一個(gè)或多個(gè)超出部分置位比特的影響取決于發(fā)生器中的反饋裝置的特性。
8.用于為一個(gè)m-序列發(fā)生器產(chǎn)生新的輸出掩碼的設(shè)備，包括用于為在現(xiàn)有輸出掩碼中置位的每一比特產(chǎn)生一個(gè)中間掩碼的產(chǎn)生裝置，用于對(duì)所有產(chǎn)生的中間掩碼執(zhí)行模2加法以產(chǎn)生新的輸出掩碼的合并裝置，其中所述產(chǎn)生裝置通過(guò)對(duì)一個(gè)移位模板移位一個(gè)偏移量來(lái)產(chǎn)生一個(gè)中間掩碼，該偏移量等于現(xiàn)有輸出掩碼中的相應(yīng)置位比特的偏移量。
9.如權(quán)利要求8所述的設(shè)備，其中每一中間掩碼包括一個(gè)與新的輸出掩碼對(duì)齊的對(duì)齊部分，并且所述合并裝置被配置以通過(guò)對(duì)所有的對(duì)齊部分進(jìn)行模2加法而產(chǎn)生該新的輸出掩碼。
10.如權(quán)利要求9所述的設(shè)備，其中當(dāng)中間掩碼具有超出其對(duì)齊部分的包含一個(gè)或多個(gè)置位比特的超出部分時(shí)，所述合并裝置利用所述的一個(gè)或多個(gè)超出部分置位比特來(lái)影響中間掩碼對(duì)新的輸出掩碼產(chǎn)生的效果。
11.如權(quán)利要求10所述的設(shè)備，其中所述合并裝置用于利用所述的一個(gè)或多個(gè)超出部分置位比特在它們的中間掩碼執(zhí)行所述加法之后，調(diào)節(jié)新的輸出掩碼。
12.如權(quán)利要求10所述的設(shè)備，其中所述合并裝置用于利用所述的一個(gè)或多個(gè)超出部分置位比特在它們的中間掩碼執(zhí)行所述加法的同時(shí)，調(diào)節(jié)新的輸出掩碼。
13.如權(quán)利要求10所述的設(shè)備，其中所述合并裝置利用所述的一個(gè)或多個(gè)超出部分置位比特在它們的中間掩碼執(zhí)行所述加法之前，調(diào)節(jié)新的輸出掩碼。
14.如權(quán)利要求10至13中任一權(quán)利要求所述的設(shè)備，其中所述合并裝置用于利用所述的一個(gè)或多個(gè)超出部分置位比特，以由發(fā)生器的反饋裝置的特性所決定的方式影響新的輸出掩碼。
15.用于執(zhí)行如權(quán)利要求1至7中任一權(quán)利要求所述的方法的計(jì)算機(jī)程序。
16.一種為一個(gè)代碼發(fā)生器產(chǎn)生一個(gè)新的輸出掩碼的方法，實(shí)質(zhì)上如上文中結(jié)合附圖的描述。
17.用于為一個(gè)代碼發(fā)生器產(chǎn)生一個(gè)新的輸出掩碼的裝置，實(shí)質(zhì)上如上文結(jié)合附圖的描述。
全文摘要
通過(guò)對(duì)多個(gè)中間掩碼進(jìn)行模2加，為一個(gè)m－序列發(fā)生器產(chǎn)生一個(gè)新的輸出掩碼。該中間掩碼是通過(guò)對(duì)一個(gè)移位模板移位對(duì)應(yīng)于現(xiàn)有輸出掩碼中的置位比特的偏移量的偏移量而產(chǎn)生的。如果該中間掩碼包含超出其對(duì)應(yīng)于新的輸出掩碼的部分的置位比特，則將其返回。
文檔編號(hào)H04J13/10GK1559109SQ02818728
公開(kāi)日2004年12月29日 申請(qǐng)日期2002年8月22日 優(yōu)先權(quán)日2001年8月22日
發(fā)明者蒂莫西·費(fèi)希爾－杰夫斯, 蒂莫西 費(fèi)希爾-杰夫斯 申請(qǐng)人:尤比尼蒂克斯有限公司