專利名稱：V35接口與時(shí)分復(fù)用接口的時(shí)鐘信號(hào)轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電信接入技術(shù)，具體地說(shuō)，涉及V35接口與時(shí)分復(fù)用接口的時(shí)鐘信號(hào)轉(zhuǎn)換電路。
背景技術(shù)：
在電信接入設(shè)備中，V35接口作為一種通用的對(duì)外接口技術(shù)被廣泛使用。在設(shè)備內(nèi)部，V35接口模塊與業(yè)務(wù)處理模塊通信通常使用時(shí)分復(fù)用(TDM)總線通信。TDM為2.048M的數(shù)據(jù)流，分為32個(gè)時(shí)隙，每個(gè)時(shí)隙對(duì)應(yīng)于64K的數(shù)據(jù)。V35為N*64K的數(shù)據(jù)流，N＝(1-32)，即64K至2.048M，分別對(duì)應(yīng)TDM的1-32個(gè)時(shí)隙。因此，需要進(jìn)行V35接口與TDM接口的時(shí)鐘或數(shù)據(jù)的轉(zhuǎn)換。
參見(jiàn)圖1所示，圖1為現(xiàn)有技術(shù)的V35接口與TDM接口轉(zhuǎn)換示意圖。當(dāng)TDM向V35接口發(fā)送數(shù)據(jù)時(shí)，TDM通過(guò)用于同步定位時(shí)鐘8K和工作時(shí)鐘2.048M把數(shù)據(jù)寫入現(xiàn)場(chǎng)可編程門陣列(FPGA)內(nèi)部的發(fā)送雙端口隨機(jī)存取器(DPRAM)101進(jìn)行緩存，每個(gè)周期(8K)寫入若干個(gè)時(shí)隙的數(shù)據(jù)。V35接口用V35時(shí)鐘選擇模塊103選擇的工作時(shí)鐘N*64K把數(shù)據(jù)從發(fā)送DPRAM101讀出來(lái)，經(jīng)過(guò)電平轉(zhuǎn)換芯片106后送到對(duì)端設(shè)備。和發(fā)送剛好相反，V35接口用V35時(shí)鐘選擇模塊103選擇的工作時(shí)鐘的N*64K把對(duì)端設(shè)備送過(guò)來(lái)的數(shù)據(jù)寫入接收DPRAM102。TDM通過(guò)用于同步定位時(shí)鐘8K和工作時(shí)鐘2.048M從FPGA內(nèi)部的接收DPRAM102讀出來(lái)，每個(gè)周期讀出若干個(gè)時(shí)隙的數(shù)據(jù)。
圖中，現(xiàn)有技術(shù)的時(shí)鐘轉(zhuǎn)換如下本端設(shè)備的2.048M時(shí)鐘經(jīng)過(guò)分頻鎖相環(huán)模塊104后產(chǎn)生N*64K時(shí)鐘，并送給V35時(shí)鐘選擇模塊103。V35時(shí)鐘選擇模塊根據(jù)單板工作模式選擇來(lái)自V35接口的N*64K時(shí)鐘或者來(lái)自鎖相環(huán)產(chǎn)生的N*64K時(shí)鐘作為DPRAM102的接收以及DPRAM101的發(fā)送時(shí)鐘。其中，來(lái)自V35接口的時(shí)鐘實(shí)際上是對(duì)端設(shè)備把本端設(shè)備的發(fā)送時(shí)鐘直接返回，并未真正使用對(duì)端設(shè)提供的時(shí)鐘源。本端設(shè)備的2.048M時(shí)鐘經(jīng)過(guò)分頻模塊105產(chǎn)生8K同步定位時(shí)鐘，作為TDM接口的收發(fā)時(shí)鐘。
由于V35接口和TDM接口轉(zhuǎn)換的所有時(shí)鐘必須由同一個(gè)時(shí)鐘源產(chǎn)生，才能保證每個(gè)周期TDM收發(fā)的數(shù)據(jù)量和V35收發(fā)數(shù)據(jù)量一致，從而保證轉(zhuǎn)換正常。而從上面時(shí)鐘的轉(zhuǎn)換可以看到，由于不能把來(lái)自對(duì)端設(shè)備的N*64K時(shí)鐘轉(zhuǎn)換成TDM工作時(shí)鐘2.048M，TDM接口的2.048M時(shí)鐘只能由本端設(shè)備供給，不能使用對(duì)端時(shí)鐘源提供的時(shí)鐘，所以只能使用本端設(shè)備的時(shí)鐘源，也就是只能工作在數(shù)據(jù)傳輸設(shè)備(DCE)模式下。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種V35接口與時(shí)分復(fù)用接口的時(shí)鐘信號(hào)轉(zhuǎn)換電路，以使得本端設(shè)備既可使用本端設(shè)備時(shí)鐘源提供的時(shí)鐘，也可使用對(duì)端設(shè)備時(shí)鐘源提供的時(shí)鐘。
本發(fā)明通過(guò)以下技術(shù)方案實(shí)現(xiàn)一種V35接口與時(shí)分復(fù)用接口的時(shí)鐘信號(hào)轉(zhuǎn)換電路，包括分頻鎖相環(huán)104、V35時(shí)鐘選擇模塊103，其中，分頻鎖相環(huán)104將來(lái)自本端設(shè)備的時(shí)鐘源鎖相分頻所獲得的V35接口工作時(shí)鐘信號(hào)輸入至V35時(shí)鐘選擇模塊103，該時(shí)鐘信號(hào)轉(zhuǎn)換電路還包括分頻單元100和倍頻鎖相環(huán)108，來(lái)自對(duì)端設(shè)備提供的V35接口工作時(shí)鐘信號(hào)輸入至V35時(shí)鐘選擇模塊103，所述V35時(shí)鐘選擇模塊103的輸出信號(hào)送至分頻單元100，分頻單元100分頻輸出的第一分頻信號(hào)送至倍頻鎖相環(huán)108，倍頻鎖相環(huán)108將該第一分頻信號(hào)倍頻鎖相后輸出時(shí)分復(fù)用接口工作時(shí)鐘信號(hào)，分頻單元100輸出的第二分頻信號(hào)為時(shí)分復(fù)用接口同步定位時(shí)鐘信號(hào)。
較佳地，所述分頻單元100為一分頻模塊109，其輸出的第一分頻信號(hào)與時(shí)分復(fù)用接口同步定位時(shí)鐘信號(hào)頻率相同或不同。
較佳地，所述分頻單元100進(jìn)一步包括第一分頻模塊107和第二分頻模塊105，其中，第一分頻模塊107將來(lái)自V35時(shí)鐘選擇模塊103的信號(hào)分頻為第一分頻信號(hào)輸入至倍頻鎖相環(huán)108；第二分頻模塊105將來(lái)自倍頻鎖相環(huán)108的輸出時(shí)鐘信號(hào)分頻為所述時(shí)分復(fù)用接口同步定位時(shí)鐘信號(hào)輸出。
較佳地，所述分頻單元還包括第三分頻模塊110，來(lái)自倍頻鎖相環(huán)108的輸出時(shí)鐘信號(hào)輸入至該分頻模塊，該分頻模塊輸出一分頻信號(hào)反饋輸入至倍頻鎖相環(huán)108，該分頻信號(hào)的頻率為倍頻鎖相環(huán)108反饋信號(hào)所需頻率。
較佳地，所述第一分頻信號(hào)的頻率為時(shí)分復(fù)用接口同步定位時(shí)鐘信號(hào)頻率。所述第二分頻模塊105輸出的分頻信號(hào)還反饋輸入至所述的倍頻鎖相環(huán)108。
本發(fā)明通過(guò)增設(shè)分頻單元100，將V35接口工作時(shí)鐘分頻為一固定分頻信號(hào)，用該固定分頻信號(hào)通過(guò)倍頻鎖相環(huán)108進(jìn)行倍頻鎖相，獲得TDM接口工作時(shí)鐘，通過(guò)分頻單元100分頻輸出獲得TDM接口同步定位時(shí)鐘，解決了把來(lái)自對(duì)端設(shè)備的V35接口工作時(shí)鐘轉(zhuǎn)換成TDM工作時(shí)鐘的問(wèn)題，從而使得時(shí)鐘轉(zhuǎn)換電路既可使用本端設(shè)備時(shí)鐘源提供的時(shí)鐘，也可使用對(duì)端設(shè)備時(shí)鐘源提供的時(shí)鐘，因此本端設(shè)備既可工作在DCE模式下，也可工作在數(shù)據(jù)終端設(shè)備(DTE)模式下，使得使用V35接口的接入設(shè)備應(yīng)用更加靈活、方便。本發(fā)明在現(xiàn)有時(shí)鐘電路的基礎(chǔ)上作了簡(jiǎn)單的改進(jìn)，成本低廉。


圖1為現(xiàn)有技術(shù)的V35接口與TDM接口轉(zhuǎn)換示意圖；圖2為本發(fā)明的V35接口與TDM接口轉(zhuǎn)換電路示意圖；圖3為本發(fā)明實(shí)施例1的V35接口與TDM接口轉(zhuǎn)換電路示意圖；圖4為本發(fā)明實(shí)施例2的V35接口與TDM接口轉(zhuǎn)換電路示意圖。
具體實(shí)施例方式
由于現(xiàn)有的時(shí)鐘轉(zhuǎn)換電路不能把來(lái)自對(duì)端設(shè)備的時(shí)鐘轉(zhuǎn)換成TDM接口的工作時(shí)鐘，針對(duì)這個(gè)缺陷，在FPGA內(nèi)部增加分頻模塊，將來(lái)自對(duì)端設(shè)備提供的V35接口工作時(shí)鐘N*64K進(jìn)行分頻，同時(shí)在FPGA外部增加一個(gè)倍頻鎖相環(huán)，以利用所述分頻模塊生成TDM接口的工作時(shí)鐘。
參見(jiàn)圖2所示，圖2為本發(fā)明的V35接口與TDM接口轉(zhuǎn)換電路總體示意圖。TDM接口與V35接口數(shù)據(jù)的轉(zhuǎn)換過(guò)程與現(xiàn)有技術(shù)過(guò)程相同，都是通過(guò)DPRAM緩存器進(jìn)行轉(zhuǎn)換，TDM接口的工作時(shí)鐘、同步定位時(shí)鐘以及V35接口工作時(shí)鐘均分別送至DPRAM。上述時(shí)鐘信號(hào)的獲得是這樣的來(lái)自分頻鎖相環(huán)模塊104輸出的V35接口工作時(shí)鐘，以及來(lái)自對(duì)端設(shè)備提供的V35接口工作時(shí)鐘分別輸入至V35時(shí)鐘選擇模塊103；V35時(shí)鐘選擇模塊103輸出的時(shí)鐘信號(hào)送至分頻單元100進(jìn)行分頻，該分頻單元100將輸出的第一分頻信號(hào)輸入至倍頻鎖相環(huán)108，通過(guò)該倍頻鎖相環(huán)108產(chǎn)生TDM工作時(shí)鐘信號(hào)分別輸出；并且分頻模塊輸出的第二分頻信號(hào)的頻率為TDM同步定位時(shí)鐘信號(hào)頻率。
實(shí)施例1參見(jiàn)圖3所示，圖3為本發(fā)明實(shí)施例1的V35接口與TDM接口轉(zhuǎn)換電路示意圖。分頻單元100為一分頻模塊109，該分頻模塊109可直接將來(lái)自V35時(shí)鐘選擇模塊103輸出的V35接口工作時(shí)鐘N*64K分頻為TDM同步定位時(shí)鐘信號(hào)，即分頻模塊109輸出的第一分頻信號(hào)頻率與第二分頻信號(hào)頻率相同，均為TDM同步定位時(shí)鐘信號(hào)頻率，倍頻鎖相環(huán)將上述分頻信號(hào)進(jìn)行倍頻鎖相后，生成TDM接口工作時(shí)鐘信號(hào)。
當(dāng)然，分頻模塊109輸出的第一分頻信號(hào)頻率與第二分頻信號(hào)頻率也可不相同，只要第一分頻信號(hào)頻率為時(shí)分復(fù)用接口工作時(shí)鐘頻率的約數(shù)即可。
實(shí)施例2參見(jiàn)圖4所示，圖4為本發(fā)明實(shí)施例2的V35接口與TDM接口轉(zhuǎn)換電路示意圖。分頻單元100為第一分頻模塊107和第二分頻模塊105，其中，第一分頻模塊107將來(lái)自V35時(shí)鐘選擇模塊103的信號(hào)分頻為第一分頻信號(hào)輸入至倍頻鎖相環(huán)108，為保證TDM接口的同步定位時(shí)鐘與工作時(shí)鐘來(lái)自同一時(shí)鐘源和相位的一致，避免第一分頻模塊107輸出的分頻信號(hào)的抖動(dòng)，將倍頻鎖相環(huán)模塊108輸出的TDM接口工作時(shí)鐘送至第二分頻模塊105，由第二分頻模塊105分頻輸出第二分頻信號(hào)，該分頻信號(hào)的頻率為同步定位時(shí)鐘頻率，并輸出至DPRAM。
為使倍頻鎖相環(huán)108鎖定相位更穩(wěn)定，還可增設(shè)第三分頻模塊110，用以生成倍頻鎖相環(huán)108的反饋信號(hào)，該第三分頻模塊110將來(lái)自倍頻鎖相環(huán)108輸出的時(shí)鐘信號(hào)進(jìn)行分頻，分頻輸出并反饋輸入至倍頻鎖相環(huán)108，該分頻信號(hào)的頻率具體由鎖相環(huán)決定。另，為使分頻模塊輸出的分頻信號(hào)的頻率盡量相同，降低FPGA電路的復(fù)雜度，較佳地，第一分頻模塊107分頻輸出的第一分頻信號(hào)頻率與第二分頻模塊105分頻輸出的第二分頻信號(hào)頻率相同，均為TDM同步定位時(shí)鐘信號(hào)頻率，并且，第二分頻模塊105的輸出第二分頻信號(hào)反饋至倍頻鎖相環(huán)108，如圖4虛線所示，這時(shí)可不需要第三分頻模塊。
從上述實(shí)施例可見(jiàn)，由于來(lái)自V35時(shí)鐘選擇模塊103的V35接口工作時(shí)鐘可以是本端設(shè)備時(shí)鐘源產(chǎn)生的時(shí)鐘，也可以是來(lái)自對(duì)端設(shè)備的時(shí)鐘，從而實(shí)現(xiàn)了把來(lái)自對(duì)端設(shè)備的時(shí)鐘轉(zhuǎn)換成TDM接口的工作時(shí)鐘以及同步定位時(shí)鐘，能夠保證TDM接口工作時(shí)鐘和V35接口工作時(shí)鐘的時(shí)鐘源相同。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，例如，所述第一分頻信號(hào)可以是其他頻率的分頻信號(hào)，只要該分頻信號(hào)能倍頻為TDM工作時(shí)鐘即可。
權(quán)利要求
1.一種V35接口與時(shí)分復(fù)用接口的時(shí)鐘信號(hào)轉(zhuǎn)換電路，包括分頻鎖相環(huán)(104)、V35時(shí)鐘選擇模塊(103)，其中，分頻鎖相環(huán)(104)將來(lái)自本端設(shè)備的時(shí)鐘源鎖相分頻所獲得的V35接口工作時(shí)鐘信號(hào)輸入至V35時(shí)鐘選擇模塊(103)，來(lái)自對(duì)端設(shè)備提供的V35接口工作時(shí)鐘信號(hào)輸入至V35時(shí)鐘選擇模塊(103)，其特征在于，該時(shí)鐘信號(hào)轉(zhuǎn)換電路還包括分頻單元(100)和倍頻鎖相環(huán)(108)，所述V35時(shí)鐘選擇模塊(103)的輸出信號(hào)輸入至分頻單元(100)，分頻單元(100)分頻輸出的第一分頻信號(hào)輸入至倍頻鎖相環(huán)(108)，倍頻鎖相環(huán)(108)輸出時(shí)分復(fù)用接口工作時(shí)鐘信號(hào)，分頻單元(100)輸出的第二分頻信號(hào)為時(shí)分復(fù)用接口同步定位時(shí)鐘信號(hào)。
2.根據(jù)權(quán)利要求1所述的時(shí)鐘信號(hào)轉(zhuǎn)換電路，其特征在于，所述分頻單元(100)為一分頻模塊(109)。
3.根據(jù)權(quán)利要求1所述的時(shí)鐘信號(hào)轉(zhuǎn)換電路，其特征在于，所述分頻單元(100)進(jìn)一步包括第一分頻模塊(107)和第二分頻模塊(105)，其中，第一分頻模塊(107)將來(lái)自V35時(shí)鐘選擇模塊(103)的輸出信號(hào)分頻為第一分頻信號(hào)，并輸入至倍頻鎖相環(huán)(108)；第二分頻模塊(105)將來(lái)自倍頻鎖相環(huán)(108)的輸出時(shí)鐘信號(hào)分頻為所述時(shí)分復(fù)用接口同步定位時(shí)鐘信號(hào)輸出。
4.根據(jù)權(quán)利要求1或2或3所述的時(shí)鐘信號(hào)轉(zhuǎn)換電路，其特征在于，所述第一分頻信號(hào)的頻率為時(shí)分復(fù)用接口同步定位時(shí)鐘信號(hào)頻率。
5.根據(jù)權(quán)利要求3所述的時(shí)鐘信號(hào)轉(zhuǎn)換電路，其特征在于，所述第二分頻模塊(105)輸出的分頻信號(hào)還反饋輸入至所述的倍頻鎖相環(huán)(108)。
6.根據(jù)權(quán)利要求1或2或3所述的時(shí)鐘信號(hào)轉(zhuǎn)換電路，其特征在于，所述分頻單元還包括第三分頻模塊(110)，來(lái)自倍頻鎖相環(huán)(108)的輸出時(shí)鐘信號(hào)輸入至該分頻模塊，該分頻模塊輸出一分頻信號(hào)反饋輸入至倍頻鎖相環(huán)(108)，該分頻信號(hào)的頻率為倍頻鎖相環(huán)(108)反饋控制信號(hào)所需頻率。
全文摘要
一種V35接口與時(shí)分復(fù)用接口的時(shí)鐘信號(hào)轉(zhuǎn)換電路，包括分頻鎖相環(huán)、V35時(shí)鐘選擇模塊、分頻單元和倍頻鎖相環(huán)，分頻鎖相環(huán)將來(lái)自本端設(shè)備的時(shí)鐘源鎖相分頻所獲得的V35接口工作時(shí)鐘信號(hào)輸入至V35時(shí)鐘選擇模塊，來(lái)自對(duì)端設(shè)備提供的V35接口工作時(shí)鐘信號(hào)輸入至V35時(shí)鐘選擇模塊，所述V35時(shí)鐘選擇模塊的輸出信號(hào)送至分頻單元，分頻輸出的第一分頻信號(hào)送至倍頻鎖相環(huán)，將該第一分頻信號(hào)倍頻鎖相后輸出時(shí)分復(fù)用接口工作時(shí)鐘信號(hào)，分頻單元輸出的第二分頻信號(hào)為時(shí)分復(fù)用接口同步定位時(shí)鐘信號(hào)。本端設(shè)備可使用本端設(shè)備時(shí)鐘源提供的時(shí)鐘和對(duì)端設(shè)備時(shí)鐘源提供的時(shí)鐘。
文檔編號(hào)H04L29/02GK1533112SQ03121350
公開日2004年9月29日 申請(qǐng)日期2003年3月26日 優(yōu)先權(quán)日2003年3月26日
發(fā)明者李慶東 申請(qǐng)人:華為技術(shù)有限公司