專利名稱：一種前導搜索器及其實現(xiàn)方法
技術領域：
本發(fā)明涉及一種可在大規(guī)模現(xiàn)場可編程門陣列(FPGA)上實現(xiàn)的面積優(yōu)化且捕獲性能提高的前導搜索器。
本發(fā)明還涉及一種上述前導搜索器的實現(xiàn)方法。
背景技術：
前導搜索器完成在一定時間范圍內對用戶終端設備(UE，User Equipment)發(fā)射的簽名信息進行相關或者匹配濾波，從中提取出簽名值、相位、能量等信息的功能。在寬帶碼分多址(WCDMA)系統(tǒng)中隨機接入信道(RACH，RandomAccess Channel)和公共分組信道(CPCH，Common Packet Channel)都需要相應的前導搜索器。在RACH中，前導捕獲搜索器完成對UE的發(fā)射的接入前導(Preamble)的相關，得到的簽名信息指導基站(NODE B)接收UE發(fā)射的接入消息，協(xié)助NODE B完成UE的接入、位置更新等功能。是上行接入的第一步，在系統(tǒng)中非常重要。其性能直接影響系統(tǒng)的接入率和穩(wěn)定性。在CPCH信道中，需要兩個獨立的前導捕獲搜索器同時工作，完成UE的接入前導(A-P，Access Preamble)和碰撞檢測前導(CD-P，Collision Detection Preamble)的接入。CPCH通過A-P和CD-P的接入過程完成一種較復雜的MAC接入?yún)f(xié)議-帶有碰撞檢測的數(shù)據(jù)偵聽多址接入(DSMA-CD，Digital Sense Multi-Access with CollisionDetection)模式。它是CPCH信道傳輸?shù)牡谝徊?，也是關鍵的步驟之一。
RACH信道的接入前導，和CPCH信道的接入前導、碰撞檢測前導的生成過程相似UE根據(jù)可選簽名集配置，隨機的選用一個簽名值，經過加擴、加擾和旋轉生成前導。用公式概括如下Cp,n,s(k)=Sr-p,n(k)×Csig,s(k)×ej(π4+π2k),k=0,1,2,3,...,4095]]>其中k＝0對應于最先發(fā)送的碼片。
上式中前導擾碼Sr-p，n由長擾碼生成。PRACH信道前導和PCPCH信道的接入前導與碰撞檢測前導的擾碼的階數(shù)范圍不同，第n階前導擾碼定義如下式所示Sr-p，n(i)＝clong，1，n(i)，i＝0，1，...，4095式中的長擾碼clong，1，n(i)是由兩個二進制m序列的38400個碼片的模2加產生的。(詳細生成方法參見3GPP標準“3G TS 25.213 V3.3.0(2000-6)Spreading andmodulation(FDD)”4.3.2.2小節(jié))其中前導簽名Csig，s對應于一個重復256次的長度為16的簽名Ps(n)，n＝0...15，定義如下式Csig，s(i)＝Ps(i modulo 16)，i＝0，1，...，4095式中簽名Ps(n)為長度為16的16階哈達馬碼集合。(參見3GPP標準“3G TS25.213 V3.3.0(2000-6)Spreading and modulation(FDD)”4.3.3.2小節(jié)之表3)NODE B通過前導搜索器捕獲UE發(fā)送的前導，從中提取出前導的簽名值、簽名的相位、簽名的能量等信息。簽名值對應UE所選的簽名，簽名相位對應UE的位置和簽名到達NODEB的定時信息，簽名的能量對應UE發(fā)射簽名的能量和信道衰落的信息。
前導捕獲，在實時性、捕獲指標等要求下一般采用純硬件實現(xiàn)。前導捕獲的指標一般包含下面四個方面1、捕獲時間。要求捕獲過程實時性較高，一般在一個接入時隙內完成。即對簽名的捕獲要在1.33ms內完成。
2、捕獲性能。要求在一定信噪比和衰落條件下前導捕獲應該達到一定的捕獲率。
3、搜索范圍。要求簽名的相位的搜索范圍應該能覆蓋小區(qū)邊界處UE的接入。
4、搜索精度。根據(jù)系統(tǒng)要求，前導捕獲一般采用1/2或者1/4碼片精度。
已開發(fā)的前導搜索器一般采用并行相關器或者數(shù)字匹配濾波器結構實現(xiàn)。這種結構一般由擾碼發(fā)生器、移位寄存器組、積分器、判決器等組成。其中積分器一般由許多1比特寬度乘法器組和加法器樹構成。1比特乘法器可以由對符號的判決邏輯實現(xiàn)。這種算法的搜索精度取決于輸入信號的采樣間隔；捕獲范圍取決于匹配濾波器的長度。捕獲性能取決于積分長度和門限判決策略。當滿足一定捕獲性能指標的前提下，這種結構消耗資源巨大，不利于硬件實現(xiàn)。特別是在FPGA實現(xiàn)時，這種結構占用大量的寄存器資源，甚至是幾十萬門的FPGA也難于實現(xiàn)的。
對后來出現(xiàn)采用快速哈達馬變換(FHT，F(xiàn)ast Hadamard Transform)完成對簽名的相關的算法。16個簽名是周期為16的哈達馬序列，對哈達馬序列作相關，較自然、高效的方法是用快速哈達馬變換來實現(xiàn)。采用快速哈達馬變換，能同時得到與所有16個哈達馬序列的簽名值和能量。該算法在一定程度上節(jié)省了物理資源。但是該算法需要對解擾、去旋轉的簽名信號每隔16個數(shù)相加，相當于解擴或者帶抽頭的匹配濾波，得到16個和作為FHT的輸入。如果匹配長度為2048級，每隔16級移位寄存器布置一個抽頭，即128抽頭的匹配濾波器。采用傳統(tǒng)的移位寄存器組方法，輸入數(shù)據(jù)寬度為1比特的匹配濾波器至少需要2048(匹配長度)級觸發(fā)器來實現(xiàn)。輸入數(shù)據(jù)寬度為S比特時，消耗2048S級觸發(fā)器。仍然會消耗大量寄存器資源，不利于FPGA實現(xiàn)。
SRL16(Shift Register Look-Up-Table 16)，即基于查找表LUT的16階移位寄存器，是Xilinx公司的一項技術。其本質是用一個查找表LUT和一個寄存器結構，實現(xiàn)最大級數(shù)為16的固定級數(shù)或可變級數(shù)的移位寄存器組。這項技術為已經為Xilinx的Virtex/Virtex-E/Virtex-II等系列FPGA廣泛支持。
4×4的LUT的本質是16邏輯真值表。真值表覆蓋了4×4的所有邏輯。對其適當?shù)剡\算，加上Xilinx的特殊時鐘結構，可以實現(xiàn)對1bit的數(shù)的16種不同存取，相當于有16個可選地址的1比特Ram。然后將尋址的輸出用觸發(fā)器打出來，就可以實現(xiàn)1到16任意長度的移位寄存器組。而且每個節(jié)拍移位的級數(shù)是可控制的。
如2048級128抽頭匹配濾波器如果采用SRL16結構，只需256個邏輯單元(LC)就可以實現(xiàn)了。具體做法是采用SRL16的可變級數(shù)移位寄存器組的使用方法。對一定長度的一組級連SRL16鏈進行初始化，控制該SRL16鏈的移位級數(shù)，使它們同時移位，移位的級數(shù)由0到15遞增。將每一次移位后每個SRL16的輸出相累加，得到一個匹配和，鎖存得到的16個和，同時送到FHT運算，就得到一個相位的匹配結果——簽名、相位、能量。

發(fā)明內容
本發(fā)明的目的是為了克服了現(xiàn)有前導搜索器消耗大量寄存器資源，不利于FPGA實現(xiàn)的缺點，提出一種既能滿足上述的前導捕獲的四個指標，又能大幅度節(jié)約FPGA物理資源的前導搜索器。
本發(fā)明的另一目的是提供一種上述前導搜索器的實現(xiàn)方法。
為實現(xiàn)上述目的，本發(fā)明提出的前導搜索器主要組成為緩存RAM、擾碼發(fā)生器、π/4旋轉器、SRL16(Shift Register Look-Up-Table16)匹配濾波器、I/Q路選擇器、16點快速哈達馬變換(FHT，F(xiàn)ast HadamardTransform)模塊、I/Q結果緩存器、自適應門限判決器以及系統(tǒng)控制器，其中緩存RAM存儲來自接收機的基帶I、Q信號，其中，存儲深度為匹配數(shù)據(jù)長度加匹配范圍，當捕獲精度為1/N碼片時，采樣為原來的N倍，并由系統(tǒng)控制器控制其采樣存儲過程。
擾碼發(fā)生器產生本地擾碼序列，擾碼序號由高層指配給系統(tǒng)控制器，系統(tǒng)控制器向擾碼發(fā)生器下配擾碼序號，并控制擾碼發(fā)生器啟動時刻。
π/4旋轉器旋轉擾碼發(fā)生器產生的長擾碼的實部，產生已旋轉的I、Q路擾碼SI、SQ，該擾碼送到SRL16匹配濾波器中，完成對前導信號的解擾并去旋轉，其旋轉規(guī)則由系統(tǒng)控制器控制。
SRL16匹配濾波器由數(shù)據(jù)SRL16E級聯(lián)鏈、擾碼SRL16E級聯(lián)鏈、1比特乘法器、加法樹以及匹配濾波控制器構成。數(shù)據(jù)SRL16E級聯(lián)鏈、擾碼SRL16E級聯(lián)鏈都是由SRL16E單元或者其他SRL16單元構成，SRL16E是帶有使能控制端的SRL16單元，在原理、功能與結構上繼承了SRL16單元的一般特點，數(shù)據(jù)SRL16E級聯(lián)鏈通過級連SRL16E(匹配長度/16)級，使用相同的數(shù)據(jù)使能端完成對數(shù)據(jù)的抽頭、移位的功能，擾碼SRL16E級聯(lián)鏈通過級連SRL16E(匹配長度/16)級，使用相同的擾碼使能端完成對擾碼的抽頭、移位的功能。匹配濾波控制器控制SRL16匹配濾波器的工作，工作過程如下匹配濾波器控制器打開擾碼、數(shù)據(jù)移位使能端，初始化擾碼、數(shù)據(jù)SRL16E鏈，完成匹配濾波器的初始化，每次更換不同位置對應的采樣點的時候，都要重新初始化匹配濾波器一次，初始化完成后，匹配濾波器控制器關閉(低電平)數(shù)據(jù)、擾碼SRL16E單元使能端，使SRL16E根據(jù)地址選擇輸出數(shù)據(jù)，每個節(jié)拍地址ADDR增加1，每個節(jié)拍數(shù)據(jù)SRL16E單元的輸出和擾碼SRL16E單元的輸出送到乘法器，完成解擾、去旋轉，再將L/16(L是匹配長度，L/16是抽頭數(shù))個積送到加法樹，求累加和，完成解擴，然后鎖存累加和，ADDR從0變化到15，得到16個累加和，送到FHT單元做FHT運算，求出本相位的簽名值、簽名能量，同時匹配濾波器控制器打開數(shù)據(jù)移位使能端一個時鐘周期，使數(shù)據(jù)移位一個相位，保持擾碼位置不變，進入下個相位的匹配。
SRL16匹配濾波器和緩存RAM通過基帶I、Q信號相連。
SRL16匹配濾波器和π/4旋轉器通過I、Q路擾碼SI、SQ相連，SRL16匹配濾波器完成對前導信號的解擾、去旋轉、解擴，并產生16點FHT的16個輸入和。
I/Q路選擇器接收SRL16匹配濾波器輸出信號，完成對SRL16匹配濾波器的緩存和選擇輸出，使I、Q兩路共用一個16點快速哈達馬變換單元。
16點快速哈達馬變換FHT模塊和I/Q路選擇器通過16點快速哈達馬變換模塊完成對I/Q路選擇器輸入的16點FHT相連。16點FHT由四步相同的算法完成，出于節(jié)省資源的目的，完整的FHT由單步FHT復用4次完成，由輸入選擇器、單步FHT模塊、輸出選擇器、計數(shù)器構成。工作過程為，計數(shù)器從0到3計數(shù)，控制FHT的四部復用，當計數(shù)值小于3時，輸出數(shù)據(jù)選擇器將FHT中間結果反饋輸出，輸入數(shù)據(jù)選擇器選擇將FHT中間結果反饋為輸入，復用單步FHT運算模塊，當計數(shù)值等于3時，輸入數(shù)據(jù)選擇器選擇外部FHT輸入數(shù)據(jù)為輸入，輸出數(shù)據(jù)選擇器的輸出即為完整的FHT4步運算結果。
I/Q結果緩存器完成將16點快速哈達馬變換模塊輸入的I、Q路FHT的結果鎖存、時序等齊的功能，保證判決時的能量和(I2+Q2)是同一相位，同一簽名位置的I、Q能量的和。
自適應門限判決器和I/Q結果緩存器通過I/Q信號相連，自適應門限判決器完成對簽名能量的判決，記錄簽名能量大于門限的簽名值、簽名相位、簽名能量等信息，并且根據(jù)噪聲和有用能量的信躁比自適應地調整門限。自適應門限判決器可通過系統(tǒng)控制器將自適應門限判決器的工作狀態(tài)設置為固定門限狀態(tài)。
自適應門限判決器由I/Q路FHT能量緩存、選擇模塊、平方器、判決器、簽名值、相位計數(shù)器、門限調整模塊、自適應門判決控制器等構成。其硬件工作過程為自適應門判決控制器根據(jù)系統(tǒng)控制器下配固定門限/自適應門限狀態(tài)指示配置門限調整模塊為自適應門限工作狀態(tài)還是固定門限工作狀態(tài)。當工作在固定門限工作狀態(tài)時判決器的門限保持系統(tǒng)控制器下配的門限值，直到系統(tǒng)控制器再次下配門限為止。而自適應門限工作狀態(tài)工作過程如下控制器首先根據(jù)簽名值計數(shù)的計數(shù)值，在I/Q路FHT能量緩存、選擇模塊中選擇相應的I、Q路FHT的結果各輸入一個數(shù)，然后送到平方器求(I2+Q2)，判決器比較門限與平方和，如果平方和大于門限，則發(fā)判決指示給簽名值、相位計數(shù)器，認為收到簽名。該能量為簽名能量，將簽名能量送到門限調整模塊簽名能量累加器累加；如果平方和小于門限，則認為沒有收到簽名。該能量為噪聲能量，將噪聲能量送到門限調整模塊噪聲能量累加器累加。簽名值、相位計數(shù)器收到判決指示后，將根據(jù)簽名相位、簽名值計數(shù)器的當前計數(shù)值得到簽名的相位和簽名號，將簽名、相位、能量等輸出。門限調整模塊根據(jù)噪聲能量累加和與簽名能量累加和動態(tài)的調整判決門限。
系統(tǒng)控制器分別和緩存RAM、SRL16匹配濾波器、擾碼發(fā)生器、π/4旋轉器、I/Q路選擇器、16點快速哈達馬變換模塊、I/Q結果緩存器、自適應門限判決器相連，完成整個系統(tǒng)的控制功能，主要功能為參數(shù)配置和時序控制。
系統(tǒng)控制器接收高層下發(fā)的參數(shù)，配置到相應的模塊系統(tǒng)控制器向擾碼發(fā)生器下配擾碼序號；向自適應門限判決器下配固定門限/自適應門限狀態(tài)指示、門限初值；向所有模塊下發(fā)復位指示，模塊啟動/終止指示等。
系統(tǒng)控制器根據(jù)高層提供的小區(qū)時延，奇偶幀指示，幀信號，時鐘信號等協(xié)調各個模塊間的時序，系統(tǒng)控制器提供的主要的時序信號有緩存RAM的采樣信號和采樣地址；擾碼發(fā)生器的擾碼啟動信號；π/4旋轉器的旋轉計數(shù)；SRL16匹配濾波器的初始化，啟動，SRL16E的移位地址、移位使能信號；I/Q路選擇器的鎖存Q路信號；16點快速哈達馬變換FHT的FHT啟動指示，I、Q路切換指示，F(xiàn)HT完成指示信號；I/Q結果緩存器的I路結果鎖存信號；自適應門限判決器的I/Q路FHT能量緩存、選擇，簽名值、相位計數(shù)器控制等信號。
本發(fā)明用于上述前導搜索器的實現(xiàn)方法為先設定前導搜索器的參數(shù)指標，其中設定的參數(shù)指標有
1、設定捕獲時間。為一個接入時隙，即1.33ms，即5120碼片。也就是說在當前接入時隙結束時，必須完成捕獲。
2、設定匹配濾波器的級數(shù)。根據(jù)性能要求，匹配濾波器的級數(shù)為L級，即匹配長度是L個碼片。
3、設定匹配精度為1/N碼片，即輸入數(shù)據(jù)為N倍過采樣。
4、設定匹配范圍為K碼片，即搜索相位范圍為0到NK。
5、設定工作時鐘為T倍碼片速率。
6、設定輸入數(shù)據(jù)為S比特寬度。
上述的參數(shù)指標中a、單天線條件下，I、Q兩路的緩存RAM的存儲深度為2NS(L+K)比特。n天線條件下，存儲深度為單天線的n倍。
b、串行化設計是本匹配濾波器的本質，也是節(jié)約硬件資源的本質原因所在。但是串行化設計是以延長處理時間為代價的。為了滿足一定的處理時間，要求提高處理時鐘的速率，必須滿足(5120-L-K)·T＞16KN+LNc、實現(xiàn)SRL16匹配濾波器時，單比特數(shù)據(jù)寬度需要一個SRL16E鏈完成；S比特數(shù)據(jù)寬度需要S個SRL16E鏈完成。
設定了上述參數(shù)指標的前導搜索器按下述各步驟進行第一步I、Q各采樣(L+K).NS個數(shù)據(jù)并緩存到RAM；第二步選擇對應位置的采樣點初始化匹配長度為L的SRL16匹配濾波器；第三步用SRL16匹配濾波器匹配一個相位的簽名，對該相位的簽名信號解擾、去旋轉、解擴；第四步對該相位進行16點FHT；第五步對該相位進行自適應門限判決；第六步判斷“已達到匹配范圍K碼片？”，若是則執(zhí)行第七步，若否則轉到第三步；第七步判斷“已搜索完N次，達到1/N碼片精度？”，若是則執(zhí)行第八步，若否則轉到第二步；第八步本接入時隙前導捕獲完成，當下一個接入時隙開始時，轉到第一步，循環(huán)執(zhí)行下去，直到高層發(fā)送終止命令為止；其中，第一步聚所述的存儲采樣過程由緩存RAM102完成。
其中，第二步聚保證所匹配數(shù)據(jù)都是同一采樣位置對應的采樣點。
其中，第三步聚還包括下列步驟1、SRL16E移位地址ADDR清零；數(shù)據(jù)、擾碼SRL16E單元使能端關閉(低電平)；2、數(shù)據(jù)SRL16E單元的輸出*擾碼SRL16E單元的輸出完成解擾、去旋轉；3、將L/16個積累加，完成解擴。其中L為匹配長度，L/16為抽頭數(shù)；4、鎖存累加和；5、數(shù)據(jù)、擾碼SRL16E單元移位地址ADDR＝ADDR+1；6、判斷“ADDR＝16”；若條件成立，則執(zhí)行7，若條件不成立，則跳轉到2；7、開數(shù)據(jù)移位使能端一個時鐘周期，使數(shù)據(jù)移位一個相位，保持擾碼位置不變，進入下個相位的匹配，跳轉到1。同時將鎖存的16個累加和送到FHT單元做FHT運算，求本相位的簽名值、簽名能量。
其中，第四步由16點快速哈達馬變換FHT模塊完成。
其中，第五步中自適應門限判決過程由自適應門限判決器完成。
其中，第六步保證了匹配范圍為K碼片。
其中，第七步保證了匹配精度為1/N碼片。
其中，第八步保證本前導搜索器再每個接入時隙都正常工作，直到高層發(fā)送終止命令為止。


圖1是本發(fā)明裝置的結構圖。
圖2是數(shù)據(jù)寬度為1bit的SRL16匹配濾波器結構圖。
圖3是FHT復用結構圖。
圖4是自適應門限判決器結構圖。
圖5是本發(fā)明方法處理流程圖。
圖6是用SRL16匹配濾波器匹配一個相位的流程圖。
具體實施例方式
結合附圖對技術方案的實施作進一步的詳細描述圖1是本發(fā)明裝置的結構圖。圖1中，101是接收機，向搜索器傳輸基帶前導I、Q數(shù)據(jù)；102是緩存RAM，存儲接收機接收的基帶I、Q信號；103是擾碼發(fā)生器，產生本地擾碼序列；104是π/4旋轉器，旋轉擾碼發(fā)生器產生的長擾碼的實部，產生已旋轉的I、Q路擾碼SI、SQ；105a是I路SRL16匹配濾波器，105b是Q路SRL16匹配濾波器，完成對I、Q路前導信號的解擾、去旋轉、解擴，并產生16點FHT的16個輸入和。106是I/Q路選擇器，完成對I路、Q路SRL16匹配濾波輸出結果的緩存和選擇輸出。使I、Q兩路共用一個16點快速哈達馬變換FHT單元。107是16點快速哈達馬變換FHT，完成對輸入的16點FHT。FHT由四步相同的算法完成。出于節(jié)省資源的目的，完整的FHT由單步FHT運算復用4次完成；108是I/Q結果緩存器，完成將I、Q路FHT的結果鎖存，時序等齊的功能；109是自適應門限判決器，完成對簽名能量的判決，記錄簽名能量大于門限的簽名值、簽名相位、簽名能量等信息。并且根據(jù)信噪比自適應地調整門限；110是系統(tǒng)控制器，完成整個系統(tǒng)的控制功能。使整個系統(tǒng)的核心。其主要功能為兩部分參數(shù)配置、時序控制。
各部分工作過程為系統(tǒng)控制器110接收高層下發(fā)的參數(shù)，配置到相應的模塊。系統(tǒng)控制器110向擾碼發(fā)生器103下配擾碼序號；向自適應門限判決器109下配固定門限/自適應門限狀態(tài)指示，門限初值等。系統(tǒng)控制器110根據(jù)高層提供的小區(qū)時延，奇偶幀指示，幀信號，時鐘信號等在偶幀的第二個時隙啟動工作，每個時隙內完成本時隙的前導捕獲，當接收到高層發(fā)送的中止指示時所有寄存器復位，模塊終止工作。
在每個接入時隙開始時系統(tǒng)控制器110向緩存RAM104發(fā)送采樣信號、采樣地址，緩存RAM104存儲接收機接收101的基帶I、Q信號。當采樣(L+K)碼片后，系統(tǒng)控制器110向擾碼發(fā)生器103發(fā)送啟動信號，同時向I、Q路SRL16匹配濾波器105a、105b發(fā)送初始化數(shù)據(jù)和擾碼啟動信號。擾碼、數(shù)據(jù)初始化完成后，105a、105b并行工作，匹配濾波。每個相位點的匹配濾波過程結合圖2，圖6將會有詳細介紹。當一個相位匹配完成后，I/Q路選擇器106將I路的16個匹配和送到16點快速哈達馬變換FHT107，將Q路的16個匹配和鎖存4個時鐘周期，等I路完成FHT后，再將Q路的16個匹配和送到FHT107。從而實現(xiàn)了I、Q路數(shù)據(jù)的FHT模塊復用。16點FHT模塊107用4個時鐘周期完成FHT運算，結合圖3會有詳細介紹。I/Q結果緩存器108將I路FHT的結果鎖存4個時鐘周期，等到Q路FHT的結果到達后一起送到自適應門限判決器109，自適應門限判決器109結合圖4會有詳細介紹。上述過程僅僅完成了一個相位點的捕獲過程。然后系統(tǒng)控制器110向I、Q路SRL16匹配濾波器105a、105b發(fā)送數(shù)據(jù)移位使能信號，使數(shù)據(jù)移位一個相位，保持擾碼位置不變，進入下個相位的匹配。如此循環(huán)下去，直到搜索范圍達到第K碼片時，系統(tǒng)控制器110向I、Q路SRL16匹配濾波器105a、105b發(fā)送數(shù)據(jù)初始化信號，用其他位置的采樣點初始化105a、105b。進入下一精度的匹配過程。如此循環(huán)下去，直到搜索精度達到1/N碼片精度。
圖2是數(shù)據(jù)寬度為1bit的SRL16匹配濾波器結構圖。即圖1中SRL16匹配濾波器105的詳細結構圖。其中，201是數(shù)據(jù)SRL16E單元；202是擾碼SRL16E單元；203是1比特乘法器，硬件實現(xiàn)時可用對符號的判斷實現(xiàn)；204是加法樹；205是匹配濾波器控制器。
首先說明圖2所示結構是輸入數(shù)據(jù)寬度為1bit時SRL16匹配濾波器的結構。當輸入數(shù)據(jù)寬度為S比特時需S個相同的SRL16E數(shù)據(jù)鏈完成。其工作原理與方式與1比特SRL16匹配濾波器完全一致。
201和202都是由SRL16E單元構成。SRL16E是帶有使能控制端的SRL16單元。在原理、功能與結構上繼承了SRL16單元的一般特點。SRL16E的時鐘輸入端CLK是時鐘驅動輸入，移位地址端ADDR控制輸出相對于輸入的移位級數(shù)。使能端開(高電平)時SRL16E內部數(shù)據(jù)移位；使能端關(低電平)時，SRL16E內部數(shù)據(jù)保持，根據(jù)地址選擇輸出數(shù)據(jù)。201通過級連(L/16)級，使用相同的數(shù)據(jù)使能端完成對數(shù)據(jù)的抽頭、移位的功能。202通過級連(L/16)級，使用相同的擾碼使能端完成對擾碼的抽頭、移位的功能。本前導搜索器采用同步時序設計方法，并只采用同一個時鐘驅動工作。
工作時，當緩存RAM104采樣完成后，SRL16匹配濾波器收到系統(tǒng)控制器110發(fā)出的啟動信號。這是到達的擾碼、數(shù)據(jù)應該是完全同步的，匹配濾波器控制器205打開擾碼、數(shù)據(jù)移位使能端，初始化擾碼、數(shù)據(jù)SRL16E鏈，完成匹配濾波器的初始化。每次更換不同位置對應的采樣點的時候，都要重新初始化匹配濾波器一次。初始化完成后，匹配濾波器控制器205關閉(低電平)數(shù)據(jù)、擾碼SRL16E單元使能端，使SRL16E根據(jù)地址選擇輸出數(shù)據(jù)。每個節(jié)拍地址ADDR增加1，每個節(jié)拍數(shù)據(jù)SRL16E單元的輸出和擾碼SRL16E單元的輸出送到乘法器203，完成解擾、去旋轉。再將L/16(L是匹配長度，L/16是抽頭數(shù))個積送到加法樹204，求累加和，完成解擴。然后鎖存累加和。ADDR從0變化到15，得到16累加和，送到FHT單元107做FHT運算，求出本相位的簽名值、簽名能量。同時匹配濾波器控制器205打開數(shù)據(jù)移位使能端一個時鐘周期，使數(shù)據(jù)移位一個相位，保持擾碼位置不變，進入下個相位的匹配。
圖3是FHT復用結構圖，即圖1中301點快速哈達馬變換FHT模塊107的詳細結構圖。其中，301為輸入數(shù)據(jù)選擇器；302為單步FHT運算模塊；303為輸出數(shù)據(jù)選擇器；304為計數(shù)器。
哈達馬變換由四個相同的步驟組成，單步算法如下Out[2i]＝In[2i]+In[2i+8]；i＝0，1，2，...，7；Out[2i+1]＝In[2i+1]-In[2i+1+8]；i＝0，1，2，...，7.
出于節(jié)省資源的目的，本模塊完整的FHT由單步FHT模塊復用4次完成。在時序上，由于SRL16匹配濾波器105的串行程度為16，即16個時鐘周期才完成一個相位的匹配。而4次單步FHT模塊復用占用4個周期，I、Q兩路數(shù)據(jù)通過I/Q路選擇器106復用整體的FHT運算，I、Q兩路同一個相位的FHT運算共需要8個時鐘周期。所以復用FHT滿足時序要求，不影響模塊的流水化處理。工作過程為，計數(shù)器304從0到3計數(shù)，控制FHT的四部復用。當計數(shù)值小于3時，輸出數(shù)據(jù)選擇器303將FHT中間結果反饋輸出，輸入數(shù)據(jù)選擇器301選擇將FHT中間結果反饋為輸入，復用單步FHT運算模塊302；當計數(shù)值等于3時，輸入數(shù)據(jù)選擇器301選擇外部FHT輸入數(shù)據(jù)為輸入，輸出數(shù)據(jù)選擇器303的輸出即為完整的FHT運算的4步結果。
圖4是自適應門限判決器結構圖。即圖1中自適應門限判決器109的詳細結構圖。其中，401是I/Q路FHT能量緩存、選擇模塊；402是平方器；403是判決器；404是簽名值、相位計數(shù)器；405是門限調整模塊；406是自適應門判決控制器。它的作用是根據(jù)NODE B的工作狀態(tài)和UE的前導的功率情況自適應的調整判決門限，達到最佳判決效果。這里我們定義最佳判決效果為在不讓噪聲簽名進來的前提下，可以搜索到最多較穩(wěn)定的簽名值或簽名的多經的狀態(tài)。
工作時，自適應門判決控制器406根據(jù)系統(tǒng)控制器110下配固定門限/自適應門限狀態(tài)指示配置門限調整模塊405為自適應門限工作狀態(tài)還是固定門限工作狀態(tài)。當工作在固定門限工作狀態(tài)時判決器的門限保持系統(tǒng)控制器110下配的門限值，直到系統(tǒng)控制器110再次下配門限為止。而自適應門限工作狀態(tài)工作過程如下控制器406首先根據(jù)簽名值計數(shù)的計數(shù)值，在I/Q路FHT能量緩存、選擇模塊401中選擇相應的I、Q路FHT的各輸入1個數(shù)，然后送到平方器402求(I2+Q2)，判決器403比較門限與平方和，如果平方和大于門限，則發(fā)判決指示給簽名值、相位計數(shù)器404，認為收到簽名。該能量為簽名能量，將簽名能量送到門限調整模塊405簽名能量累加器累加；如果平方和小于門限，則認為沒有收到簽名。該能量為噪聲能量，將噪聲能量送到門限調整模塊405噪聲能量累加器累加。簽名值、相位計數(shù)器404收到判決指示后，將根據(jù)簽名相位、簽名值計數(shù)器的當前計數(shù)值得到簽名的相位和簽名號，將簽名、相位、能量等輸出。門限調整模塊405根據(jù)噪聲能量累加和與簽名能量累加和動態(tài)的調整判決門限。
圖5是本發(fā)明方法處理流程圖。該方法的基本原理是串行化、流水線、模塊復用。串行化主要指利用SRL16技術，將一次相位的匹配分解為16個求和步驟，大量的節(jié)約了物理資源。流水線主要指各個模塊間的工作流程是流水線的，數(shù)據(jù)流總體上來看是流水線化處理的。復用技術主要指對FHT模塊107，自適應判決門限的平方器402，和整體上的I、Q通路運算的復用等。
其過程描述如下第一步I、Q各采樣(L+K)·NS個數(shù)據(jù)并緩存到RAM501。
第二步選擇對應位置的采樣點初始化匹配長度為L的SRL16匹配濾波器502。
第三步用SRL16匹配濾波器匹配一個相位的簽名，對該相位的簽名信號解擾、去旋轉、解擴503，該部分硬件電路和工作過程詳見圖2的描述。
第四步對該相位進行16點FHT504，該部分硬件電路和工作過程詳見圖3的描述。
第五步對該相位進行自適應門限判決505，該部分硬件電路和工作過程詳見圖4的描述。
第六步判斷“已達到匹配范圍K碼片？”，若是則執(zhí)行第七步，若否則轉到第三步506。
第七步判斷“已搜索完N次，達到1/N碼片精度？”，若是則執(zhí)行第八步，若否則轉到第二步507。
第八步本接入時隙前導捕獲完成。當下一個接入時隙開始時，轉到第一步，循環(huán)執(zhí)行下去，直到高層發(fā)送終止命令為止508。
圖6是用SRL16匹配濾波器匹配一個相位的流程圖，即圖5中第三步503的詳細流程圖。
工作流程如下1、SRL16E移位地址ADDR清零；數(shù)據(jù)、擾碼SRL16E單元使能端關閉(低電平)601；2、數(shù)據(jù)SRL16E單元的輸出*擾碼SRL16E單元的輸出完成解擾、去旋轉602；3、將L/16個積累加，完成解擴。(L是匹配長度，L/16是抽頭數(shù))603；4、鎖存累加和604；5、數(shù)據(jù)、擾碼SRL16E單元移位地址ADDR＝ADDR+1605；6、判斷“ADDR＝16”；若條件成立，則執(zhí)行7，若條件不成立，則跳轉到2606；7、開數(shù)據(jù)移位使能端一個時鐘周期，使數(shù)據(jù)移位一個相位，保持擾碼位置不變，進入下個相位的匹配，跳轉到1607；同時將鎖存的16個累加和送到FHT單元做FHT運算，求本相位的簽名值、簽名能量608。
權利要求
1.一種前導搜索器，主要包括緩存RAM(102)，存儲來自接收機(101)的基帶I、Q信號，存儲深度為匹配數(shù)據(jù)長度加匹配范圍，當捕獲精度為1/N碼片時，采樣為原來的N倍；擾碼發(fā)生器(103)，產生本地擾碼序列，擾碼序號由高層指配給系統(tǒng)控制器(110)，系統(tǒng)控制器(110)向擾碼發(fā)生器(103)下配擾碼序列，并控制擾碼發(fā)生器(103)啟動時刻；π/4旋轉器(104)、旋轉擾碼發(fā)生器(103)產生的長擾碼的實部，產生已旋轉的I、Q路擾碼SI、SQ；SRL16匹配濾波控制器(105)，由數(shù)據(jù)SRL16E級聯(lián)鏈(201)、擾碼SRL16E級聯(lián)鏈(202)、1比特乘法器(203)、加法樹(204)以及匹配濾波控制器(205)構成；通過基帶I、Q信號與緩存RAM(102)相連，同時通過擾碼SI、SQ與π/4旋轉器(104)相連；完成對前導信號的解擾、去旋轉以及解擴，產生16點快速哈馬達變換的16個輸入和；I/Q路選擇器(106)，接收SRL16匹配濾波控制器(105)的信號，完成對該SRL16匹配濾波控制器(105)的緩存和選擇輸出，使I、Q兩路共用一個16點快速哈達馬變換模塊(107)；16點快速哈達馬變換模塊(107)，完成對輸入的16點快速哈達馬變換；I/Q結果緩存器(108)，完成將I、Q路快速哈達馬變換結果鎖存、時序等齊的功能，保證判決時的能量和(I2+Q2)是同一相位，同一簽名位置的I、Q能量的和；自適應門限判決器(109)，由I/Q路快速哈達馬變換能量緩存、選擇模塊、平方器(402)、判決器(403)、簽名值及相位計數(shù)器(404)、門限調整模塊(405)、自適應門判決控制器(406)構成；通過I/Q信號與I/Q結果緩存器(108)相連；自適應門限判決器(109)完成對簽名能量的判決，記錄簽名能量大于門限的簽名值、簽名相位、簽名能量等信息，并且根據(jù)噪聲和有用能量的信躁比自適應地調整門限；系統(tǒng)控制器(110)分別和緩存RAM(102)、SRL16匹配濾波控制器(105)、擾碼發(fā)生器(103)、π/4旋轉器(104)、I/Q路選擇器(106)、16點快速哈達馬變換模塊(107)、I/Q結果緩存器(108)、自適應門限判決器(109)相連，完成整個系統(tǒng)的參數(shù)配置和時序控制。
2.根據(jù)權利要求1所述的前導搜索器，其特征在于數(shù)據(jù)SRL16E級聯(lián)鏈(201)、擾碼SRL16E級聯(lián)鏈(202)均由SRL16E單元或者其他SRL16單元構成；數(shù)據(jù)SRL16E級聯(lián)鏈(201)通過級連SRL16E級，使用相同的數(shù)據(jù)使能端完成對數(shù)據(jù)的抽頭、移位的功能，擾碼SRL16E級聯(lián)鏈(202)通過級連SRL16E級，使用相同的擾碼使能端完成對擾碼的抽頭、移位的功能。
3.根據(jù)權利要求1所述的前導搜索器，其特征在于匹配濾波控制器(205)控制SRL16匹配濾波控制器(105)的工作過程為匹配濾波控制器(205)打開擾碼、數(shù)據(jù)移位使能端，初始化擾碼、數(shù)據(jù)SRL16E鏈，完成匹配濾波控制器(205)的初始化；每次更換不同位置對應的采樣點的時候，都要重新初始化匹配濾波控制器(205)一次；初始化完成后，匹配濾波控制器(205)關閉數(shù)據(jù)、擾碼SRL16E級聯(lián)鏈(202)使能端，使SRL16E根據(jù)地址選擇輸出數(shù)據(jù)；每個節(jié)拍地址ADDR增加1，每個節(jié)拍數(shù)據(jù)SRL16E級聯(lián)鏈(202)的輸出和擾碼SRL16E級聯(lián)鏈(202)的輸出送到1比特乘法器(203)，完成解擾、去旋轉，再將L/16個積送到加法樹(204)，求累加和，完成解擴，然后鎖存累加和，其中L為匹配長度，L/16為抽頭數(shù)；ADDR從0變化到15，得到16個累加和，送到16點快速哈達馬變換模塊(107)做快速哈達馬變換運算，求出本相位的簽名值、簽名能量，同時匹配濾波控制器(205)打開數(shù)據(jù)移位使能端一個時鐘周期，使數(shù)據(jù)移位一個相位，保持擾碼位置不變，進入下個相位的匹配。
4.根據(jù)權利要求1所述的前導搜索器，其特征在于所述16點快速哈達馬變換由單步快速哈達馬變換模塊(302)復用4次完成；由輸入數(shù)據(jù)選擇器(301)、單步快速哈達馬變換模塊(302)、輸出數(shù)據(jù)選擇器(303)、計數(shù)器(304)構成；其工作過程為，計數(shù)器(304)從0到3計數(shù)，控制單步快速哈達馬變換模塊(302)的四部復用，當計數(shù)值小于3時，輸出數(shù)據(jù)選擇器(303)將單步快速哈達馬變換中間結果反饋輸出，輸入數(shù)據(jù)選擇器(301)選擇將單步快速哈達馬變換中間結果反饋為輸入，復用單步快速哈達馬變換模塊(302)；當計數(shù)值等于3時，輸入數(shù)據(jù)選擇器(301)選擇外部快速哈達馬變換入數(shù)據(jù)為輸入，輸出數(shù)據(jù)選擇器(303)的輸出即為完整的快速哈達馬變換4步運算結果。
5.根據(jù)權利要求1所述的前導搜索器，其特征在于所述自適應門限判決器(109)的工作過程為自適應門判決控制器(406)根據(jù)系統(tǒng)控制器(110)下配固定門限/自適應門限狀態(tài)指示配置門限調整模塊(405)為自適應門限工作狀態(tài)或固定門限工作狀態(tài)；當工作在固定門限工作狀態(tài)時判決器(403)的門限保持系統(tǒng)控制器(110)下配的門限值，直到系統(tǒng)控制器(110)再次下配門限為止；其中自適應門限工作狀態(tài)工作過程如下自適應門判決控制器(406)首先根據(jù)簽名值計數(shù)的計數(shù)值，在I/Q路快速哈達馬變換能量緩存、選擇模塊中選擇相應的I、Q路快速哈達馬變換的結果各輸入一個數(shù)，然后送到平方器(402)求(I2+Q2)，判決器(403)比較門限與平方和，如果平方和大于門限，則發(fā)判決指示給簽名值及相位計數(shù)器(404)，認為收到簽名；該能量為簽名能量，將簽名能量送到門限調整模塊(405)簽名能量累加器累加；如果平方和小于門限，則認為沒有收到簽名；該能量為噪聲能量，將噪聲能量送到門限調整模塊(405)噪聲能量累加器累加；簽名值及相位計數(shù)器(404)收到判決指示后，將根據(jù)簽名值及相位計數(shù)器(404)的當前計數(shù)值得到簽名的相位和簽名號，將簽名、相位、能量等輸出；門限調整模塊(405)根據(jù)噪聲能量累加和與簽名能量累加和動態(tài)的調整判決門限。
6.根據(jù)權利要求1所述的前導搜索器，其特征在于所述的系統(tǒng)控制器(110)接收高層下發(fā)的參數(shù)，配置到相應的模塊系統(tǒng)控制器(110)向擾碼發(fā)生器(103)下配擾碼序號；向自適應門限判決器(109)下配固定門限/自適應門限狀態(tài)指示，門限初值；向所有模塊下發(fā)復位指示，模塊啟動/終止指示等；系統(tǒng)控制器(110)根據(jù)高層提供的小區(qū)時延，奇偶幀指示，幀信號，時鐘信號等協(xié)調各個模塊間的時序，系統(tǒng)控制器(110)提供的主要的時序信號有緩存RAM(102)的采樣信號和采樣地址；擾碼發(fā)生器(103)的擾碼啟動信號；π/4旋轉器(104)的旋轉計數(shù)；SRL16匹配濾波控制器(105)的初始化，啟動，SRL16E的移位地址、移位使能信號；I/Q路選擇器(106)的鎖存Q路信號；16點快速哈達馬變換模塊(107)的快速哈達馬變換啟動指示，I、Q路切換指示，16點快速哈達馬變換模塊(107)完成指示信號；I/Q結果緩存器(108)的I路結果鎖存信號；自適應門限判決器(109)的I/Q路快速哈達馬變換能量緩存、選擇，簽名值及相位計數(shù)器(404)控制等信號。
7.一種如權利要求1-6任一項所述前導搜索器的實現(xiàn)方法，其特征在于在前導搜索器設計階段根據(jù)捕獲時間、捕獲性能、搜索范圍、搜索精度四個捕獲指標要求，設計參數(shù)指標，方法如下a、設捕獲時間為一個接入時隙，即1.33ms，即5120碼片；即在當前接入時隙結束時，必須完成捕獲；b、設匹配濾波控制器(205)的級數(shù)為L級，即匹配長度是L個碼片；c、設匹配精度為1/N碼片，即輸入數(shù)據(jù)為N倍過采樣；d、設匹配范圍為K碼片，即搜索相位范圍為0到NK；e、設工作時鐘為T倍碼片速率；f、設輸入數(shù)據(jù)為S比特寬度；其中設計要求a、單天線條件下，I、Q兩路的緩存RAM(102)的存儲深度為2NS(L+K)比特；n天線條件下，存儲深度為單天線的n倍；b、時序保障條件滿足(5120-L-K)·T＞16KN+LN實現(xiàn)方法包括如下步驟第一步(501)I、Q各采樣(L+K)·NS個數(shù)據(jù)并緩存到RAM，其存儲采樣過程由緩存RAM(102)完成；第二步(502)選擇對應位置的采樣點初始化匹配長度為L的SRL16匹配濾波控制器(105)；第三步(503)用SRL16匹配濾波控制器(105)匹配一個相位的簽名，對該相位的簽名信號解擾、去旋轉、解擴；其中SRL匹配濾波工作流程如下步驟1(601)、SRL16E移位地址ADDR清零；數(shù)據(jù)、擾碼SRL16E級聯(lián)鏈(202)使能端關閉；步驟2(602)、數(shù)據(jù)SRL16E級聯(lián)鏈(202)的輸出*擾碼SRL16E級聯(lián)鏈(202)的輸出完成解擾、去旋轉；步驟3(603)、將L/16個積累加，完成解擴，其中L為匹配長度，L/16為抽頭數(shù)；步驟4(604)、鎖存累加和；步驟5(605)、數(shù)據(jù)、擾碼SRL16E級聯(lián)鏈(202)移位地址ADDR＝ADDR+1；步驟6(606)、判斷“ADDR＝16”；若條件成立，則執(zhí)行步驟7，若條件不成立，則跳轉到步驟2；步驟7(607)、開數(shù)據(jù)移位使能端一個時鐘周期，使數(shù)據(jù)移位一個相位，保持擾碼位置不變，進入下個相位的匹配，跳轉到步驟1；同時將鎖存的16個累加和送到16點快速哈達馬變換模塊(107)做快速哈達馬變換運算，求本相位的簽名值、簽名能量(608)；第四步(504)對該相位進行16點快速哈達馬變換；第五步(505)對該相位進行自適應門限判決；第六步(506)判斷“已達到匹配范圍K碼片？”，若是則執(zhí)行第七步，若否則轉到第三步；第七步(507)判斷“已搜索完N次，達到1/N碼片精度？”，若是則執(zhí)行第八步，若否則轉到第二步；第八步(508)本接入時隙前導捕獲完成，當下一個接入時隙開始時，轉到第一步，循環(huán)執(zhí)行下去，直到高層發(fā)送終止命令為止。
8.根據(jù)權利要求7所述的前導搜索器實現(xiàn)方法，其特征在于所述前導搜索器設計階段的設計要求中，實現(xiàn)SRL16匹配濾波控制器(105)時，單比特數(shù)據(jù)寬度需要一個SRL16E鏈完成；S比特數(shù)據(jù)寬度需要S個SRL16E鏈完成。
全文摘要
本發(fā)明公開了一種應用于寬帶碼分多址系統(tǒng)中隨機接入信道和公共分組信道的前導搜索器在大規(guī)?，F(xiàn)場可編程門陣列(FPGA)上實現(xiàn)的方法和裝置。該方法和裝置利用基于查找表的移位寄存器組結構構造間隔為16的帶抽頭的匹配濾波器，占用FPGA物理面積為原來的1/16，特別是節(jié)省了寄存器資源；采用串行化匹配處理方式，復用快速哈達馬變換、自適應門限判決器等模塊。本發(fā)明既能滿足前導捕獲的四個指標，又能大幅度節(jié)約FPGA物理資源。
文檔編號H04B1/707GK1553607SQ03131619
公開日2004年12月8日 申請日期2003年5月27日 優(yōu)先權日2003年5月27日
發(fā)明者王誠, 莫毅群, 丁杰偉, 誠 王 申請人:深圳市中興通訊股份有限公司南京分公司, 深圳市中興通訊股份有限公司南京分公