專利名稱：用于使用直接變頻的移動(dòng)站調(diào)制解調(diào)器的直流電流偏移抵消的制作方法
技術(shù)領(lǐng)域：
本發(fā)明背景相關(guān)申請(qǐng)本申請(qǐng)對(duì)于美國(guó)臨時(shí)申請(qǐng)?zhí)?0/371692有優(yōu)先權(quán)，后者提交于2002年4月9日。
本發(fā)明領(lǐng)域本發(fā)明一般涉及電信，尤其涉及用于使移動(dòng)站調(diào)制解調(diào)器(MSM)從基帶信號(hào)中移去不需要的直流電流(DC)偏移。
背景技術(shù)：
將射頻(RF)信號(hào)下變頻到基帶的常規(guī)方法需要兩個(gè)變頻步驟。RF信號(hào)首先被下變頻轉(zhuǎn)換到中頻(IF)信號(hào)。然后，IF信號(hào)經(jīng)下變頻到基帶信號(hào)。在移動(dòng)電信環(huán)境中，這需要射頻接收機(jī)(RFR)芯片、中頻接收機(jī)(IFR)芯片、基帶接收機(jī)芯片以及其他相關(guān)的周圍芯片，這些對(duì)于移動(dòng)電話制造商很昂貴。
直接變頻在單個(gè)步驟內(nèi)使得RF信號(hào)能直接變頻到基帶信號(hào)。因此，直接變頻去除了RF到IF變頻步驟由此消除了IFR碼片。
與直接變頻相關(guān)的一個(gè)問題是它導(dǎo)致非常高的直流(DC)偏移電平。這些不需要的DC偏移包括靜態(tài)DC電平以及時(shí)變DC電平。靜態(tài)和時(shí)變DC偏移的來源包括電路不匹配、LO自混頻以及干擾器自混頻，其中每個(gè)可以隨著增益設(shè)置、頻率、衰落和溫度改變。如果該種DC偏移不被抵消，它們會(huì)由于飽而惡化信號(hào)質(zhì)量、限制動(dòng)態(tài)范圍以及增加功耗。
需要的是一種為直接變頻結(jié)構(gòu)抵消DC偏移的系統(tǒng)和方法。還需要的是為直接變頻結(jié)構(gòu)補(bǔ)償靜態(tài)DC電平以及時(shí)變DC電平的系統(tǒng)和方法。還需要一種為直接變頻結(jié)構(gòu)快速有效方式獲取和抵消DC偏移的系統(tǒng)和方法。
本發(fā)明簡(jiǎn)述本發(fā)明通過為帶有直接變頻結(jié)構(gòu)的移動(dòng)站調(diào)制解調(diào)器提供了抵消DC偏移的系統(tǒng)和方法從而解決了以上問題。本發(fā)明是一快速獲取DC偏移抵消模塊，它提供了快速和準(zhǔn)確的DC偏移估計(jì)以及抵消技術(shù)以支持直接變頻結(jié)構(gòu)?？焖佾@取DC偏移抵消模塊組合四種裝置通過增加環(huán)路帶寬以在開啟、溫度改變以及增益改變后快速獲取DC偏移估計(jì)。在移去DC偏移的大部分后，環(huán)路的帶寬被減少，且時(shí)間常數(shù)被增加以細(xì)調(diào)先前的估計(jì)。
本發(fā)明提供一種不昂貴的解決方法，以使用數(shù)字基帶接收機(jī)以及射頻接收機(jī)(被稱為移動(dòng)站調(diào)制解調(diào)器(MSM))為直接變頻結(jié)構(gòu)接收和發(fā)送CDMA波形。本發(fā)明的其他特征和優(yōu)勢(shì)以及本發(fā)明的各種實(shí)施例的結(jié)構(gòu)和操作參考以下附圖詳細(xì)描述。
附圖簡(jiǎn)要描述通過下面提出的結(jié)合附圖的詳細(xì)描述，用于說明本發(fā)明的原理并使得領(lǐng)域內(nèi)的技術(shù)人員能使用本發(fā)明。


圖1是說明將RF信號(hào)下變頻到基帶信號(hào)的常規(guī)方法圖。
圖2是說明用于將RF信號(hào)轉(zhuǎn)換到基帶信號(hào)的直接變頻方法圖。
圖3A是說明用于將RF信號(hào)下變頻到基帶的直接變頻方法相關(guān)的問題圖。
圖3B是說明接收機(jī)增益改變對(duì)于在基帶的DC偏移電平的影響的定時(shí)圖。
圖4說明了帶有不希望的時(shí)變DC分量的期望基帶信號(hào)頻譜。
圖5是根據(jù)本發(fā)明實(shí)施例獲取DC偏移抵消模塊的框圖。
圖6是根據(jù)本發(fā)明實(shí)施例快速獲取DC偏移抵消模塊的詳細(xì)框圖。
圖7是根據(jù)本發(fā)明實(shí)施例的偏移調(diào)整機(jī)構(gòu)的框圖。
圖8是根據(jù)本發(fā)明實(shí)施例的粗增益DC偏移環(huán)路機(jī)構(gòu)的框圖。
圖9A是根據(jù)本發(fā)明實(shí)施例的增加增益導(dǎo)致的基帶帶寬圖。
圖9B是根據(jù)本發(fā)明實(shí)施例減少增益導(dǎo)致的基帶信號(hào)帶寬圖。
圖10是根據(jù)本發(fā)明實(shí)施例的PDM獲取/跟蹤模式FSM的狀態(tài)圖。
圖11是根據(jù)本發(fā)明實(shí)施例的PDM獲取/跟蹤模式控制電路圖。
圖12是根據(jù)本發(fā)明實(shí)施例的細(xì)顆粒(數(shù)字)抵消環(huán)路機(jī)構(gòu)的框圖。
圖13是根據(jù)本發(fā)明實(shí)施例的DAC控制器(DACC)框圖。
圖14是根據(jù)本發(fā)明實(shí)施例的DACC狀態(tài)機(jī)。
圖15是根據(jù)本發(fā)明實(shí)施例啟用DACC累加器的DAC控制器(DACC)啟用硬件電路圖。
圖16A是根據(jù)本發(fā)明實(shí)施例說明DAC控制器定時(shí)電路圖，用于在已經(jīng)更新了新DC偏移估計(jì)之后確定清除累加器的等待時(shí)段時(shí)間長(zhǎng)度。
圖16B是根據(jù)本發(fā)明實(shí)施例說明DAC控制器的計(jì)數(shù)器電路圖。
圖16C是根據(jù)本發(fā)明實(shí)施例說明DAC控制器獲取計(jì)數(shù)器電路1630圖。
圖16D是根據(jù)本發(fā)明實(shí)施例說明用于為DAC控制器請(qǐng)求SBI寫入的電路圖。
圖17A是說明基于溫度改變更新寄存器G0-G4的過程框圖。
圖17B是說明基于溫度改變更新寄存器G0-G4方法的流程圖。
本發(fā)明的特征、目標(biāo)和優(yōu)勢(shì)會(huì)從以下列出的詳細(xì)描述中變得更明顯，其中相同的參考字符標(biāo)識(shí)對(duì)應(yīng)元件。在附圖中，類似的參考號(hào)一般指明相同、功能類似和/或結(jié)構(gòu)類似元件。元件首先出現(xiàn)的附圖是由在對(duì)應(yīng)參考號(hào)中附圖中最右邊的兩個(gè)數(shù)字的左邊的數(shù)字指明。
本發(fā)明的詳細(xì)描述本發(fā)明在此參考特定應(yīng)用的說明實(shí)施例描述，可以理解本發(fā)明不限于此。可以訪問在此提供原理的領(lǐng)域內(nèi)的技術(shù)人員可以意識(shí)到其范圍內(nèi)的附加修改、應(yīng)用和實(shí)施例以及本發(fā)明有重大實(shí)用性的附加領(lǐng)域。
本發(fā)明是一種為帶有直接變頻結(jié)構(gòu)的移動(dòng)站調(diào)制解調(diào)器(MSM)從信號(hào)中去除不需要DC偏移的系統(tǒng)和方法。本發(fā)明可以通過使用快速獲取DC偏移抵消模塊實(shí)現(xiàn)該點(diǎn)?？焖佾@取DC偏移抵消模塊從信號(hào)中使用四種交互裝置去除不需要的DC偏移。交互裝置包括偏移裝置、粗顆粒脈沖密度調(diào)制器(PDM)環(huán)路、細(xì)顆粒(數(shù)字)環(huán)路以及DAC(數(shù)字到模擬轉(zhuǎn)換器)控制器(DACC)。
在詳細(xì)描述快速獲取DC偏移抵消模塊前，描述常規(guī)RF到基帶變頻、直接變頻以及與直接變頻相關(guān)的問題的概述。
圖1是說明用于將RF信號(hào)下變頻到基帶信號(hào)的常規(guī)方法。圖1示出圖100，包括y軸，顯示了RF信號(hào)106、IF信號(hào)108以及基帶信號(hào)110沿著x軸104的特定頻率處的相對(duì)幅度。在該示例中，RF信號(hào)106是頻率fc為中心的CDMA信號(hào)。如先前所述，RF信號(hào)轉(zhuǎn)換到基帶信號(hào)一般在兩步內(nèi)完成。在步驟a，RF信號(hào)106下變頻為IF信號(hào)108。在步驟b，IF信號(hào)108下變頻到在零頻率中心處的基帶信號(hào)110。
圖2是說明RF信號(hào)到基帶信號(hào)的直接變頻圖。圖2示出包括圖200，包括y軸102，顯示沿著x軸104特定頻率處的RF信號(hào)106和基帶信號(hào)110的相對(duì)幅度。RF信號(hào)106到基帶信號(hào)110的轉(zhuǎn)換是用直接變頻在一步驟內(nèi)完成的(步驟c)。因此，直接變頻消去了將RF信號(hào)下變頻為IF信號(hào)108的需要。
如先前所述，雖然直接變頻消去了將RF轉(zhuǎn)換為IF的必要，消除了將IFR包括在系統(tǒng)內(nèi)的需要，直接變頻導(dǎo)致不需要的DC偏移，這會(huì)通過飽和信號(hào)質(zhì)量、限制動(dòng)態(tài)范圍并增加功耗惡化。圖3A是說明與RF接收機(jī)/發(fā)射機(jī)系統(tǒng)300內(nèi)直接變頻相關(guān)的一些問題框圖。RF接收機(jī)/發(fā)射機(jī)系統(tǒng)300包括除了其他以外有RF天線302、低噪聲放大器304以及直接轉(zhuǎn)換器306。直接轉(zhuǎn)換器306包括除了其他以外混頻器308、本地振蕩器(LO)310以及低通濾波器(LPF)312。
天線302耦合到LNA 304。LNA 304耦合到直接轉(zhuǎn)換器306，尤其是混頻器308。本地振蕩器310耦合到混頻器308。混頻器308還耦合到LPF 312。
RF天線302接收并發(fā)送RF信號(hào)，諸如CDMA信號(hào)。低噪聲放大器304控制RF信號(hào)的增益。直接變頻器306通過將進(jìn)入RF信號(hào)與本地振蕩器信號(hào)通過混頻器308和本地振蕩器310混合而將RF信號(hào)轉(zhuǎn)換到基帶。本地振蕩器310包括一強(qiáng)頻率發(fā)生器(未示出)。在該示例中，本地振蕩器頻率是CDMA頻帶的中心頻率?；祛l器308的輸出提供了以零頻率為中心的基帶信號(hào)。低通濾波器312對(duì)混頻器輸出濾波以消除來自其他頻帶的信號(hào)。
通過天線302進(jìn)入的RF信號(hào)通過低噪聲放大器304。放大器304調(diào)整RF信號(hào)增益。RF信號(hào)然后與本地振蕩器通過混頻器308和本地振蕩器310混合以生成基帶信號(hào)。來自混頻器308的基帶信號(hào)輸出通過低通濾波器312以去除基帶頻率外的所有信號(hào)。
與直接變頻器306導(dǎo)致生成DC偏移的相關(guān)問題在圖3A內(nèi)說明。例如，本地振蕩器310可以包括強(qiáng)頻率發(fā)生器，從模擬芯片基片的泄漏會(huì)導(dǎo)致本地振蕩器310生成的頻率從天線302和放大器304相應(yīng)地泄漏到線路303和305，如箭頭314示出。來自天線302進(jìn)入的信號(hào)還可以泄漏到本地振蕩器310，如箭頭316示出。
天線302發(fā)送并接收信號(hào)。因此，來自本地振蕩器310的一些泄漏可以從天線302被發(fā)送，如箭頭318示出，在對(duì)象上經(jīng)反射(未示出)，諸如大樓、汽車等，并進(jìn)入天線302，如箭頭320示出。當(dāng)本地振蕩器信號(hào)泄漏到RF路徑，它在混頻器308的輸出處會(huì)與本身混頻以生成DC。這在本地振蕩器信號(hào)泄漏到RF路徑，并反射回天線302和/或當(dāng)RF端口上的干擾泄漏到混頻器308的本地振蕩器端口時(shí)會(huì)發(fā)生。電路不匹配雖然不與直接變頻器306相關(guān)，還生成DC偏移。該種泄漏和不匹配會(huì)引起基帶信號(hào)從直接變頻器306生成以在零頻率處的較大時(shí)變DC分量。
LNA 304和混頻器308會(huì)基于接收到的輸入信號(hào)的信號(hào)強(qiáng)度快速改變?cè)鲆?。DC偏移大小與LNA 304和/或混頻器308的特定增益設(shè)置相關(guān)。圖3B是說明在基帶處可見的增益改變對(duì)DC偏移的影響的時(shí)序圖。從時(shí)間t0到t1的DC偏移還可以包含時(shí)變和靜態(tài)分量。時(shí)變分量可以由溫度、接收頻率和/或衰落引起。溫度改變會(huì)導(dǎo)致慢DC偏移改變。DC偏移由于頻率引起的改變是接收頻率內(nèi)改變的結(jié)果。由于衰落導(dǎo)致的DC偏移改變基于多普勒效應(yīng)，生成時(shí)變DC偏移的頻率分量多達(dá)多普勒頻移的兩倍。從時(shí)間t1到t2的DC偏移可以包含時(shí)變和靜態(tài)DC偏移分量，類似于從時(shí)間t0到t1的DC偏移。
增益改變發(fā)生在時(shí)間t1處。在時(shí)間t1處，增益改變引起DC偏移內(nèi)的較大瞬時(shí)增加。在時(shí)間t2處，發(fā)生另一增益改變。同樣，增益改變會(huì)引起DC偏移內(nèi)的瞬時(shí)改變，類似于在時(shí)間t1處的增益改變。數(shù)量上說，由于基帶增益變化引起的DC偏移改變會(huì)是所有DC偏移中最大的。何時(shí)接收機(jī)增益改變會(huì)發(fā)生以及它如何改變是已知的因子。使用本發(fā)明，可以去除瞬時(shí)、靜態(tài)以及時(shí)變DC偏移。
圖4是使用直接變頻生成的示例基帶信號(hào)402且?guī)в休^大的DC分量404的說明。使用本發(fā)明，可以去除較大DC分量404。本發(fā)明通過在發(fā)生增益改變時(shí)打開DC偏移獲取電路(DACC模塊)的帶寬以很快地獲得DC偏移以用于去除而實(shí)現(xiàn)。這使得能粗確定靜態(tài)DC偏移電平。一旦粗靜態(tài)DC偏移電平被獲得并在數(shù)字到模擬轉(zhuǎn)換器在混頻器308的輸出處被去除，則本發(fā)明窄化DC偏移獲取電路(DACC模塊)的帶寬以跟蹤DC偏移內(nèi)的較小改變，并在不惡化由于去除的信號(hào)頻譜引起的接收到信號(hào)質(zhì)量惡化的情況下去除。
本發(fā)明通過包括一快速獲取DC偏移抵消模塊而去除DC偏移，諸如DC偏移分量404。移動(dòng)站調(diào)制解調(diào)器(MSM)的快速獲取DC偏移抵消模塊的高層框圖500在圖5示出?？驁D500類似于RF接收機(jī)/發(fā)射機(jī)系統(tǒng)300，但還包括模擬到數(shù)字轉(zhuǎn)換器502，它耦合到直接變頻器502。模擬到數(shù)字轉(zhuǎn)換器502實(shí)現(xiàn)直接變頻器306生成的基帶信號(hào)的模擬到數(shù)字轉(zhuǎn)換?？焖佾@取DC偏移抵消模塊通過減去系統(tǒng)內(nèi)生成的DC量估計(jì)而從基帶信號(hào)中去除DC偏移。這是在幾個(gè)地方發(fā)生。DC偏移去除在MSM 504內(nèi)部發(fā)生。DC偏移去除通過將MSM 504輸出送回模擬到數(shù)字轉(zhuǎn)換器502或LPF 312的輸入，從而形成反饋環(huán)路506。DC偏移去除還使用通過8比特DAC 510從MSM 504到LPF 312的輸入的另一反饋環(huán)路508。
圖6是本發(fā)明的快速獲取DC偏移抵消模塊的更詳細(xì)框圖600。框圖600的的假想線601將快速獲取DC偏移抵消框圖的MSM 504從模擬接收前端部分603分開。快速獲取DC偏移抵消模塊包括直接變頻器306和模擬到數(shù)字變換器502，所有都位于模擬接收前端603內(nèi)?？焖佾@取DC偏移抵消模塊還包括基帶濾波器605、四個(gè)機(jī)構(gòu)602、604、606和608，它們相互交互以去除不期望的DC偏移，還包括串行總線接口620，所有都位于MSM 504內(nèi)。四個(gè)機(jī)構(gòu)包括偏移調(diào)整602、粗顆粒(PDM)環(huán)路604、細(xì)顆粒(數(shù)字)環(huán)路606以及DAC控制器608。四個(gè)機(jī)構(gòu)602、604、606和608可以被獨(dú)立使用或相互組合使用，取決于系統(tǒng)的模式。
偏移調(diào)整602在數(shù)字域內(nèi)操作。偏移調(diào)整602是可編程值(代表DC偏移估計(jì))，該值從基帶信號(hào)中被減去。可編程值被存儲(chǔ)在微處理器可編程寄存器和可以在任何時(shí)候更新。
粗顆粒(PDM)環(huán)路604在數(shù)字和模擬域內(nèi)操作。粗顆粒(PDM)環(huán)路604在偏移調(diào)整602后從基帶信號(hào)中去除DC偏移。基帶信號(hào)內(nèi)的DC偏移通過到模擬接收機(jī)前端603的直接變頻器306或模擬接收機(jī)的ADC502的反饋環(huán)路506被去除。
細(xì)顆粒(數(shù)字)環(huán)路606如其名所示在數(shù)字域內(nèi)操作。細(xì)顆粒(數(shù)字)環(huán)路606去除在粗顆粒(PDM)環(huán)路604或任何其他DC偏移粗去除的方法之后的DC偏移。這可以通過MSM 504內(nèi)的小數(shù)字反饋環(huán)路實(shí)現(xiàn)。
DAC控制器608還在數(shù)字域內(nèi)操作。DAC控制器608取決于溫度和增益設(shè)置計(jì)算周期性DC偏移值，并將這些值在由反饋環(huán)路508表示的串行總線接口(SBI)上寫回直接變頻器306內(nèi)的數(shù)字到模擬轉(zhuǎn)換器510。
快速獲取DC偏移抵消模塊在幾個(gè)模式中的一個(gè)內(nèi)操作，所述模式取決于需要四種機(jī)構(gòu)602、604、606和608的哪個(gè)以去除DC偏移。四個(gè)機(jī)構(gòu)602、604、606和608可以單獨(dú)或組合地使用以提供需要的DC偏移糾正。可能組合的示例在表格1內(nèi)示出。雖然在表格1內(nèi)示出五種模式，但本發(fā)明不限于這五種模式。其他組合也是可能的。
在只有DACC模式下，DACC 608周期性地或當(dāng)被觸發(fā)時(shí)，用DC偏移估計(jì)通過SBI接口620更新直接變頻器306。DC偏移估計(jì)基于溫度、低噪聲放大器(LNA)304和混頻器308的增益設(shè)置以及其他因子。粗增益(PDM)環(huán)路604僅在只有DACC模式下被禁用。
在DACC和PDM模式下，使用DACC 608和粗增益(PDM)環(huán)路604。DACC 608只在開啟時(shí)使用一次，然后它停止操作。然而，保留在開啟時(shí)更新直接變頻器306的DC偏移估計(jì)。在禁用DACC 608之后，粗顆粒(PDM)環(huán)路604被啟用。粗顆粒(PDM)環(huán)路604用于跟蹤和并獲取DC偏移內(nèi)的任何變化。
在DACC和細(xì)增益模式下，使用DACC 608和細(xì)增益(數(shù)字)環(huán)路606。DACC 608通過SBI接口620用粗DC偏移估計(jì)更新直接變頻器306。細(xì)顆粒(數(shù)字)環(huán)路606用于去除任何殘留偏移。粗顆粒(PDM)環(huán)路604在DACC和細(xì)顆粒模式下被禁用。
在PDM和細(xì)顆粒模式下，使用粗顆粒(PDM)環(huán)路604以及細(xì)顆粒(數(shù)字)環(huán)路606。粗顆粒(PDM)環(huán)路604用于粗跟蹤并獲取DC偏移。細(xì)顆粒(數(shù)字)環(huán)路606還用于在粗顆粒(PDM)環(huán)路604之后去除剩余的時(shí)變DC偏移。在該模式下，DACC 608從來不用于在直接變頻器306內(nèi)更新DAC 510。
最后的操作模式是偏移調(diào)整和DACC模式。在該操作模式下，在寄存器內(nèi)放置靜態(tài)偏移調(diào)整并在基帶濾波器605的輸出處的寬帶信號(hào)中被減去。這使得在LPF 312或ADC 502的輸入可見的DC偏移在LPF 312和/或ADC 502生成較大固有DC偏移情況下仍保持較小。寬帶信號(hào)然后被傳遞到DACC 608，且DC偏移估計(jì)被返回到直接變頻器306。該方法防止模擬到數(shù)字轉(zhuǎn)換器502飽和，從而使得模擬到數(shù)字轉(zhuǎn)換器502有較好的去除DC的范圍，或它通過最小化在LPF312輸入處的靜態(tài)DC偏移而改善LPF 312的線性性和動(dòng)態(tài)范圍。在一實(shí)施例中，用于確定偏移調(diào)整寄存器值的方法如下。LPF 312的輸入對(duì)于該方法被減少。開始時(shí)，在偏移調(diào)整寄存器內(nèi)放置零，直到在細(xì)顆粒(數(shù)字)環(huán)路606內(nèi)累加DC偏移的估計(jì)器。微處理器會(huì)從細(xì)顆粒(數(shù)字)環(huán)路606內(nèi)的寄存器內(nèi)讀出估計(jì)的DC偏移值，并將該值寫入偏移調(diào)整寄存器以使得DC偏移能在基帶信號(hào)進(jìn)入DACC 608或細(xì)顆粒(數(shù)字)環(huán)路606之前使用偏移調(diào)整602被去除。
表格1

四種機(jī)構(gòu)602、604、606和608的每個(gè)包括同相(I)分量和正交(Q)分量。每種機(jī)構(gòu)(602、604、606和608)的I和Q分量是相同的。因此，只有四種機(jī)構(gòu)602、604、606和608的每個(gè)的一個(gè)分量(I或Q)在以下詳細(xì)示出。
偏移調(diào)整機(jī)構(gòu)圖7是用于基帶信號(hào)的同相(I)或正交(Q)分量的偏移調(diào)整602框圖。偏移調(diào)整602將靜態(tài)DC從LPF 312和ADC 502中去除，使得DC偏移電壓不超過在LPF 312的輸入處一定限度，這樣不會(huì)惡化LPF 312或ADC 502的線性性和動(dòng)態(tài)范圍。圖7示出從基帶濾波器605接受基帶信號(hào)的偏移調(diào)整602。偏移調(diào)整602包括寄存器702和加法器704。寄存器702耦合到加法器704。寄存器702是18比特寄存器。寄存器702內(nèi)保持的值被從基帶數(shù)字濾波器605輸出中減去。寄存器702內(nèi)的值是受微處理器控制的。微處理器可以選擇在寄存器702內(nèi)寫入任何值。在一實(shí)施例中，寄存器702的值由細(xì)顆粒(數(shù)字)環(huán)路606內(nèi)的累加器的輸出確定，這在以下詳細(xì)討論。來自細(xì)顆粒(數(shù)字)環(huán)路606的累加器值可以由微處理器讀取。微處理器然后會(huì)將累加的值寫入寄存器702以將靜態(tài)DC偏移從基帶信號(hào)輸出中減去。
在一實(shí)施例中，使用偏移調(diào)整602?；鶐盘?hào)內(nèi)固有的DC偏移較大部分已經(jīng)由裝置604、606和608去除。然而，由于對(duì)直接變頻器306或ADC 502內(nèi)的基帶模擬濾波器的輸入電壓上的限制，可能需要使用偏移調(diào)整602。當(dāng)需要偏移調(diào)整602時(shí)，寄存器702內(nèi)的值從基帶數(shù)字濾波器605的I和Q輸出中減去。當(dāng)不使用偏移調(diào)整時(shí)，寄存器702內(nèi)值被設(shè)定為零(0)。
粗顆粒(PDM)環(huán)路機(jī)構(gòu)圖8是基帶信號(hào)的I或Q分量的粗顆粒(PDM)環(huán)路604的框圖。粗顆粒(PDM)環(huán)路604從基帶信號(hào)的I和Q分量中去除DC偏移。粗顆粒(PDM)環(huán)路604以兩種主要模式操作。第一模式是獲取模式。當(dāng)數(shù)字接收前端處于獲取DC偏移過程中時(shí)使用獲取模式。第二模式是跟蹤模式。當(dāng)數(shù)字接收前端處于跟蹤DC偏移而同時(shí)對(duì)接收機(jī)性能方面產(chǎn)生最小惡化的情況下使用跟蹤模式。
圖8示出接受來自基帶濾波器(BBF)605的基帶信號(hào)的I或Q分量的粗顆粒(PDM)環(huán)路604。這發(fā)生在當(dāng)偏移調(diào)整寄存器702被設(shè)定到零情況下?；蛘?，粗顆粒(PDM)環(huán)路在偏移調(diào)整602從I或Q分量中去除靜態(tài)DC后接受來自偏移調(diào)整602的基帶信號(hào)的I或Q分量?；鶐盘?hào)的I和Q分量是18比特信號(hào)。
粗顆粒(PDM)環(huán)路604包括增益元件802、累加器元件804、脈沖密度調(diào)制器(PDM)806、多路復(fù)用器610、RC電路808以及DAD 618。增益元件802耦合到累加器元件804。累加器804耦合到RC電路808。RC電路808耦合到填充618，且填充618通過反饋環(huán)路506耦合到直接變頻器306或ADC 502。
增益元件802包括耦合到可編程移位器810的多路復(fù)用器809。增益元件802將來自基帶信號(hào)的I或Q分量的輸入數(shù)據(jù)乘以比例縮放因子。縮放因子基于粗增益(PDM)環(huán)路604是處于獲取模式或跟蹤模式而選擇。信號(hào)PDM_ACQ_TRACK_n控制多路復(fù)用器809。有限狀態(tài)機(jī)在以下參考圖10描述。如果粗顆粒(PDM)環(huán)路604處于獲取模式，PDM_ACQ_TRACK_N信號(hào)會(huì)選擇高增益，在圖8內(nèi)示出為粗顆粒獲取偏移比例縮放值(CG_ACQ_OFFSET_SCALER)，作為多路復(fù)用器809的輸出信號(hào)。這使得粗顆粒(PDM)環(huán)路604表示接收路徑內(nèi)的高通濾波器，帶有1KHz的3dB濾波器帶寬。如果粗顆粒(PDM)環(huán)路604處于跟蹤模式，PDM_ACQ_TRACK_n信號(hào)會(huì)選擇低增益作為粗顆粒跟蹤偏移比例縮放值(CG_TRC_OFFSET_SCALER)，如圖8內(nèi)示出，作為多路復(fù)用器809的輸出信號(hào)。這會(huì)生成100Hz的3dB高通濾波器帶寬。本發(fā)明不限于相應(yīng)用于獲取和跟蹤模式1KHz 3dB帶寬和100Hz 3dB帶寬。領(lǐng)域內(nèi)的技術(shù)人員可以知道可以使用其他的3dB帶寬而不偏移本發(fā)明范圍。
可編程移位器810接受多路復(fù)用器809的輸出并將18比特I或Q基帶輸入信號(hào)移位由來自多路復(fù)用器809的選定比例縮放器值指定的量。可編程移位器810的輸出提供32比特I或Q基帶輸出信號(hào)。
累加器804用于累積基帶信號(hào)內(nèi)的DC偏移估計(jì)。累加器804包括通過多路復(fù)用器814耦合到寄存器816的飽和加法器812。寄存器816的輸出連接到飽和加法器812，從而提供反饋環(huán)路。飽和加法器812將來自可編程移位器810的輸出的進(jìn)入數(shù)據(jù)以及從寄存器816輸出反饋回的數(shù)據(jù)接受為輸入，并提供輸出值，該值表示進(jìn)入I或Q數(shù)據(jù)之和以及來自寄存器816的反饋數(shù)據(jù)，用于累加DC偏移估計(jì)。
多路復(fù)用器814選擇或是來自飽和加法器812的輸出或是來自微處理器接口的輸出(示出為wr_data)。多路復(fù)用器814由CG_ACCUM_LOAD(粗顆粒累加器負(fù)載)信號(hào)控制。CG_ACCUM_LOAD信號(hào)指明是否使用來自微處理器接口的數(shù)據(jù)(即wr_data)。來自微處理器接口的輸出選擇使得累加器804被載入已知值。這使得能測(cè)試并調(diào)試粗顆粒(PDM)環(huán)路604。在以下正常操作下，多路復(fù)用器814會(huì)選擇來自飽和加法器812的輸出。
寄存器816用于存儲(chǔ)來自飽和加法器812的輸出值以及來自微處理器接口(未示出)的輸出值。連接到寄存器816的粗顆粒時(shí)鐘信號(hào)用于時(shí)鐘寄存器816。在一實(shí)施例中，粗顆粒時(shí)鐘信號(hào)是10MHz時(shí)鐘信號(hào)。相關(guān)領(lǐng)域內(nèi)的技術(shù)人員會(huì)知道可以使用其他時(shí)鐘頻率而不偏移本發(fā)明的范圍和原理。
來自累加器804的32比特輸出信號(hào)被發(fā)送到微處理器接口，用于監(jiān)視、測(cè)試和調(diào)試目的。來自累加器804的32比特輸出信號(hào)中的15個(gè)最高有效比特被發(fā)送到PDM 806。通過從累加器804截?cái)?2比特輸出信號(hào)中最低有效比特，裝置604實(shí)現(xiàn)除法。
多路復(fù)用器610從PDM 806選擇DC偏移的累加值或選擇另一常規(guī)方法用于獲取DC偏移。在另一實(shí)施例中，不使用多路復(fù)用器610。而是PDM 806輸出被直接送到RC電路808。
PDM 806的輸出提供表示DC偏移估計(jì)的脈沖密度已調(diào)模擬信號(hào)。模擬信號(hào)可以包含PDM 806引入的更高頻率。為了在模擬信號(hào)內(nèi)移去該高頻率內(nèi)容，RC電路808提供RC時(shí)間常數(shù)定義的低通濾波。RC時(shí)間常數(shù)越大，RC電路808輸出處的模擬DC偏移值越平滑。RC電路808使得PDM 806能生成干凈的DC電壓。
PDM 806與RC電路808一起構(gòu)成數(shù)字到模擬轉(zhuǎn)換器。PDM 806與RC電路808一起將累加器804的輸出轉(zhuǎn)換成模擬信號(hào)。
RC電路808包括一電阻網(wǎng)絡(luò)616、電容614以及多路復(fù)用器612。多路復(fù)用器612用于從電阻網(wǎng)絡(luò)616選擇一電阻器以提供RC時(shí)間常數(shù)的電阻部分。多路復(fù)用器612由PDM_ACQ_TRACK_n控制。如果PDM_ACQ_TRACK_n指明粗顆粒(PDM)環(huán)路604處于獲取模式，則更低的電阻值被選用于提供RC時(shí)間常數(shù)。更低的電阻值提供更小的時(shí)間常數(shù)，且因此能快速獲取DC偏移而不威脅粗顆粒(PDM)環(huán)路604的穩(wěn)定性。當(dāng)PDM_ACQ_TRACK_n指明粗增益(PDM)環(huán)路604處于跟蹤模式時(shí)，選擇較大的電阻值以提供RC時(shí)間常數(shù)。更大的電阻值提供更大的時(shí)間常數(shù)，且因此減少了來自PDM 806的噪聲。
在從DC偏移值中去除了高頻分量后，DC偏移值從直接變換模塊306內(nèi)的模擬信號(hào)中被減去。
因此，當(dāng)粗顆粒(PDM)環(huán)路604處于獲取模式時(shí)，增加增益元件802。增益的增加打開了粗增益(PDM)環(huán)路604定義的I或Q高通濾波器帶寬，如圖9A內(nèi)示出，以更快地獲得DC偏移的估計(jì)用于去除。該增益的增加導(dǎo)致粗顆粒(PDM)環(huán)路604的高通特性較不準(zhǔn)確，還引入了來自PDM 806的更多噪聲，因?yàn)樵讷@取模式降低了RC時(shí)間常數(shù)。
在跟蹤模式中，減少增益元件802。增益內(nèi)的減少窄化了粗顆粒(PDM)環(huán)路604定義的I或Q高通濾波器帶寬，如圖9B示出。這生成了DC偏移的更高精度估計(jì)，并減少了由于更高RC時(shí)間常數(shù)導(dǎo)致的PDM 806的模擬輸出內(nèi)的噪聲，從而限制了由于高通濾波引起的頻譜損失。
圖10是PDM獲取/跟蹤模式有限狀態(tài)機(jī)1000。雖然本發(fā)明的描述使用狀態(tài)機(jī)模式，領(lǐng)域內(nèi)的技術(shù)人員可以知道可以使用微處理器實(shí)現(xiàn)而不偏移本發(fā)明的范圍和原理。有限狀態(tài)機(jī)1000包括四個(gè)狀態(tài)跟蹤狀態(tài)1002、混頻器308的獲取狀態(tài)1004，低噪聲放大器(LNA)304的獲取狀態(tài)1006以及混頻器308和LNA304的獲取狀態(tài)1008(還被稱為“獲取兩者”狀態(tài)1008)。有限狀態(tài)機(jī)1000如以下描述操作。表格4描述粗顆粒(PDM)環(huán)路604的操作模式。
在來自微處理器的重新設(shè)定信號(hào)中，粗顆粒(PDM)環(huán)路604進(jìn)入跟蹤狀態(tài)1002，PDM 806被設(shè)定為0×0。在跟蹤狀態(tài)1002，PDM環(huán)路以100Hz的3dB高通濾波器帶寬運(yùn)行，緩慢跟蹤DC偏移。RC時(shí)間常數(shù)和增益元件802被設(shè)定為跟蹤。
粗顆粒(PDM)環(huán)路604在發(fā)生混頻器改變、LNA改變或混頻器改變以及LNA改變時(shí)會(huì)相應(yīng)地從跟蹤狀態(tài)1002到三種獲取狀態(tài)1004、1006或1008中的一種。粗顆粒(PDM)環(huán)路604保持運(yùn)行，且累加器816的累加器值在從狀態(tài)1002到1004、1006或1008轉(zhuǎn)換中被保留。RC時(shí)間常數(shù)808和增益元件802經(jīng)設(shè)定以在從狀態(tài)1002轉(zhuǎn)換到1004、1006或008期間通過PDM_ACQ_TRACK_n獲取。
在混頻器改變時(shí)，粗顆粒(PDM)環(huán)路604進(jìn)入混頻器獲取模式或獲取混頻器狀態(tài)1004。在混頻器獲取模式1004內(nèi)，PDM環(huán)路保持被啟用。在從跟蹤狀態(tài)1002轉(zhuǎn)換到獲取混頻器狀態(tài)1004期間保留累加器816的累加器值，累加器值作為獲取模式期間PDM環(huán)路的開始值被使用。增益元件802和RC時(shí)間常數(shù)處于獲取模式?；祛l器計(jì)時(shí)器(圖11內(nèi)示出，且在以下參考圖11描述)被啟用為向下計(jì)數(shù)器。如果發(fā)生LNA改變而同時(shí)處于混頻器獲取模式1004，粗顆粒(PDM)環(huán)路604會(huì)進(jìn)入到混頻器和LNA獲取模式1008(如以下詳細(xì)討論的)。累加器816的累加器值在從狀態(tài)1004到1008轉(zhuǎn)換期間被保存。當(dāng)混頻器計(jì)時(shí)器向下計(jì)數(shù)到0，或換而言之，超時(shí)(mix_timer_term)，粗顆粒(PDM)環(huán)路604會(huì)返回跟蹤狀態(tài)1002。累加器816的累加器值在從狀態(tài)1004轉(zhuǎn)換到1002時(shí)被保留，并用作連續(xù)跟蹤模式時(shí)PDM環(huán)路的開始值。而且，在從狀態(tài)1004到1002轉(zhuǎn)換期間，RC時(shí)間常數(shù)808和增益元件802被發(fā)送回以跟蹤通過PDM_ACQ_TRACK_n。如果混頻器計(jì)時(shí)器中止而同時(shí)發(fā)生LNA改變，則粗增益(PDM)環(huán)路604會(huì)進(jìn)入LNA獲取模式1006。累加器816的累加器值在從狀態(tài)1004轉(zhuǎn)換到1006期間被保留。
粗顆粒(PDM)環(huán)路604在LNA改變時(shí)會(huì)從跟蹤狀態(tài)1002進(jìn)入獲取模式或獲取LNA狀態(tài)1006。在LNA獲取模式1006內(nèi)，PDM環(huán)路保持啟用。在從跟蹤狀態(tài)1002轉(zhuǎn)換到獲取混頻器狀態(tài)1006期間保留累加器816的累加器值，累加器值在獲取模式期間用作PDM環(huán)路的開始值。增益元件802和RC時(shí)間常數(shù)808處于獲取模式。LNA計(jì)時(shí)器(圖11示出，且在以下參考圖11描述)被啟用為向下計(jì)數(shù)器。如果發(fā)生混頻器改變而同時(shí)處于LNA獲取模式1006，則粗增益(PDM)環(huán)路604會(huì)進(jìn)入混頻器和LNA獲取模式1008(在以下詳細(xì)討論)。累加器816的累加器值在從狀態(tài)1006轉(zhuǎn)換到1008期間被保存。當(dāng)LNA計(jì)時(shí)器向下數(shù)到0時(shí)，或換而言之，超時(shí)(lna_timer_term)、粗增益(PDM)環(huán)路604會(huì)回到跟蹤狀態(tài)1002。累加器816的累加器值在從狀態(tài)1006轉(zhuǎn)換到1002時(shí)被保存，并用作連續(xù)跟蹤模式下的PDM環(huán)路的開始值。而且，在從狀態(tài)1006到1022的轉(zhuǎn)換中，RC時(shí)間常數(shù)808和增益元件802被設(shè)定回通過PDM_ACQ_TRACK_n跟蹤。如果LNA計(jì)時(shí)器中止而發(fā)生混頻器改變，則粗增益(PDM)環(huán)路604會(huì)進(jìn)入混頻器獲取模式1004。累加器816的累加器值在從狀態(tài)1006轉(zhuǎn)換到1004期間被保留。
粗顆粒(PDM)環(huán)路604會(huì)在混頻器和LNA同時(shí)發(fā)生改變時(shí)獲取兩者狀態(tài)1008。在獲取兩者狀態(tài)中，PDM環(huán)路保持被啟用。保持在從跟蹤狀態(tài)1002轉(zhuǎn)換到獲取混頻器狀態(tài)1008的轉(zhuǎn)換期間累加器816的累加器值，累加器值用作獲取模式期間PDM環(huán)路的開始值。增益元件802和RC時(shí)間常數(shù)808處于獲取模式。同時(shí)啟用LNA計(jì)時(shí)器以及混頻器計(jì)時(shí)器。如果LNA計(jì)時(shí)器在混頻器計(jì)時(shí)器前中止，則粗顆粒(PDM)環(huán)路604會(huì)進(jìn)入混頻器獲取模式1004。如果混頻器計(jì)時(shí)器在LNA計(jì)時(shí)器前中止，則粗顆粒(PDM)環(huán)路604會(huì)進(jìn)入LNA獲取模式1006。如果LNA計(jì)時(shí)器和混頻器計(jì)時(shí)器同時(shí)中止，則粗增益(PDM)環(huán)路604會(huì)回到跟蹤狀態(tài)1002。累加器816的累加器值在任何轉(zhuǎn)換期間被保留，且用作任何新狀態(tài)下PDM環(huán)路的開始值。而且在從狀態(tài)1008到1002的轉(zhuǎn)換期間，RC時(shí)間常數(shù)808以及增益元件802被設(shè)定回通過PDM_ACQ_TRACK_n跟蹤。

圖11是PDM獲取/跟蹤模式控制電路1100圖?？刂齐娐?100包括兩個(gè)計(jì)時(shí)器電路1102和004，用于分別在的LNA增益改變和混頻器增益改變之后，改變用于控制獲取模式內(nèi)花費(fèi)的時(shí)間。
計(jì)時(shí)器電路1102包含計(jì)數(shù)器1103。計(jì)時(shí)器電路1102用于在LNA 304增益改變之后確定保持獲取模式剩余的時(shí)間長(zhǎng)度。Lna_timer_en和lna_timer_ld由有限狀態(tài)機(jī)1000控制。當(dāng)lna_timer_ld被設(shè)定時(shí)，初始時(shí)間計(jì)數(shù)(CG_LNA_ACQ_TIME)被載入計(jì)數(shù)器1103。當(dāng)MICR0_MIX_TIMER_EN和lna_timer_en被設(shè)定時(shí)，計(jì)數(shù)器1103可以開始從CG_LNA_ACQ_TIME向下計(jì)數(shù)。當(dāng)計(jì)數(shù)器1103超時(shí)，計(jì)時(shí)器1102中止。換而言之，當(dāng)計(jì)數(shù)器1103接近零時(shí)，粗顆粒(PDM)環(huán)路604可以退出獲取模式并返回跟蹤模式。如果在LNA增益改變后不期望DC偏移的獲取，則MICRO_LNA_TIMER_EN可以被設(shè)定為零，使得狀態(tài)機(jī)1000操作在表格4內(nèi)示出的混頻器獲取模式內(nèi)。
計(jì)時(shí)器電路1104包括計(jì)數(shù)器1105。計(jì)時(shí)器1102用于確定在混頻器308增益改變后保持在獲取模式的時(shí)間長(zhǎng)度。mixer_timer_en和mixer_timer_ld由有限狀態(tài)機(jī)1000控制。當(dāng)mixer_timer_ld被設(shè)定時(shí)，初始時(shí)間計(jì)數(shù)(CG_MIX_ACQ_TIME)被載入計(jì)數(shù)器1105。當(dāng)mix_timer_en和MICRO_MIX_TIMER_EN被設(shè)定，計(jì)數(shù)器1105可以開始從CG_MIX_ACQ_TIME向下計(jì)數(shù)。當(dāng)計(jì)數(shù)器1105超時(shí)時(shí)，計(jì)時(shí)器1104中止。換而言之，當(dāng)計(jì)數(shù)器1105到達(dá)零時(shí)，粗顆粒(PDM)環(huán)路604可以退出獲取模式并返回跟蹤模式。如果DC偏移的獲取在混頻器增益改變之后不期望，則MICRO_MIX_TIMER_EN可以被設(shè)定為零，使得狀態(tài)機(jī)1000操作在如表格4內(nèi)所示的LNA獲取模式內(nèi)。
細(xì)顆粒(數(shù)字)抵消環(huán)路機(jī)構(gòu)細(xì)顆粒(數(shù)字)抵消環(huán)路606是四種用于DC偏移抵消的機(jī)構(gòu)602、604、606和608中最準(zhǔn)確的。細(xì)顆粒(數(shù)字)抵消環(huán)路606從在粗顆粒DC偏移抵消或任何其他應(yīng)用的偏移抵消方法之后剩余的基帶信號(hào)的I和Q分量中去除DC偏移。
用于基帶信號(hào)的I或Q分量的細(xì)顆粒(數(shù)字)抵消環(huán)路606的詳細(xì)框圖在圖12內(nèi)示出。細(xì)增益(數(shù)字)抵消環(huán)路606包括飽和加法器1202、增益元件1024以及累加器1206。飽和加法器1202耦合到增益元件1204。增益元件1204耦合到累加器1206。累加器1206通過反饋環(huán)路1208耦合到飽和加法器1202。
飽和加法器1202接受來自偏移調(diào)整602的18比特I或Q分量以及通過反饋環(huán)路1208的累加器1206的18比特輸出作為輸入。飽和加法器1202的輸出是來自偏移調(diào)整602的18比特I或Q分量以及來自累加器1206的32比特輸出的18位最高有效比特。
增益元件1204包括多路復(fù)用器和可編程移位器1212。增益元件1204將飽和加法器1202的輸出乘以比例縮放因子。比例縮放因子基于細(xì)顆粒(數(shù)字)抵消環(huán)路606是處于獲取模式或跟蹤模式而經(jīng)選擇。DACC 608為細(xì)顆粒(數(shù)字)抵消環(huán)路606控制獲取模式和跟蹤模式間的切換。信號(hào)DACC_ACQ_TRACK_n控制多路復(fù)用器1210。DACC_ACQ_TRACK_n是由有限狀態(tài)機(jī)控制的內(nèi)部信號(hào)。有限狀態(tài)機(jī)在以下參考圖14描述。如果細(xì)增益(數(shù)字)抵消環(huán)路606處于獲取模式，DACC_ACQ_TRACK_n信號(hào)會(huì)選擇圖12內(nèi)示出細(xì)顆粒獲取偏移比例縮放值(FG_ACQ_OFFSET_SCALER)的高增益作為多路復(fù)用器1210的輸出信號(hào)。這會(huì)引起細(xì)顆粒(數(shù)字)環(huán)路606表示在接收路徑上的高通濾波器，具有100KHz的3dB濾波器帶寬。如果細(xì)顆粒(數(shù)字)抵消環(huán)路606處于跟蹤模式，DACC_ACQ_TRACK_n信號(hào)會(huì)選擇低增益，如圖12內(nèi)示出的細(xì)顆粒獲取偏移比例縮放值(FG_ACQ_OFFSET_SCALER)的高增益作為多路復(fù)用器1210的輸出信號(hào)。這會(huì)生成1KHz的3dB高通濾波器帶寬。本發(fā)明不限于分別對(duì)于獲取和跟蹤模式的100KHz 3dB的帶寬以及1KHz 3dB帶寬。相關(guān)領(lǐng)域內(nèi)的技術(shù)人員會(huì)知道可以使用其他3dB帶寬而不偏離本發(fā)明的范圍。本發(fā)明還不限于細(xì)顆粒(數(shù)字)環(huán)路606的第一階高通濾波器結(jié)構(gòu)。本領(lǐng)域內(nèi)的計(jì)數(shù)人員可以知道可以使用高通濾波器結(jié)構(gòu)而不偏移本發(fā)明的范圍。
可編程移位器1212接受多路復(fù)用器1210的輸出并將18比特I或Q基帶信號(hào)移位來自多路復(fù)用器809的選定比例縮放器值指定的量。在一實(shí)施例中，可編程移位器1212的輸出提供32比特I或Q基帶輸出信號(hào)。
累加器1206用于累積基帶信號(hào)內(nèi)的DC偏移估計(jì)。累加器1206包括通過多路復(fù)用器1216耦合到寄存器1218的飽和加法器1214。寄存器1218的輸出連接到飽和加法器1214，從而提供反饋環(huán)路。飽和加法器1214將來自可編程移位器1212的輸出的進(jìn)入數(shù)據(jù)以及從寄存器1218輸出反饋回的數(shù)據(jù)接受為輸入，并提供輸出值，該值表示進(jìn)入I或Q數(shù)據(jù)以及來自寄存器1218的反饋數(shù)據(jù)之和，用于累加DC偏移估計(jì)。
多路復(fù)用器1216選擇或是來自飽和加法器1214的輸出或是來自微處理器接口的輸出(示出為wr_data)。多路復(fù)用器1216由FG_ACCUM_LOAD(細(xì)顆粒累加器載入)信號(hào)控制。FG_ACCUM_LOAD信號(hào)指明是否要使用來自微處理器接口的數(shù)據(jù)(即wr_data)。來自微處理器接口的輸出選擇使得累加器1206被載入已知值。這使得能測(cè)試并調(diào)試細(xì)顆粒(數(shù)字)抵消環(huán)路606。在以下正常操作下，多路復(fù)用器1216會(huì)選擇來自飽和加法器1214的輸出。
寄存器1218用于存儲(chǔ)來自飽和加法器1214的輸出值或來自微處理器接口(未示出)的輸出值。耦合到寄存器1218的細(xì)顆粒時(shí)鐘信號(hào)用于時(shí)鐘寄存器1218。在一實(shí)施例中，粗顆粒時(shí)鐘信號(hào)是10MHz時(shí)鐘信號(hào)。相關(guān)領(lǐng)域內(nèi)的技術(shù)人員會(huì)知道可以使用其他時(shí)鐘頻率而不偏移本發(fā)明的范圍和原理。用于在DAC更新后清除寄存器1218的細(xì)顆粒累加器清除信號(hào)由DAC控制器608處理。
來自累加器1206的32比特輸出信號(hào)被發(fā)送到微處理器接口，用于監(jiān)視、測(cè)試和調(diào)試目的。在一實(shí)施例中，來自累加器1206的32比特輸出信號(hào)被截短為18比特值，并通過反饋環(huán)路1208被發(fā)送到飽和加法器1202。反饋環(huán)路1208攜帶寄存器1218的DC估計(jì)。從飽和加法器1202內(nèi)的基帶信號(hào)中減去DC估計(jì)就從基帶信號(hào)中去除了DC分量。細(xì)顆粒(數(shù)字)環(huán)路606因此表示接收信號(hào)路徑內(nèi)高通濾波器。
DAC控制器用于去除不期望的DC偏移的最終機(jī)構(gòu)是DAC控制器(DACC)608。DACC608通過串行總線接口620控制在直接變頻器模塊306內(nèi)的數(shù)字到模擬轉(zhuǎn)換器(DAC)510。DACC 608基于從DACC 608或任何其他DC估計(jì)器內(nèi)計(jì)算得到的DC偏移值而提供更新給直接變頻器模塊306內(nèi)的DAC 510。DACC 608基于DC偏移值的增益改變、溫度改變、接收頻率、時(shí)間和漂移更新DAC 510的DC偏移值。
基帶信號(hào)的I和Q分量的DACC 608的框圖1300在圖13內(nèi)示出。DACC 608包括估計(jì)器1302、多路復(fù)用器1340、乘法器1342)多個(gè)累加器1344和SBI寫入邏輯620。估計(jì)器1302耦合到多路復(fù)用器1340。多路復(fù)用器1340耦合到乘法器1342。乘法器1342耦合到累加器1344，且累加器1344耦合到SBI寫入邏輯620。
估計(jì)器1302類似于細(xì)顆粒(數(shù)字)抵消環(huán)路606。在一實(shí)施例中，可以取代估計(jì)器1302使用細(xì)顆粒(數(shù)字)抵消環(huán)路606。使用細(xì)顆粒(數(shù)字)抵消環(huán)路606而不是估計(jì)器1302簡(jiǎn)化了設(shè)計(jì)，但在選擇細(xì)顆粒(數(shù)字)抵消環(huán)路606的獲取和跟蹤帶寬時(shí)靈活性減少。
估計(jì)器1302包括飽和加法器1304、增益元件1306以及累加器1308。飽和加法器1304耦合到增益元件1306。增益元件1306耦合到累加器1308。累加器1308通過反饋環(huán)路1328耦合到飽和加法器1304。
飽和加法器1304接受來自偏移調(diào)整602的18比特I或Q分量以及通過反饋環(huán)路1338的累加器1308的32比特的18比特最高有效比特輸出作為輸入。飽和加法器1304的輸出是來自偏移調(diào)整602以及來自累加器1308的I或Q分量之差增益元件1306包括多路復(fù)用器1310和可編程移位器1312。增益元件1306將飽和加法器1304的輸出乘以比例縮放因子。比例縮放因子基于DACC 608是處于獲取模式或跟蹤模式而經(jīng)選擇。信號(hào)DACC_ACQ_TRACK_n控制多路復(fù)用器1310。DACC_ACQ_TRACK_n是由有限狀態(tài)機(jī)控制的內(nèi)部信號(hào)。有限狀態(tài)機(jī)在以下參考圖14描述。如果DACC 608處于獲取模式，DACC_ACQ_TRACK_n信號(hào)會(huì)選擇圖13內(nèi)示出估計(jì)器獲取偏移比例縮放值(EST_ACQ_OFFSET_SCALER)的高增益作為多路復(fù)用器1310的輸出信號(hào)。這會(huì)引起估計(jì)器1302表示為一偏移調(diào)整602的輸出和飽和加法器1304的輸出間的高通濾波器，具有100KHz的3dB高通濾波器帶寬。如果DACC 608處于跟蹤模式，DACC_ACQ_TRACK_n信號(hào)會(huì)選擇低增益，如圖13內(nèi)示出的估計(jì)器跟蹤偏移比例縮放值(EST_TRC_OFFSET_SCALER)的高增益作為多路復(fù)用器1310的輸出信號(hào)。這會(huì)生成1KHz的3dB高通濾波器帶寬。本發(fā)明不限于分別對(duì)于獲取和跟蹤模式的100KHz 3dB的帶寬以及1KHz 3dB帶寬。相關(guān)領(lǐng)域內(nèi)的計(jì)數(shù)人員會(huì)知道可以使用其他3dB帶寬而不偏離本發(fā)明的范圍。
可編程移位器1312接受多路復(fù)用器1310的輸出并將18比特I或Q基帶信號(hào)移位來自多路復(fù)用器1310的選定比例縮放器值指定的量。在一實(shí)施例中，可編程移位器1312的輸出提供32比特I或Q基帶輸出信號(hào)。
累加器1308用于累積基帶信號(hào)內(nèi)的DC偏移估計(jì)。累加器1308包括通過多路復(fù)用器1316耦合到寄存器1318的飽和加法器1314。寄存器1318的輸出連接到飽和加法器1314，從而提供反饋環(huán)路。飽和加法器1314將來自可編程移位器1312的輸出的進(jìn)入數(shù)據(jù)以及從寄存器1318輸出反饋回的數(shù)據(jù)接受為輸入，并提供輸出值，該值表示進(jìn)入I或Q數(shù)據(jù)以及來自寄存器1218的反饋數(shù)據(jù)之和，用于累加DC偏移估計(jì)。
多路復(fù)用器1316選擇或是來自飽和加法器1314的輸出或是來自微處理器接口的輸出(示出為wr_data)。多路復(fù)用器1316由估計(jì)器累加器載入(EST_ACCUM_LOAD)信號(hào)控制。該EST_ACCUM_LOAD信號(hào)指明是否使用來自微處理器接口的數(shù)據(jù)(即wr_data)。來自微處理器接口的輸出選擇使得累加器1308被載入已知值。這使得能測(cè)試并調(diào)試DACC 608。在以下正常操作下，多路復(fù)用器1316會(huì)選擇來自飽和加法器1314的輸出。
寄存器1318用于存儲(chǔ)來自飽和加法器1314的輸出值或來自微處理器接口(未示出)的輸出值。連接到寄存器1318的估計(jì)器時(shí)鐘信號(hào)用于時(shí)鐘寄存器1318。在一實(shí)施例中，估計(jì)器時(shí)鐘信號(hào)是10MHz時(shí)鐘信號(hào)?？梢允褂闷渌麜r(shí)鐘頻率而不偏移本發(fā)明的范圍和原理。用于在DAC更新后清除寄存器1318的估計(jì)器累加器清除信號(hào)由DAC控制器608處理。
來自累加器1308的32比特輸出信號(hào)被發(fā)送到微處理器接口用于瀏覽。在一實(shí)施例中，來自累加器1308的32比特輸出信號(hào)被截短到18比特值并通過反饋環(huán)路1338發(fā)送到飽和加法器1304。反饋環(huán)路1338攜帶寄存器1318的DC估計(jì)。從飽和加法器1304內(nèi)的基帶信號(hào)中減去DC估計(jì)從基帶信號(hào)中去除了DC分量。估計(jì)器環(huán)路1302因此表示了偏移調(diào)整602輸出和飽和加法器1304輸出間的高通濾波器。
來自累加器1308的32比特輸出信號(hào)還被截短為14比特值，并被發(fā)送到多路復(fù)用器1340。該14比特值還表示DC偏移的估計(jì)?；诠烙?jì)器選擇信號(hào)(EST_SEL)，多路復(fù)用器1340然后從估計(jì)器1302或任何其他DC偏移估計(jì)器選擇估計(jì)的DC偏移值。領(lǐng)域內(nèi)的計(jì)數(shù)人員可以知道任何DC估計(jì)器可以用于送入多路復(fù)用器而不偏移本發(fā)明的范圍。
多路復(fù)用器1340的輸出被送入乘法器1342。乘法器1342將估計(jì)的DC偏移值經(jīng)比例縮放以匹配模擬RF前端的增益。DACC環(huán)路增益內(nèi)的單位環(huán)路增益是必要的以使得DACC環(huán)路在一個(gè)DAC更新內(nèi)收斂。乘法器值DACC_OFFSET_GAIN的調(diào)整使得在基帶增益改變時(shí)，單位DACC環(huán)路增益得以維持。
乘法器1342輸出被送入累加器1344。累加器1344包括飽和加法器1346、多個(gè)多路復(fù)用器1348、1350、1352、1354以及1356)、多個(gè)寄存器(G0-G4)以及多路復(fù)用器1360。飽和加法器1346耦合到多路復(fù)用器1348、1350、1352、1354以及1356的每個(gè)。多路復(fù)用器1348耦合到寄存器G4。多路復(fù)用器1350耦合到寄存器G3。多路復(fù)用器1352耦合到寄存器G2。多路復(fù)用器1354耦合到寄存器G1。多路復(fù)用器1356耦合到寄存器G0。每個(gè)G0-G4的每個(gè)耦合到多路復(fù)用器1360。
累加器1344包括DACC累加器0、DACC累加器1、DACC累加器2、DACC累加器3和DACC累加器4。DACC累加器0包括飽和加法器1346、多路復(fù)用器1356、寄存器G0和多路復(fù)用器1360。DACC累加器1包括飽和加法器1346、多路復(fù)用器1354、寄存器G1和多路復(fù)用器1360。DACC累加器2包括飽和加法器1346、多路復(fù)用器1352、寄存器G2和多路復(fù)用器1360。DACC累加器3包括飽和加法器1346、多路復(fù)用器1350、寄存器G3和多路復(fù)用器1360。DACC累加器4包括飽和加法器1346、多路復(fù)用器1348、寄存器G4和多路復(fù)用器1360。
飽和加法器1346接受來自乘法器1342的估計(jì)DC偏移值以及來自寄存器G0-G4的輸出的一個(gè)作為輸入。飽和加法器1346的輸出是來自乘法器1342的估計(jì)DC偏移值以及來自寄存器G0-G4的一個(gè)輸出之和，這取決于接收機(jī)系統(tǒng)的當(dāng)前增益設(shè)置。
多路復(fù)用器1348、1350、1354和1356與多路復(fù)用器1316以類似的方式使用，即能使得微處理器(未示出)重寫或?qū)⒅递d入寄存器G0-G4用于初始化、測(cè)試以及解調(diào)處理。多路復(fù)用器1348、1350、1352、1354和1356選擇或是來自飽和加法器1346的輸出或是來自微處理器接口的輸出(如wr_data示出)。
寄存器G0-G4表示每個(gè)LNA 304或混合器308增益設(shè)置。每個(gè)寄存器存儲(chǔ)基于特定增益設(shè)置的有多少DC偏移估計(jì)。來自G0-G4的值用于基于增益改變、溫度改變、時(shí)間和漂移值更新直接變頻器模塊306內(nèi)的DAC 510的DC偏移值。換而言之，取決于RF接收機(jī)當(dāng)前在哪個(gè)增益設(shè)置內(nèi)，使用對(duì)應(yīng)的寄存器值(G0、G1、G2、G3或G4)為直接變頻器模塊306內(nèi)的DAC 510更新DC偏移值。
多路復(fù)用器1360用于選擇合適的寄存器以更新直接變頻器模塊306內(nèi)的DAC 510，這基于sbi_out_sel信號(hào)。來自選定寄存器(G0、G1、G2、G3或G4)的8比特值在串行總線接口(SBI)620上通過多路復(fù)用器1360發(fā)送到DAC 510。
多路復(fù)用器1360的9比特輸出被發(fā)送飽和加法器1346以啟用合適增益設(shè)置的DC偏移估計(jì)累加。
寄存器G0-G4提供了在每個(gè)增益設(shè)置的基帶信號(hào)內(nèi)找到多少DC偏移的較好估計(jì)。但周期性地，可能需要更新該估計(jì)。在該種時(shí)刻，存儲(chǔ)在寄存器(G0-G4)內(nèi)的當(dāng)前估計(jì)用來自估計(jì)器1302的新估計(jì)器值進(jìn)行更新，它被加入來自累加器1344的合適累加器(DACC累加器0-DACC累加器4)的輸出。
如先前關(guān)于圖3B示出的，增益改變可以生成在基帶處DC偏移內(nèi)的瞬時(shí)改變。DACC 608因此為L(zhǎng)NA 304和混合器308內(nèi)五種增益設(shè)置的每個(gè)存儲(chǔ)DC偏移估計(jì)。在一實(shí)施例中，其中使用少于五個(gè)的增益設(shè)置，可以使用更少的寄存器(G0-G4)。還可以在實(shí)施例內(nèi)使用更少的寄存器(G0-G4)，其中DC偏移在增益設(shè)置上不會(huì)有重大改變。
當(dāng)發(fā)生增益改變時(shí)，DACC 608會(huì)切換多路復(fù)用器1360以從一個(gè)寄存器(G0-G4)選擇新輸出，并將新值在SBI 620上寫入直接變頻器模塊306的DAC 510內(nèi)。DACC 608可以等待由DACC_CLR_TIME定義的規(guī)定時(shí)間量，然后清除相應(yīng)的細(xì)顆粒環(huán)路以及估計(jì)累加器1206和1308。在該等待時(shí)段內(nèi)，DACC 608被切換到獲取模式以通過細(xì)顆粒(數(shù)字)環(huán)路606快速去除任何殘留DC偏移。在DACC_CLR_TIME超時(shí)后，細(xì)顆粒(數(shù)字)環(huán)路606和估計(jì)器1302被保持在獲取模式由DACC_CLR_TIME定義的一特定時(shí)間量以為該新增益設(shè)置獲得DC偏移更好的第一階估計(jì)。在DACC_ACQ_TIME超時(shí)后，DACC 608會(huì)切換到跟蹤模式并細(xì)調(diào)新計(jì)算的DC偏移。
由于衰落和溫度改變，盡管有恒定的增益設(shè)置，基帶信號(hào)的DC偏移分量會(huì)經(jīng)常漂移。由于衰落和溫度改變的漂移會(huì)引起基帶處較大的DC偏移，這會(huì)惡化接收機(jī)的模擬RF前端內(nèi)的性能。尤其是，該種偏移可以限制模擬到數(shù)字轉(zhuǎn)換器502內(nèi)的頭部空間并引起信號(hào)飽和。DC偏移會(huì)進(jìn)一步惡化基帶濾波器312的線性性。為了避免這些情況，DACC 608進(jìn)一步基于來自細(xì)顆粒累加器1218的DC偏移在SBI 620上更新直接變頻器306上的DAC 510。當(dāng)該DC偏移的絕對(duì)值到達(dá)閥值時(shí)，直接變頻器306上的DAC 510與在增益改變期間相同的方式經(jīng)更新。增益改變更新的不同在于當(dāng)前DACC累加器(由當(dāng)前增益設(shè)置選擇)首先通過多路復(fù)用器1340、乘法器1342以及飽和加法器1346用來自累加器的估計(jì)器值經(jīng)更新。在更新直接變頻器306內(nèi)的DAC 510之前更新DACC累加器對(duì)于漂移更新以減少接收鏈內(nèi)的DC偏移是很關(guān)鍵的。漂移更新保留了模擬到數(shù)字轉(zhuǎn)換器502內(nèi)的頭部空間最小量，防止基帶濾波器312的信號(hào)飽和以及非線性行為引起基帶信號(hào)的失真。漂移更新進(jìn)一步參考圖16B經(jīng)描述。
取代連續(xù)監(jiān)視細(xì)顆粒(數(shù)字)抵消環(huán)路606內(nèi)的DC偏移，直接變頻器306內(nèi)的DAC 510可以周期性地經(jīng)更新。為了允許模擬到數(shù)字變換器502的最大動(dòng)態(tài)范圍并獲得DC偏移的更準(zhǔn)確值，DACC 608會(huì)基于DACC 608跟蹤計(jì)時(shí)器(DACC_TRC_TIME)周期性地更新直接變頻器306上的DAC 510。這被稱為周期更新。當(dāng)計(jì)時(shí)器被啟用時(shí)，它會(huì)從進(jìn)入跟蹤模式時(shí)間起以16時(shí)鐘周期的增量中向下計(jì)數(shù)。當(dāng)超時(shí)時(shí)，以與漂移更新期間相同的方式觸發(fā)直接變頻器306上的DAC 510的更新。當(dāng)前增益設(shè)置定義的DACC累加器用于更新直接變頻器306內(nèi)的DAC 510。周期性更新在以下參考圖14和16B進(jìn)一步描述。
DC偏移分量取決于溫度。因此，在一溫度處的DC偏移估計(jì)可以很不同于在另一溫度處的DC偏移，雖然使用相同增益設(shè)置被計(jì)算。DACC 608使用DC偏移高速緩沖器補(bǔ)償溫度改變(圖17A內(nèi)示出)。
圖17A是說明基于溫度改變更新寄存器G0-G4過程的框圖。圖17A示出微處理器1722，DC偏移緩沖1724以及累加器1344(這包括寄存器G0-G4)。DC偏移高速緩沖器1724根據(jù)溫度可以包含每個(gè)增益設(shè)置的DC偏移估計(jì)。DC偏移高速緩沖器1724的大小1724可以是5(增益設(shè)置)×64(溫度補(bǔ)償)×9(比特)?；蛘?，DC偏移緩小可以更大或更少，這取決于RF前端提供的增益設(shè)置數(shù)目、期望的溫度步長(zhǎng)數(shù)以及用于表示DC偏移估計(jì)的比特?cái)?shù)。當(dāng)MSM 504電源開啟時(shí)0N，微處理器1722將五個(gè)值從DC偏移高速緩沖器1724中基于當(dāng)前溫度載入DACC 608的寄存器G0-G4內(nèi)。使用這些值，DACC 608如上所述在各種增益設(shè)置上獲取并跟蹤DC偏移直到溫度有重大改變。當(dāng)微處理器1722感應(yīng)到溫度方面的改變時(shí)，微處理器1722讀出當(dāng)前在五個(gè)累加器1344內(nèi)的值，并在舊溫度步長(zhǎng)處將其存儲(chǔ)在DC偏移緩沖1724內(nèi)。微處理器1722然后為新溫度用DC偏移高速緩沖器1724的新值載入累加器1344(即寄存器G0-G4)。然而，為當(dāng)前增益設(shè)置由DACC 608計(jì)算的DC偏移估計(jì)比在新溫度處在DC偏移高速緩沖器1724內(nèi)存儲(chǔ)的一個(gè)要更準(zhǔn)確，因此優(yōu)于存儲(chǔ)的值。在當(dāng)前溫度處用DC偏移值載入累加器1344之前在舊溫度步長(zhǎng)處存儲(chǔ)累加器1344使得DC偏移高速緩沖器1724使用更準(zhǔn)確的值被連續(xù)更新。
在一實(shí)施例中，載入DC偏移緩沖1724的初始DC偏移值基于統(tǒng)計(jì)數(shù)據(jù)。在另一實(shí)施例中，初始DC偏移值被設(shè)定為零(0)。在該實(shí)施例中，DACC 608在時(shí)間上擴(kuò)展表格。例如，如果DACC 608希望替換寄存器G0-G4內(nèi)的估計(jì)，并發(fā)現(xiàn)DC偏移緩沖1724是空的，則DACC 608會(huì)保持當(dāng)前值，并更新DC偏移高速緩沖器1724。算法是“自學(xué)習(xí)”的。
圖17B是說明基于溫度改變更新寄存器G0-G4的方法流圖。過程開始于步驟1702，并立即進(jìn)行到步驟1704。
在步驟1704，為每個(gè)增益設(shè)置(即DACC寄存器)的溫度范圍內(nèi)的各種溫度確定DC偏移值集合。帶有溫度范圍的溫度步長(zhǎng)足夠大，以發(fā)生DC偏移內(nèi)的實(shí)際改變。
在步驟1706內(nèi)，溫度值被存儲(chǔ)在存儲(chǔ)器內(nèi)。在一實(shí)施例中，步驟1704內(nèi)確定的溫度值被存儲(chǔ)在DC偏移緩沖1724內(nèi)。過程然后進(jìn)行到步驟1708。
在步驟1708，在開啟移動(dòng)蜂窩電話時(shí)，微處理器1722會(huì)使用溫度感應(yīng)器確定當(dāng)前溫度。過程然后進(jìn)行到步驟1710。
在步驟1710內(nèi)，所有當(dāng)前溫度的所有增益設(shè)置的DC偏移值從存儲(chǔ)器下載到DACC寄存器G0-G4。過程進(jìn)行到判決步驟1712。
在判決步驟1712內(nèi)，確定溫度是否有重大改變。為了實(shí)現(xiàn)該點(diǎn)，微處理器1722讀取溫度感應(yīng)器并將其與寄存器G0-G4內(nèi)的當(dāng)前值的溫度設(shè)置比較。如果溫度沒有改變，則過程停留在判決步驟1712直到發(fā)生溫度改變。如果確定發(fā)生溫度改變，則過程進(jìn)行到步驟1714。
在步驟1714，微處理器1722讀取寄存器G0-G4內(nèi)的當(dāng)前值。在步驟1716內(nèi)，微處理器1722將這些值存儲(chǔ)在存儲(chǔ)器內(nèi)較舊的溫度設(shè)置內(nèi)。這使得溫度設(shè)置可以用更準(zhǔn)確的值被恒定更新。該過程然后進(jìn)行到步驟1718。
在步驟1718，微處理器1722在寄存器G0-G4的新溫度設(shè)置處讀取DC偏移值。過程然后進(jìn)行到步驟1720。
在步驟1720，微處理器1722用在新溫度設(shè)置處的DC偏移值重寫DACC寄存器G0-G4，除了當(dāng)前使用的增益設(shè)置寄存器以外。當(dāng)前使用的增益設(shè)置寄存器在溫度在改變期間累加。因此，該寄存器內(nèi)的值很可能比在步驟1718內(nèi)的存儲(chǔ)器讀出的值更準(zhǔn)確。該過程然后進(jìn)行到判決步驟1712以確定是否發(fā)生另一溫度改變。
圖14是DACC 608的有限狀態(tài)圖1400。DACC有限狀態(tài)圖1400包括DACCTRACK狀態(tài)1402、DACC SBI INIT狀態(tài)1404、DACC ACQ SETUP狀態(tài)1406、DACCACQ狀態(tài)1408、ACQ UPDATE狀態(tài)1410以及DACC TRACK SETUP狀態(tài)1412。
在重設(shè)時(shí)，DACC 608開始于DACC TRACK狀態(tài)1402。在DACC TRACK狀態(tài)1402，被設(shè)定的輸出信號(hào)包括跟蹤計(jì)時(shí)器啟用(trc_timer_en)和漂移更新啟用(dft_update_en)。Trc_timer_en啟用跟蹤計(jì)時(shí)器以開始，且drt_update_en使得漂移更新發(fā)生。DACC 608會(huì)保持跟蹤模式直到發(fā)生增益改變，發(fā)出周期更新或發(fā)出漂移更新。如果增益改變、周期更新或漂移更新發(fā)生，DACC 608會(huì)從DACC TRACK狀態(tài)1402轉(zhuǎn)換到DACC SBI INIT狀態(tài)1404。
在DACC SBI INIT狀態(tài)1404，DACC 608實(shí)現(xiàn)更新，且新DC偏移估計(jì)必須通過SBI 620寫入到直接變頻器模塊306內(nèi)的DAC 510內(nèi)。在DACC SBI INIT狀態(tài)1404內(nèi)，SBI 620經(jīng)設(shè)立且執(zhí)行寫入請(qǐng)求。DACC 608會(huì)保持在DACC SBI INIT狀態(tài)1404內(nèi)，直到發(fā)出dacc_sbi_done信號(hào)。當(dāng)發(fā)出dacc_sbi_done信號(hào)且沒有發(fā)生DACC增益改變更新(dacc_gch_update)時(shí)，DACC 608從DACC SBI INIT狀態(tài)1404轉(zhuǎn)換到DACC ACQ SETUP狀態(tài)1406內(nèi)。
在DACC ACQ SETUP狀態(tài)1406下，DAC 510在RF前端的接收路徑內(nèi)被更新，且估計(jì)器1302被設(shè)定到獲取模式。從狀態(tài)146被設(shè)定的輸出信號(hào)包括DACC_ACQ_TRACK_n、DACC計(jì)時(shí)器選擇信號(hào)(dacc_timer_sel)、獲取計(jì)數(shù)器載入信號(hào)(acq_counter_ld)，以及DACC計(jì)時(shí)器載入信號(hào)(dacc_timer_ld)。DACC608會(huì)保持在狀態(tài)1406內(nèi)，直到DAC更新的結(jié)果已傳送到BBF605輸出。這是由數(shù)字累加器清除超時(shí)而確定的，這可以參考圖16A描述。一旦發(fā)生數(shù)字累加器清除超時(shí)，DACC 608會(huì)進(jìn)入DACC ACQ狀態(tài)1408。如果在接收到數(shù)字累加器清除超時(shí)前發(fā)生DACC增益改變更新，則DACC608會(huì)返回到DACC SBI INIT狀態(tài)1404。
在DACC ACQ狀態(tài)1408，估計(jì)器1302以及細(xì)顆粒(數(shù)字)環(huán)路606在獲取模式并獲取DC偏移。從狀態(tài)1408被設(shè)定的輸出信號(hào)包括DACC_ACQ_TRACK_n、dacc_timer_sel以及獲取計(jì)時(shí)器啟用信號(hào)(acq_timer_en)。DACC608會(huì)保持在狀態(tài)1408直到發(fā)生DACC增益改變更新，DACC計(jì)時(shí)器中止或DACC計(jì)時(shí)器中止且獲取計(jì)數(shù)器中止。DACC計(jì)時(shí)器超時(shí)指明細(xì)增益(數(shù)字)環(huán)路606和估計(jì)器1302已解決新DC偏移值。DACC計(jì)時(shí)器中止電路在以下參考圖16B描述。獲取計(jì)數(shù)器中止電路以下參考圖16C描述。如果DACC增益改變發(fā)生，DACC 608會(huì)回到DACC SBI INIT狀態(tài)1404。如果DACC計(jì)時(shí)器中止且獲取計(jì)數(shù)器中止發(fā)生，DACC608會(huì)進(jìn)入DACC TRACK SETUP狀態(tài)1412。如果發(fā)生DACC計(jì)時(shí)器中止，則DACC 608會(huì)轉(zhuǎn)到ACQ UPDATE狀態(tài)1410。
當(dāng)DACC 608跳到ACQ UPDATE狀態(tài)1410時(shí)，存在多于一個(gè)的獲取更新。在ACQ UPDATE狀態(tài)1410處，設(shè)定以下輸出信號(hào)dacc_timer_sel和dacc_timer_ld。DAC 510在RF前端的接收路徑內(nèi)經(jīng)更新，且細(xì)顆粒(數(shù)字)環(huán)路606和估計(jì)器1302通過DACC_ACQ_TRACK_n被設(shè)定回跟蹤模式。DACC 608會(huì)保持在狀態(tài)1410直到發(fā)生DACC增益改變更新或發(fā)生數(shù)字累加器清除信號(hào)。數(shù)字累加器清除信號(hào)指明RF前端內(nèi)的DAC更新已傳送到BBF 605的輸出，且在以下參考圖16A進(jìn)一步詳細(xì)描述。在有數(shù)字累加器清除信號(hào)情況下，DACC 608會(huì)跳到DACC ACQ步驟1408。在有DACC增益改變更新情況下，DACC 608會(huì)跳到DACC SBI INIT狀態(tài)1404。
在DACC TRACK SETUP狀態(tài)1412內(nèi)，DACC 608通過設(shè)立并將DACC_TRC_TIME值載入DACC計(jì)時(shí)器1614而準(zhǔn)備DACC TRACK狀態(tài)1402。從DACC TRACK SETUP被設(shè)定的輸出信號(hào)包括DACC_ACQ_TRACK_n以及dacc_timer_ld。如果DACC增益改變更新在DACC 608處于DACC TRACK SETUP狀態(tài)1412時(shí)發(fā)生，則DACC 608會(huì)回到DACC SBI INIT狀態(tài)1404。否則，在設(shè)立后，DACC608會(huì)立即進(jìn)到DACCTRACK狀態(tài)1402。
回到圖6，DC抵消模塊600在603處在細(xì)顆粒(數(shù)字)抵消環(huán)路606后接口到自動(dòng)增益控制(AGC)。AGC提供給DC抵消模塊600以信息，指明何時(shí)發(fā)生增益設(shè)置內(nèi)的改變。DC抵消模塊600在處于獲取模式時(shí)警告AGC以指明信號(hào)頻譜的較大部分可以由細(xì)顆粒(數(shù)字)環(huán)路606的高通特性而去除，且較大DC偏移可以存在于基帶信號(hào)內(nèi)。
AGC將三種信號(hào)提供給DC抵消模塊600。AGC指明何時(shí)在混頻器308和LNA304內(nèi)發(fā)生增益改變。在該時(shí)刻，設(shè)置mix_change和lna_change。AGC還提供mixer_lna_range[2:0]。該信號(hào)主要由DACC 608使用，且指明AGC使用的當(dāng)前增益設(shè)置。實(shí)際LNA 304和RF混頻器308可以為增益設(shè)置使用不同于mixer_lna_range指明的編碼。該信號(hào)用于選擇來自累加器1344的合適DAC偏移值。
DC抵消模塊600提供1比特信號(hào)給AGC，指明何時(shí)較大DC偏移會(huì)惡化基帶信號(hào)。該信號(hào)agc_dc_gain_sel是粗顆粒信號(hào)PDM_ACQ_TRACK_n和dacc_timer_sel的邏輯OR。當(dāng)被設(shè)定時(shí)，機(jī)構(gòu)602、604、606和608的一個(gè)或多個(gè)處于獲取模式以去除DC偏移。在該期間，一個(gè)或多個(gè)機(jī)構(gòu)602、604、606和608的帶寬被增加以快速獲得DC偏移估計(jì)且可以去除信號(hào)頻譜的較大部分。AGC會(huì)使用該信號(hào)以在獲取模式期間禁用或減慢功率電平的累加，且因此通過跟蹤DC偏移或減少的信號(hào)功率而不是實(shí)際信號(hào)功率來防止AGC增益估計(jì)惡化。
圖15是說明DACC啟用硬件電路1500圖，用于啟用DACC累加器(DACC_accum_0、DACC_accum_1、DACC_accum_2、DACC_accum_3以及DACC_accum_4)。電路1500包括兩個(gè)多路復(fù)用器1502和1504、D雙穩(wěn)態(tài)觸發(fā)器、比較器1508、邏輯電路1510、解碼器1516和邏輯電路1518A和1518E。
多路復(fù)用器1502由MICRO_MIX_RANGE_OVERRID信號(hào)控制。到多路復(fù)用器1502的輸入包括來自AGC mixer_na_range[2:0]的比特2以及微處理器信號(hào)MICRO_MIX_LNA_RANGE[2:0]的比特2。MICRO_MIX_RANGE_OVERRIDE當(dāng)被設(shè)定時(shí)指明微處理器值應(yīng)重寫AGC信號(hào)。換而言之，來自微處理器的輸入被選擇為來自多路復(fù)用器1502的輸出。這可以用于忽略混合器增益改變。換而言之，如果MICRO_MIX_RANGE_OVERRIDE被設(shè)定且MICRO_MIX_LNA_RANGE[2]保持不便，則混頻器增益改變不再會(huì)引起狀態(tài)機(jī)1400轉(zhuǎn)變到狀態(tài)DACC SBI INIT 1404。
多路復(fù)用器1504由MICRO_LNA_RANGE_OVERRIDE信號(hào)控制。到多路復(fù)用器1504的輸入包括來自AGC mixer_lna_range[2:0](如上所述)的比特0和1以及微處理器信號(hào)MICRO_IX_LNA_RANGE[2:0]的比特0和1。MICRO_LNA_RANGE_OVERRIDE當(dāng)被設(shè)定時(shí)指示微處理器值應(yīng)重寫AGC信號(hào)。換而言之，來自微處理器的輸入被選擇為多路復(fù)用器1504的輸出。如先前說明的，mixer_lna_range[2:0]是來自AGC的三比特值并指明當(dāng)前增益設(shè)置。MICRO_LNA_RANGE_OVERRIDE可以用于忽略LNA增益改變。換而言之，如果MICRO_LNA_RANGE_OVERRIDE被設(shè)定且MICRO_MIX_LNA_RANGE
保持不變，則LNA增益改變不再會(huì)引起狀態(tài)機(jī)1400進(jìn)入狀態(tài)DACC SBI INIT 1404。忽略LNA增益改變會(huì)用于LNA增益改變引起在基帶處最小DC偏移改變且因此可以被DACC 608忽略。任何DC偏移內(nèi)的微小變化可以使用細(xì)顆粒(數(shù)字)環(huán)路606被去除。
兩個(gè)多路復(fù)用器1502和1504按其可能被分開覆蓋的順序被使用。比特2可以被覆蓋，但不是比特0或1或相反。
多路復(fù)用器1502和1504的輸出是三比特編碼(sbi_out_sel)，它指明要使用哪個(gè)增益設(shè)置DACC 608。三個(gè)比特編碼sbi_output_sel被發(fā)送到解碼器1516。使用三個(gè)比特輸入，解碼器1516對(duì)可能的八個(gè)輸出的五個(gè)輸出解碼。來自解碼器1516的五個(gè)輸出的每個(gè)被發(fā)送到相應(yīng)的五個(gè)邏輯電路1518A-1518E。
邏輯電路1518A-1518E是相同的。參考邏輯電路1518A，邏輯電路1518A包括三個(gè)邏輯AND門1520A、1522A和1524A以及OR門1526A。因此，有三種情況可能啟用累加器。第一種情況在邏輯AND門1520A處被標(biāo)識(shí)，是正常操作條件。第一條件標(biāo)識(shí)解碼器輸出作為選擇正確的DACC累加器。對(duì)于第一條件還必須出現(xiàn)DACC項(xiàng)更新。第二條件標(biāo)識(shí)解碼器輸出作為選擇不正確的DACC累加器，但微處理器會(huì)可能更新該DACC累加器。該第二條件可以用于更新溫度高速緩沖器。第三條件標(biāo)識(shí)DACC累加器作為啟用的，但微處理器可能希望更新DACC累加器。該第三條件可以用于測(cè)試和解調(diào)用途。
來自多路復(fù)用器1502和1504的sbi_output_sel輸出還被發(fā)送到D雙穩(wěn)態(tài)觸發(fā)器1506，其中信號(hào)被延時(shí)一個(gè)時(shí)鐘周期。D雙穩(wěn)態(tài)觸發(fā)器1506的輸出然后被發(fā)送到比較器1508。
比較器1508接受來自多路復(fù)用器1502和1504的sbi_output_sel以及來自D雙穩(wěn)態(tài)觸發(fā)器1506的sbi_output_sel的延時(shí)版本作為輸入信號(hào)。比較器1508確定增益設(shè)置是否在兩個(gè)輸入間改變，如果兩個(gè)輸入不同，則比較器輸出“1”，表明已發(fā)生增益改變。否則比較器1508會(huì)輸出“0”，指明增益改變沒有發(fā)生。
比較器1508的輸出被輸入到邏輯電路1510。邏輯電路1510包括邏輯AND門1512和邏輯OR門1514。邏輯AND門1512用于建立/禁用DACC增益改變。DACC_GAIN_CHG_EN是微處理器發(fā)送的信號(hào)用于啟用或禁用DACC增益改變。OR門1514用于啟用微處理器以觸發(fā)增益改變更新，即使沒有發(fā)生增益改變。這可以用于測(cè)試和解調(diào)用途。
圖16A是說明時(shí)序電路1600的圖，用于確定在更新了新DC偏移估計(jì)之后清除累加器之前等待的時(shí)間長(zhǎng)度。該時(shí)間反映了信號(hào)從LPF312的輸入到達(dá)BBF605的輸出的傳播延時(shí)。時(shí)序電路1600包括耦合到計(jì)數(shù)器1604的設(shè)定—重設(shè)雙穩(wěn)態(tài)觸發(fā)器1602。在新DC偏移估計(jì)在SBI 620上被寫到直接變頻器306的DAC 510內(nèi)時(shí)，DACC 608會(huì)接收被稱為dacc_dbi_done的信號(hào)，指明傳輸完成。dacc_sbi_done信號(hào)設(shè)定雙穩(wěn)態(tài)觸發(fā)器1602，且一個(gè)時(shí)鐘周期之后，啟用計(jì)數(shù)器1604。dacc_sbi_done信號(hào)還使得計(jì)數(shù)器1604能用初始計(jì)數(shù)時(shí)間(DACC_CLR_TIME)載入。計(jì)數(shù)器1604是向下計(jì)數(shù)器。向下計(jì)數(shù)器1604開始于DACC_CLR_TIME會(huì)向下計(jì)數(shù)到零或超時(shí)。在超時(shí)后，計(jì)數(shù)器1604會(huì)輸出信號(hào)dig_accum_clr，指明可以清除累加器。信號(hào)dig_accum_clr然后用于重新設(shè)定或禁用雙穩(wěn)態(tài)觸發(fā)器1602。
圖16B是說明DAC控制器608的計(jì)數(shù)器電路1610的圖。電路1610用于實(shí)現(xiàn)周期性的更新和獲取更新。周期性更新的計(jì)時(shí)器值通過開始狀態(tài)機(jī)1400內(nèi)更新狀態(tài)周期而定義在觸發(fā)DAC 510新更新前等待的時(shí)間長(zhǎng)度。獲取時(shí)間描述在細(xì)顆粒(數(shù)字)環(huán)路606和估計(jì)器已解決了DC偏移值前等待的時(shí)間長(zhǎng)度。電路1610包括多路復(fù)用器1612、計(jì)數(shù)器1614、三個(gè)邏輯三個(gè)輸入AND門1616、1618和1622、比較器1620、三個(gè)輸入邏輯OR門1624和兩個(gè)輸入邏輯AND門1628。
計(jì)數(shù)器1614處理周期性更新和獲取更新。Dacc_timer_ld信號(hào)由有限狀態(tài)機(jī)1400控制。多路復(fù)用器1612用于選擇進(jìn)行獲取更新(信號(hào)DACC_ACQ_TIME)或周期更新(信號(hào)DACC_TRC_TIME)需要的時(shí)間。多路復(fù)用器1612的輸出基于dacc_timer_ld而被載入計(jì)數(shù)器1614作為計(jì)數(shù)器載入值。計(jì)數(shù)器1614在DACC608被啟用時(shí)被啟用，啟用DACC周期性更新且啟用跟蹤計(jì)時(shí)器，或啟用獲取計(jì)時(shí)器。當(dāng)計(jì)數(shù)器1614被啟用時(shí)，計(jì)數(shù)器1614會(huì)從計(jì)數(shù)器值向下計(jì)數(shù)到零。當(dāng)計(jì)數(shù)器1614超時(shí)后，dacc_timer_term會(huì)被發(fā)出。
邏輯AND門1616指明DACC周期性更新的要求。對(duì)于DACC周期性更新，周期性更新必須被啟用(DACC_PRD_UPD_EN)，DACC 608必須在跟蹤模式(DACC_ACQ_TRACK_n)，如在邏輯AND門1616輸入處的反相器指明的，且DACC計(jì)時(shí)器必須有超時(shí)(dacc_timer_term)。
邏輯AND門1618指明DACC獲取更新的要求。對(duì)于DACC獲取更新，DACC 608必須處于獲取模式(DACC_ACQ_TRACK_n)，DACC計(jì)時(shí)器必須有超時(shí)(dacc_timer_term)，且獲取計(jì)數(shù)器必須不能終止(acq_counter_term)，如在邏輯AND門的輸入處的反相器1617指明的。
比較器1620和AND門1622用于確定何時(shí)會(huì)發(fā)生DACC漂移。漂移更新基于細(xì)顆粒累加器1218的DC偏移。細(xì)顆粒累加器1218的絕對(duì)值(fg_accum_abs_val)與微處理器設(shè)定的可編程閥值(fg_thresh)比較。如果細(xì)顆粒累加器1218的絕對(duì)值大于經(jīng)編程的閥值，則發(fā)出大于閥值輸出的輸出。在AND門1622處，如果從比較器發(fā)出大于閥值輸出，且啟用漂移更新(dft_update_en)以及DACC漂移更新(DACC_DFT_UPDATE_EN)，然后會(huì)實(shí)現(xiàn)DACC漂移更新。DACC漂移更新信號(hào)延時(shí)兩個(gè)時(shí)鐘周期(框1626)。
邏輯OR門1624接受來自AND門1616的周期性更新輸出(dacc_prd_update)，來自AND門1618的獲取更新(dacc_acq_update)以及來自延時(shí)1626的延時(shí)后DACC漂移更新(dacc_dft_update)以及輸出，無論設(shè)定的是哪一個(gè)。如果啟用DACC 608，則一個(gè)更新會(huì)被作為DACC項(xiàng)更新(dacc_term_update)發(fā)出。
圖16c是說明DAC控制器獲取計(jì)數(shù)器電路1630的圖。計(jì)數(shù)器電路1630包括邏輯AND門1632和計(jì)數(shù)器1634。DACC_ACQ_COUNT值定義在由狀態(tài)機(jī)1400控制的獲取循環(huán)期間發(fā)生的DAC更新數(shù)目。Acq_counter_ld是啟用初始計(jì)數(shù)器值的信號(hào)。(DACC_ACQ_COUNT)要被載入計(jì)數(shù)器電路1630。Acq_counter_ld是有限狀態(tài)機(jī)1400生成的輸出信號(hào)。如果DACC 608被啟用，則計(jì)數(shù)器電路1630被啟用，DACC 608處于獲取模式，且DACC計(jì)時(shí)器項(xiàng)發(fā)生(間AND門1632)。當(dāng)啟用計(jì)時(shí)器電路1630時(shí)，計(jì)數(shù)器1634會(huì)向下計(jì)數(shù)，從DACC_ACQ_COUNT到零。在到達(dá)零時(shí)，acq_counter_term會(huì)被發(fā)出，將DACC 608送回狀態(tài)DACC TRACK1402。
圖16D是說明為DAC控制器請(qǐng)求SBI寫入的電路1640。電路1640包括D雙穩(wěn)態(tài)觸發(fā)器1642和邏輯OR門1644。根據(jù)電路1640，SBI寫入請(qǐng)求會(huì)發(fā)生在dacc_term_update或dacc_gch_update之后一個(gè)周期(見OR門1644)。
環(huán)境在描述的DC偏移抵消的各種方面和實(shí)施例可以實(shí)現(xiàn)在各種無線通信系統(tǒng)中，諸如CDMA系統(tǒng)、W-CDMA系統(tǒng)、GPS系統(tǒng)、AMPS系統(tǒng)等。DC偏移抵消還可以用于這些通信系統(tǒng)內(nèi)的前向鏈路或反向鏈路。
在此描述的DC偏移抵消的各個(gè)方面和實(shí)施例可以用各種裝置實(shí)現(xiàn)。例如，DC偏移抵消的所有或一部分可以實(shí)現(xiàn)在硬件、軟件或其組合內(nèi)。對(duì)于硬件實(shí)現(xiàn)，DC偏移抵消可以實(shí)現(xiàn)在一個(gè)或多個(gè)應(yīng)用專用集成電路(ASIC)、數(shù)字信號(hào)處理器(DSP)、數(shù)字信號(hào)處理設(shè)備(DSPD)、可編程邏輯設(shè)備(PLD)、現(xiàn)場(chǎng)可編程門陣列(FPGA)、處理器、控制器、微控制器、微處理器、設(shè)計(jì)實(shí)現(xiàn)上功能的其他電子單元內(nèi)，或其組合內(nèi)。
對(duì)于軟件實(shí)現(xiàn)，用于DC偏移抵消的元件可以用實(shí)現(xiàn)上述過程的模塊(例如過程、函數(shù)等)實(shí)現(xiàn)。軟件代碼可以存儲(chǔ)在存儲(chǔ)器單元內(nèi)并由處理器執(zhí)行。存儲(chǔ)器單元可以在處理器內(nèi)或外部實(shí)現(xiàn)，在該情況下，它可以通過相關(guān)領(lǐng)域內(nèi)已知的各種裝置通信地耦合到處理器。
結(jié)論雖然本發(fā)明的各種實(shí)施例如上所述，但可以理解它們只是示例，而不是限制。上述優(yōu)選實(shí)施例的描述使本領(lǐng)域的技術(shù)人員能制造或使用本發(fā)明。這些實(shí)施例的各種修改對(duì)于本領(lǐng)域的技術(shù)人員來說是顯而易見的，這里定義的一般原理可以被應(yīng)用于其它實(shí)施例中而不使用創(chuàng)造能力。因此，本發(fā)明并不限于這里示出的實(shí)施例，而要符合與這里揭示的原理和新穎特征一致的最寬泛的范圍。
權(quán)利要求
1.RF接收機(jī)內(nèi)的一DC偏移抵消模塊，所述接收機(jī)帶有用于將接收到的RF信號(hào)直接下變頻到基帶信號(hào)的直接變頻器，所述DC偏移抵消模塊包括偏移調(diào)整裝置，用于從所述基帶信號(hào)中去除靜態(tài)DC分組；粗顆粒環(huán)路，用于從所述基帶信號(hào)中去除所述靜態(tài)DC分量和時(shí)變DC分量的大部分；細(xì)顆粒環(huán)路，用于從所述基帶信號(hào)中去除所述靜態(tài)和所述時(shí)變DC分量；以及一數(shù)字模擬轉(zhuǎn)換器控制器(DACC)，用于去除所述靜態(tài)DC分量和較慢時(shí)變DC分量的大部分，所述去除通過用DC偏移更新所述直接變頻器內(nèi)的數(shù)字到模擬轉(zhuǎn)換器，所述DC偏移基于來自所述RF接收機(jī)的前端較低噪聲放大器(LNA)、混頻器、基帶濾波器以及模擬到數(shù)字轉(zhuǎn)換器(ADC)增益設(shè)置、接收頻率改變以及溫度改變；其中所述偏移調(diào)整裝置、所述粗增益環(huán)路、所述細(xì)顆粒環(huán)路以及所述DACC相互交互以去除所述RF接收機(jī)內(nèi)不希望的DC偏移。
2.如權(quán)利要求1所述的DC偏移抵消模塊，其特征在于所述偏移調(diào)整裝置包括一寄存器和加法器，其中所述寄存器存儲(chǔ)靜態(tài)DC偏移分量估計(jì)，且其中所述偏移調(diào)整裝置從所述基帶信號(hào)中減去靜態(tài)DC偏移分量。
3.如權(quán)利要求1所述的DC偏移抵消模塊，其特征在于所述粗增益環(huán)路包括用于啟用高增益調(diào)整和低增益調(diào)整的一個(gè)的增益元件，所述高增益調(diào)整用于擴(kuò)展高通濾波器的帶寬以獲得DC偏移分量，所述低增益調(diào)整用于使得所述高通濾波器帶寬變窄以跟蹤DC偏移分量；以及累加器用于累加DC偏移分量。
4.如權(quán)利要求3所述的DC偏移抵消模塊，其特征在于當(dāng)在所述RF接收機(jī)的前端內(nèi)發(fā)生增益改變時(shí)所述高通濾波器頻率增加3dB。
5.如權(quán)利要求3所述的DC偏移抵消模塊，其特征在于當(dāng)在DC偏移分量的跟蹤期間鎖定DC偏移分量時(shí)減少所述高通濾波器頻率3dB。
6.如權(quán)利要求3所述的DC偏移抵消模塊，其特征在于所述粗增益環(huán)路還包括脈沖密度調(diào)制器(PDM)和RC網(wǎng)絡(luò)，兩者在一起形成數(shù)字到模擬轉(zhuǎn)換器，用于將DC偏移分量的數(shù)字化版本轉(zhuǎn)換成模擬信號(hào)，其中所述模擬信號(hào)被發(fā)送到所述直接變頻器或所述ADC以從所述基帶信號(hào)去除DC偏移分量。
7.如權(quán)利要求1所述的DC偏移抵消模塊，其特征在于所述細(xì)顆粒環(huán)路包括增益元件，用于啟用高增益調(diào)整和低增益調(diào)整元件的一個(gè)，所述高增益調(diào)整用于擴(kuò)展高通濾波器帶寬以獲得DC偏移分量，所述低增益調(diào)整用于窄化所述高通濾波器的帶寬以跟蹤DC偏移分量；累加器用于累加DC偏移分量；以及加法器，用于從所述基帶信號(hào)中減去累加的DC偏移分量。
8.如權(quán)利要求7所述的DC偏移抵消模塊，其特征在于所述細(xì)增益環(huán)路在數(shù)字域內(nèi)操作。
9.如權(quán)利要求1所述的DC偏移抵消模塊，其特征在于所述DACC包括估計(jì)器，用于確定DC偏移估計(jì)，乘法器用于對(duì)從所述估計(jì)器獲得的DC偏移進(jìn)行比例縮放，還包括多個(gè)累加器，其中每個(gè)所述多個(gè)累加器基于來自所述RF接收機(jī)的所述前端所述低噪聲放大器(LNA)和所述混頻器的所述增益設(shè)定和溫度改變而確定DC偏移值，其中所述多個(gè)累加器從所述估計(jì)器接收的DC偏移以及來自另一DC估計(jì)器的DC偏移中的一個(gè)作為輸入。
10.如權(quán)利要求9所述的DC偏移抵消模塊，其特征在于當(dāng)DC偏移大于閥值時(shí)從所述估計(jì)器確定的DC偏移用于在所述直接變頻器內(nèi)更新所述DAC。
11.如權(quán)利要求9所述的DC偏移抵消模塊，其特征在于所述DACC進(jìn)一步包括計(jì)時(shí)器，其中在所述計(jì)時(shí)器超時(shí)時(shí)，所述DACC在所述直接變頻器內(nèi)周期性地用所述多個(gè)累加器的一個(gè)生成的DC偏移更新所述DAC。
12.如權(quán)利要求9所述的DC偏移抵消模塊，其特征在于所述多個(gè)累加器的所述一個(gè)由所述LNA和所述接收機(jī)的所述前端的所述混頻器的增益設(shè)置所確定。
13.如權(quán)利要求9所述的DC偏移抵消模塊，其特征在于所述估計(jì)器包括增益元件，用于啟用高增益調(diào)整和低增益調(diào)整的一個(gè)，所述高增益調(diào)整用于擴(kuò)展高通濾波器的帶寬以獲得DC偏移分量，所述低增益調(diào)整用于窄化所述高通濾波器的帶寬以跟蹤DC偏移分量；累加器用于累加DC偏移分量；以及加法器用于從所述基帶信號(hào)中減去累加的DC偏移分量。
14.一種用于在RF接收機(jī)內(nèi)抵消DC偏移的方法，所述RF接收機(jī)帶有用于將接收到的RF信號(hào)直接下變頻成基帶信號(hào)的直接變頻器，所述方法其特征在于包括(1)在所述RF接收機(jī)內(nèi)發(fā)生增益改變時(shí)應(yīng)用高增益以擴(kuò)展高通濾波器的帶寬；(2)在計(jì)時(shí)器超時(shí)前在所述基帶信號(hào)內(nèi)快速獲取DC偏移；(3)當(dāng)計(jì)時(shí)器超時(shí)時(shí)應(yīng)用低增益以窄化所述高通濾波器的帶寬；以及(4)跟蹤DC偏移以細(xì)調(diào)獲取的DC偏移，其中從基帶信號(hào)中移去DC偏移。
15.如權(quán)利要求14所述的方法，其特征在于在實(shí)現(xiàn)步驟(1)前從所述基帶信號(hào)中移去靜態(tài)DC偏移以防止所述RF接收機(jī)飽和。
16.如權(quán)利要求14所述的方法，其特征在于還包括以下步驟(5)基于從步驟(4)獲取的DC偏移為RF接收機(jī)內(nèi)的每個(gè)增益設(shè)置在累加器內(nèi)存儲(chǔ)DC偏移估計(jì)；以及(6)使用存儲(chǔ)在累加器內(nèi)的一個(gè)DC偏移估計(jì)更新所述直接變頻器內(nèi)的數(shù)字到模擬轉(zhuǎn)換器，所述一個(gè)DC偏移估計(jì)由所述RF接收機(jī)內(nèi)使用的所述增益設(shè)置確定。
17.如權(quán)利要求14所述的方法，其特征在于還包括以下步驟(5)為每個(gè)增益設(shè)置將來自步驟(4)的估計(jì)DC偏移加入存儲(chǔ)在累加器內(nèi)的當(dāng)前DC偏移估計(jì)；(6)為每個(gè)增益設(shè)置在所述累加器內(nèi)存儲(chǔ)來自步驟(5)產(chǎn)生的估計(jì)DC偏移；以及(7)使用存儲(chǔ)在所述累加器內(nèi)的所述DC偏移估計(jì)的一個(gè)更新所述直接變頻器內(nèi)的數(shù)字到模擬轉(zhuǎn)換器，所述一個(gè)DC偏移估計(jì)由所述RF接收機(jī)內(nèi)使用的所述增益設(shè)置所確定。
18.如權(quán)利要求17所述的方法，其特征在于無論何時(shí)細(xì)顆粒環(huán)路的DC偏移超過可編程閥值時(shí)實(shí)現(xiàn)步驟(5)-(7)。
19.如權(quán)利要求17所述的方法，其特征在于基于計(jì)時(shí)器的超時(shí)周期性地實(shí)現(xiàn)步驟(5)-(7)。
20.如權(quán)利要求17所述的方法，其特征在于還包括以下步驟(8)用正確的DC偏移值更新所述累加器；以及(9)當(dāng)發(fā)生溫度改變時(shí)在所述直接變頻器內(nèi)更新數(shù)字到模擬變換器。
21.如權(quán)利要求20所述的方法，其特征在于步驟(8)包括以下步驟(a)從所述累加器中讀出DC偏移；(b)將DC偏移存儲(chǔ)在舊溫度設(shè)置內(nèi)；(c)為新溫度設(shè)置從存儲(chǔ)器讀出新DC偏移；以及(d)用新DC偏移值重寫所述累加器，除了與所述RF接收機(jī)的當(dāng)前增益設(shè)置相關(guān)的所述累加器的所述一個(gè)的DC偏移以外，且使用所述累加器的所述一個(gè)以更新所述直接變頻器內(nèi)的所述數(shù)字到模擬的轉(zhuǎn)換器。
22.DC偏移抵消模塊，其特征在于包括偏移調(diào)整裝置，用于從基帶信號(hào)中去除靜態(tài)DC分量；粗顆粒環(huán)路，用于從所述基帶信號(hào)中去除所述靜態(tài)和時(shí)變DC分量的大部分；細(xì)顆粒環(huán)路，用于以所述基帶信號(hào)中移去所述靜態(tài)和時(shí)變DC分量，以及數(shù)字到模擬轉(zhuǎn)換器控制器(DACC)，用于去除所述靜態(tài)DC分量和較慢時(shí)變DC分量的大部分，所述去除通過用DC偏移更新所述直接變頻器內(nèi)的數(shù)字到模擬轉(zhuǎn)換器，所述更新基于來自接收機(jī)前端的放大器和混頻器的增益設(shè)置、接收頻率改變以及溫度改變。
23.如權(quán)利要求22所述的DC偏移抵消模塊，其特征在于所述偏移調(diào)整裝置、所述粗顆粒環(huán)路、所述細(xì)顆粒環(huán)路以及所述DACC相互交互以去除所述接收機(jī)內(nèi)不需要的DC偏移。
全文摘要
一種系統(tǒng)和方法，用于為帶有直接變頻結(jié)構(gòu)的移動(dòng)站調(diào)制器抵消DC偏移。本發(fā)明是一快速獲取DC偏移抵消模塊，它提供了快速和準(zhǔn)確的DC偏移估計(jì)以及抵消技術(shù)以支持直接變頻結(jié)構(gòu)?？焖佾@取DC偏移抵消模塊通過增加高通環(huán)路帶寬并調(diào)整基帶處的DC偏移電平組合四種機(jī)構(gòu)通過增加環(huán)路帶寬以在開啟后、溫度改變、接收機(jī)頻率改變以及增益改變后快速獲取并去除DC偏移估計(jì)。在去除DC偏移大部分后，高通環(huán)路帶寬被減少以細(xì)調(diào)先前估計(jì)并去除在DC偏移內(nèi)任何由于接收機(jī)自混合產(chǎn)生的小變化。
文檔編號(hào)H04B1/30GK1656759SQ03812143
公開日2005年8月17日 申請(qǐng)日期2003年4月9日 優(yōu)先權(quán)日2002年4月9日
發(fā)明者C·赫倫斯坦恩, I·康, M·瑟文森 申請(qǐng)人:高通股份有限公司