專利名稱：一種多通道數(shù)據(jù)測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高效的測試方法，尤其涉及通訊領(lǐng)域中與數(shù)字器件相關(guān)的單通道，多通道大量數(shù)據(jù)的測試。
背景技術(shù)：
一般通訊領(lǐng)域，在與數(shù)字器件相關(guān)的測試和設(shè)計中，會有大量數(shù)據(jù)要求測試，以找出每個待測通道輸入信號和輸出信號之間的響應(yīng)曲線。尤其是與DAC(digital-to-analog converter)器件相關(guān)的通道的曲線測試。由于輸入信號是與多位二進制相關(guān)的“0”，“1”信號的排列組合，可能的輸入信號的情形復(fù)雜繁多。而一般人們希望的最佳的測試是盡可能花費較短的時間，又能徹底掌握這類通道的全部可能的輸入信號條件下的輸出響應(yīng)的測試數(shù)據(jù)。
目前的測試方法只是兩者之間的平衡。要么對待測響應(yīng)數(shù)據(jù)進行篩選抽樣，舍棄部分可能性，只對其中部分輸入信號的情形進行輸出響應(yīng)數(shù)據(jù)的測試，通道特性僅由這部分測試數(shù)據(jù)結(jié)果推測得出，難以得出全面詳實的信息；要么就要花費很長的時間，對每個待測通道的每一種可能的數(shù)字狀態(tài)進行逐個的設(shè)置輸入和測試輸出的記錄，這個工作量可能會是非常巨大和枯燥的。
現(xiàn)有的專利有申請?zhí)枮?1133014的專利，該專利申請人是三菱電機株式會社；菱電半導(dǎo)體系統(tǒng)工程株式會社的森長也；山田真二和船倉輝彥，他們于2001年9月13日申請了名稱為《半導(dǎo)體集成電路的測試裝置及半導(dǎo)體集成電路的測試方法》的專利，專利公開號是1354503。也與D/A轉(zhuǎn)換電路的測試方法相關(guān)，它是一種能以高精度、高速度對具有A/D和D/A轉(zhuǎn)換電路的混合信號型半導(dǎo)體集成電路進行測試的測試裝置。將測試輔助裝置設(shè)置在安裝了被測試半導(dǎo)體集成電路的測試電路基板附近，在該測試輔助裝置中，設(shè)有對被測試半導(dǎo)體集成電路的A/D轉(zhuǎn)換電路供給模擬測試信號并對其D/A轉(zhuǎn)換電路供給數(shù)字測試信號的數(shù)據(jù)電路、存儲來自被測試半導(dǎo)體集成電路的測試輸出的測定數(shù)據(jù)存儲器、及對該測定數(shù)據(jù)存儲器的存儲數(shù)據(jù)進行分析的分析部。
這個專利解決了含D/A轉(zhuǎn)換電路的測試中，測試數(shù)字信號的供給，測試數(shù)據(jù)的存儲，并提供相關(guān)的分析部。但該專利并未就大量可能的含D/A轉(zhuǎn)換的電路的測試給出相關(guān)的快捷準確的測試思路和方法。

發(fā)明內(nèi)容
本發(fā)明目的是為了克服現(xiàn)有通道曲線測試技術(shù)中難以短時間內(nèi)取得所有詳實數(shù)據(jù)的缺點，解決現(xiàn)有技術(shù)中存在的測試投入時間與測試數(shù)據(jù)全面獲取之間的矛盾問題。
本發(fā)明提供的一種高效測試方法的步驟如下1.根據(jù)被測數(shù)字器件的性能參數(shù)，將計算機并口或串口線一一對應(yīng)地連接到需要進行輸入控制的相關(guān)數(shù)字器件的受控管腳；2.將每個通道所有可能的數(shù)字狀態(tài)下計算機并口需要發(fā)送的二進制數(shù)字信息收集，形成控制計算機并口輸出信息的數(shù)據(jù)文件；3.輸入步驟2形成的數(shù)據(jù)文件，利用計算機并口或串口，運行相關(guān)計算機送數(shù)軟件進行數(shù)字器件每一狀態(tài)的送數(shù)設(shè)置；4.并行記錄各通道各狀態(tài)的待測響應(yīng)參數(shù)數(shù)值。
本發(fā)明測試方法克服了常規(guī)抽樣測試數(shù)據(jù)不全的缺陷，對每一種可能的數(shù)字狀態(tài)進行測試記錄。打破常規(guī)測試中，設(shè)置一個狀態(tài)或一個通道后記錄該數(shù)據(jù)的點測局限，采用多通道所有可能的數(shù)字狀態(tài)同時利用計算機并口完成設(shè)置，數(shù)據(jù)記錄隨時可并行完成。


圖1是本發(fā)明測試方法所使用的硬件部分的連接框圖。
圖2是本發(fā)明測試方法的流程圖。
圖3是本發(fā)明實施例示意圖。
圖4是本發(fā)明實施例中接收通道1，2，3，4的輸入控制電壓圖。
圖5是本發(fā)明實施例中接收通道1，2，3，4的輸入控制電壓和對應(yīng)輸出電壓曲線圖。
圖6是本發(fā)明實施例中接收通道1，2，3，4的輸入控制電壓和對應(yīng)輸出電壓曲線圖。
圖7是本發(fā)明實施例中發(fā)射通道1，2，3，4的輸入控制電壓圖。
圖8是本發(fā)明實施例中發(fā)射通道1，2，3，4的輸入控制電壓放大圖。
圖9是本發(fā)明實施例中發(fā)射通道1，2，3，4的輸入控制電壓與輸出信號強度圖。
具體實施例方式
下面結(jié)合附圖對技術(shù)方案的實施作進一步的詳細描述是本專利實施例中如圖1所示，硬件部分由待測件，計算機，相關(guān)測試儀表，測試記錄儀表組成。
如圖2所示，以下是本發(fā)明測試方法主流程的處理步驟第一步，如框21所示，根據(jù)相關(guān)的通道設(shè)計信息和測試時計算機并口線與待測通道的連接方式，給出測試任一通道(如第i個通道)的任一數(shù)字狀態(tài)(如第j個數(shù)字狀態(tài))時，計算機并口需要發(fā)送的二進制數(shù)值(如00110011)。
第二步，如框22所示，形成輸入數(shù)據(jù)文件。給出多通道(如4個通道)中，所有可能的數(shù)字狀態(tài)下(如每個通道有125個數(shù)字狀態(tài))計算機并口需要發(fā)送的二進制數(shù)字信息，形成控制計算機并口輸出信息的數(shù)據(jù)文件。
信息輸入的順序可以根據(jù)需要選擇以下兩種方式之一方式一通道1第1種狀態(tài)，通道1第2種狀態(tài)，……通道1最后1一種種狀態(tài)；通道2第1種狀態(tài)，通道2第2種狀態(tài)，……通道2最后1一種種狀態(tài)；……，最后一個通道第1種狀態(tài)，最后一個通道第2種狀態(tài)，……最后一個通道最后一種狀態(tài)。
方式二通道1第1種狀態(tài)，通道2第1種狀態(tài)，……，最后一個通道第1種狀態(tài)；通道1第2種狀態(tài)，通道2第2種狀態(tài)，……最后一個通道第2種狀態(tài)；……，通道1最后1一種種狀態(tài)；通道2最后1一種種狀態(tài)；……，最后一個通道最后一種狀態(tài)。
第三步，如框23所示，按照相關(guān)所有相關(guān)數(shù)字器件的資料，將計算機并口或串口線一一對應(yīng)地連接到需要進行輸入控制的相關(guān)數(shù)字器件的受控管腳。
第四步，如框24所示，輸入上述第二步形成的數(shù)據(jù)文件，利用計算機并口或串口，運行相關(guān)計算機送數(shù)軟件進行數(shù)字器件每一狀態(tài)的送數(shù)設(shè)置。
第五步，如框25所示，并行記錄各通道各狀態(tài)的待測響應(yīng)參數(shù)數(shù)值。可根據(jù)待測參數(shù)特性選用相關(guān)儀表軟驅(qū)，直接存儲測試數(shù)據(jù)；或調(diào)整并口送數(shù)軟件送數(shù)速度，手工記錄相關(guān)測試數(shù)據(jù)。
采用本發(fā)明所述方法，與現(xiàn)有技術(shù)相比，取得了明顯的進步，達到了短時間獲取所有可能數(shù)據(jù)的良好效果，大大節(jié)省了測試耗費的時間，有效地提高了測試工作效率，尤其適用于多通道大數(shù)據(jù)量的測試。
如附圖3所示是本專利實施例。一個含4路發(fā)射和4路接收的射頻收發(fā)信單元，有1個IC芯片給出了這8路含DAC器件通路的控制電壓，對于接收的1，2，3，4路通路我們需要了解不同控制電壓下，RSSI指示對應(yīng)的電壓大??；對于發(fā)射的5，6，7，8路通路，需要了解在不同控制電壓下，通道輸出射頻信號值的大??；DAC器件可以使控制電壓的值從0V到5V變化，步進為1/255V。
要完成這樣一個測試，每路的控制電壓可能性有256鐘，8路共有256×8種，要花盡可能少的時間完成測試，按本發(fā)明測試的技術(shù)方案如下利用計算機并口控制相關(guān)IC的3個輸入管腳(圖中的CLK時鐘管腳，圖中的DATA數(shù)據(jù)管腳，圖中的LE使能管腳)，使IC的8路輸出管腳(圖中的U1-U8)按先U1再U2，U3...，U8的順序依次輸出每路256種控制電壓，調(diào)整計算機送數(shù)的時間周期，利用示波器或萬用表記錄下每個通道的輸出數(shù)據(jù)。附圖4中的斜線就是本例中示波器記錄下來的接收通道1的輸入控制電壓，附圖5是示波器記錄下來的接收通道1的輸入控制電壓(圖中上升斜線)和對應(yīng)輸出電壓(圖中下降曲線)。接收通道2，3，4的測量與通道1類似。附圖6是用根據(jù)上述測試結(jié)果繪制的接收通道1，2，3，4輸入與輸出關(guān)系曲線圖。附圖7是本例中示波器記錄下來的發(fā)射通道5的輸入控制電壓，附圖8所示是放大后的效果，為了能準確讀出通道輸出的射頻信號的大小，所以選擇控制順序不象接收通道那樣是從0到5V每次遞增1/255V；而是按照0V，5*128/255V，5*1/255V，5*129/255V，5*2/255V，5*130/255V，5*3/255V，...，5*127/255V，5*255/255V；這樣一大一小地間隔送數(shù)，可以在頻譜儀上清楚地看到信號的變化，及時記錄下來每種情況下射頻輸出信號的大小。發(fā)射通道6，7，8的測量與通道5類似。附圖9就是本例中實測的發(fā)射通道5，6，7，8在不同輸入控制電壓時輸出的信號強度值。
使用上述方法完成這8個通路256×8個數(shù)據(jù)點的測試，只需要幾分鐘時間。大大提高了測試效率，可使在較短的時間內(nèi)掌握全部通道的所用可能狀態(tài)的響應(yīng)特性，起到事半功倍的效果。
權(quán)利要求
1.一種多通道數(shù)據(jù)測試方法，其特征在于，所述方法包括以下處理步驟1)根據(jù)被測數(shù)字器件的性能參數(shù)，將計算機并口或串口線一一對應(yīng)地連接到需要進行輸入控制的相關(guān)數(shù)字器件的受控管腳；2)將每個通道所有可能的數(shù)字狀態(tài)下計算機并口需要發(fā)送的二進制數(shù)字信息收集，形成控制計算機并口輸出信息的數(shù)據(jù)文件；3)輸入步驟2)形成的數(shù)據(jù)文件，利用計算機并口或串口，運行相關(guān)計算機送數(shù)軟件進行數(shù)字器件每一狀態(tài)的送數(shù)設(shè)置；4)并行記錄各通道各狀態(tài)的待測響應(yīng)參數(shù)數(shù)值。
2.根據(jù)權(quán)利要求1所述的多通道數(shù)據(jù)測試方法，其特征在于，所述步驟4中，可根據(jù)待測參數(shù)特性選用相關(guān)儀表軟驅(qū)，直接存儲測試數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的多通道數(shù)據(jù)測試方法，其特征在于，所述步驟4中，可以調(diào)整并口送數(shù)軟件送數(shù)速度，手工記錄相關(guān)測試數(shù)據(jù)。
4.根據(jù)權(quán)利要求1至3之一所述的多通道數(shù)據(jù)測試方法，其特征在于，所述步驟2)中數(shù)據(jù)文件的形式可以采用如下方式通道1第1種狀態(tài)，通道1第2種狀態(tài)，……通道1最后1一種種狀態(tài)；通道2第1種狀態(tài)，通道2第2種狀態(tài)，……通道2最后1一種種狀態(tài)；……，最后一個通道第1種狀態(tài)，最后一個通道第2種狀態(tài)，……最后一個通道最后一種狀態(tài)。
5.根據(jù)權(quán)利要求1至3之一所述的多通道數(shù)據(jù)測試方法，其特征在于，所述步驟2)中數(shù)據(jù)文件的形式可以采用如下方式通道1第1種狀態(tài)，通道2第1種狀態(tài)，……，最后一個通道第1種狀態(tài)；通道1第2種狀態(tài)，通道2第2種狀態(tài)，……最后一個通道第2種狀態(tài)；……，通道1最后1一種種狀態(tài)；通道2最后1一種種狀態(tài)；……，最后一個通道最后一種狀態(tài)。
6.根據(jù)權(quán)利要求1至3之一所述的多通道數(shù)據(jù)測試方法，其特征在于，所述步驟2)中數(shù)據(jù)文件的形式可以采用對通道的狀態(tài)進行一大一小間隔的方式。
全文摘要
本發(fā)明涉及一種多通道數(shù)據(jù)測試方法，包括以下處理過程根據(jù)被測數(shù)字器件的性能參數(shù)，將計算機并口或串口線一一對應(yīng)地連接到需要進行輸入控制的相關(guān)數(shù)字器件的受控管腳；將每個通道所有可能的數(shù)字狀態(tài)下計算機并口需要發(fā)送的二進制數(shù)字信息收集，形成控制計算機并口輸出信息的數(shù)據(jù)文件；輸入步驟2形成的數(shù)據(jù)文件，利用計算機并口或串口，運行相關(guān)計算機送數(shù)軟件進行數(shù)字器件每一狀態(tài)的送數(shù)設(shè)置；并行記錄各通道各狀態(tài)的待測響應(yīng)參數(shù)數(shù)值。本發(fā)明測試方法克服了常規(guī)抽樣測試數(shù)據(jù)不全的缺陷，采用多通道所有可能的數(shù)字狀態(tài)同時利用計算機并口完成設(shè)置，數(shù)據(jù)記錄隨時可并行完成。
文檔編號H04B17/00GK1545229SQ20031011351
公開日2004年11月10日 申請日期2003年11月13日 優(yōu)先權(quán)日2003年11月13日
發(fā)明者謝瑞華, 李勇強, 田曉光 申請人:中興通訊股份有限公司