專利名稱：網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及網(wǎng)絡(luò)通信技術(shù)領(lǐng)域，尤其涉及一種網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法及其裝置。
背景技術(shù)：
在網(wǎng)絡(luò)傳輸過(guò)程中，通常需要對(duì)傳送的信號(hào)質(zhì)量進(jìn)行評(píng)估，以確定傳送的信號(hào)中是否引入了誤碼，便于對(duì)引入了誤碼的信號(hào)進(jìn)行調(diào)整，保證接收端收到的信號(hào)與發(fā)送端發(fā)送的信號(hào)一致。
對(duì)傳送的信號(hào)質(zhì)量進(jìn)行評(píng)估的處理過(guò)程包括對(duì)B3(靜荷誤碼校驗(yàn)值)塊誤碼和比特誤碼累計(jì)的處理，且通常分別由兩個(gè)計(jì)數(shù)器分別累加完成。另外還包括根據(jù)B3誤碼的累計(jì)確定的兩個(gè)信號(hào)質(zhì)量評(píng)估指標(biāo)，即SD(SignalDegrade，信號(hào)劣化)和SF(Signal Fail，信號(hào)失效)指標(biāo)。
以B3誤碼處理為例，光網(wǎng)絡(luò)傳輸協(xié)議中規(guī)定對(duì)傳送的信號(hào)質(zhì)量進(jìn)行評(píng)估的具體處理過(guò)程為設(shè)定檢錯(cuò)窗，檢錯(cuò)門(mén)限閾值；清錯(cuò)窗，清錯(cuò)門(mén)限閾值；然后對(duì)窗口值內(nèi)的B3誤碼進(jìn)行累計(jì)，并將結(jié)果和門(mén)限閾值進(jìn)行比較；如果當(dāng)前是檢錯(cuò)狀態(tài)，而且B3誤碼累計(jì)結(jié)果在檢錯(cuò)窗口內(nèi)超過(guò)檢錯(cuò)門(mén)限，則系統(tǒng)進(jìn)入清錯(cuò)狀態(tài)并上報(bào)告警，否則仍保留在檢錯(cuò)狀態(tài)；如果當(dāng)前是清錯(cuò)狀態(tài)，而且B3誤碼累計(jì)結(jié)果在清錯(cuò)窗口內(nèi)低于清錯(cuò)門(mén)限，則系統(tǒng)進(jìn)入檢錯(cuò)狀態(tài)并清除告警，否則仍保留在清錯(cuò)狀態(tài)。SD/SF的上述狀態(tài)轉(zhuǎn)換和工作原理都是相似的，只是相應(yīng)的窗口值和門(mén)限閾值不同。
窗口值和門(mén)限閾值均為可配置，通常從檢錯(cuò)進(jìn)入清錯(cuò)狀態(tài)后，其清錯(cuò)窗口值大于原來(lái)的檢錯(cuò)窗口值，而其清錯(cuò)門(mén)限閾值小于原來(lái)的檢錯(cuò)門(mén)限閾值。
目前，還沒(méi)有一種關(guān)于實(shí)現(xiàn)B3-SD/SF(即B3誤碼的SD/SF)處理的具體的技術(shù)方案，而對(duì)B2-SD/SF[B2(除去SOH(段開(kāi)銷(xiāo))的誤碼校驗(yàn)值)誤碼的SD/SF]處理則完全采用的是寄存器方式，即用寄存器保存所有的SD/SF窗口計(jì)數(shù)值和SD/SF誤碼累加值。每個(gè)通道的處理獨(dú)立進(jìn)行，各自占用一套資源。而且，目前針對(duì)B3誤碼的處理也是采用寄存器的方式進(jìn)行處理，各個(gè)通道的處理獨(dú)立實(shí)現(xiàn)。如果B3-SD/SF的處理仍然采用這種方案，則雖然邏輯上簡(jiǎn)單，但是對(duì)于通道個(gè)數(shù)較多的情況，該方法將對(duì)資源造成嚴(yán)重浪費(fèi)，同時(shí)也將給相應(yīng)的處理芯片后端工作帶來(lái)不利因素。另外，以前的處理均為將SD/SF的處理和B2的比特誤碼、塊誤碼處理分開(kāi)進(jìn)行，使得控制邏輯有一定的冗余。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法及其裝置，集中對(duì)所述的靜荷誤碼校驗(yàn)值進(jìn)行B3誤碼和B3-/SF的處理，以合理、有效地利用相應(yīng)的處理資源。
本發(fā)明的目的是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的本發(fā)明提供了一種網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法，包括a、確定網(wǎng)絡(luò)通信中需要進(jìn)行B3(靜荷誤碼校驗(yàn)值)處理的通道；b、統(tǒng)一進(jìn)行確定的通道的各種B3處理；c、保存步驟b的各種B3處理結(jié)果。
所述的步驟aa1、建立掃描計(jì)數(shù)器，掃描計(jì)數(shù)器計(jì)數(shù)值對(duì)應(yīng)著通道號(hào)；a2、根據(jù)掃描計(jì)數(shù)器的計(jì)數(shù)值依次確定需要進(jìn)行B3處理的通道。
本發(fā)明中，執(zhí)行所述的步驟a2之前還包括
為各個(gè)通道建立有效標(biāo)志，當(dāng)所述的通道需要進(jìn)行B3處理時(shí)，將有效標(biāo)志置位；且所述的步驟a2進(jìn)一步包括a21、根據(jù)掃描計(jì)數(shù)器的計(jì)數(shù)值依次確定相應(yīng)的通道；a22、根據(jù)所述的有效標(biāo)志判斷該通道是否需要進(jìn)行相應(yīng)的B3處理，如果需要?jiǎng)t，將掃描計(jì)數(shù)器計(jì)數(shù)值加1，并執(zhí)行步驟b，否則，將掃描計(jì)數(shù)器計(jì)數(shù)值加1，并執(zhí)行步驟a21。
本發(fā)明中，步驟b所述的各種B3處理包括B3-SD/SF(B3誤碼的信號(hào)劣化/信號(hào)失效)處理和B3誤碼處理。
所述的步驟b包括對(duì)需要進(jìn)行B3處理的通道采用同一套用于進(jìn)行B3-SD/SF和B3誤碼處理的電路統(tǒng)一進(jìn)行B3-SD/SF處理和B3誤碼處理。
所述的步驟b進(jìn)一步包括為通道的B3-SD/SF和B3誤碼處理所包括的具體的處理過(guò)程分配相應(yīng)的處理周期；根據(jù)進(jìn)行的相應(yīng)的處理周期進(jìn)行相應(yīng)的B3-SD/SF和B3誤碼處理所包括的具體的處理。
所述的步驟c為采用同一個(gè)數(shù)據(jù)存儲(chǔ)器保存步驟b的處理結(jié)果。
所述的步驟c進(jìn)一步包括將步驟b的處理結(jié)果保存于同一RAM(隨機(jī)存儲(chǔ)器)中，且同一通道的各個(gè)B3誤碼處理結(jié)果和各個(gè)B3-SD/SF處理結(jié)果分別順序放置于RAM中相應(yīng)位置，同時(shí)，各個(gè)通道的B3誤碼處理結(jié)果和各個(gè)通道的B3-SD/SF處理結(jié)果也需要分別順序放置于RAM中相應(yīng)位置。
本發(fā)明還提供了一種網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理裝置，包括
B3處理模塊用于根據(jù)數(shù)據(jù)存儲(chǔ)模塊保存的前一次的B3處理結(jié)果及輸入數(shù)據(jù)的B3統(tǒng)一完成針對(duì)各通道的各B3處理，并將處理結(jié)果發(fā)送給數(shù)據(jù)存儲(chǔ)模塊；數(shù)據(jù)存儲(chǔ)模塊用于根據(jù)數(shù)據(jù)讀寫(xiě)控制模塊的讀寫(xiě)控制信號(hào)接收B3處理模塊的針對(duì)各通道的B3處理結(jié)果，并保存相應(yīng)的處理結(jié)果，或?qū)⒈４娴那耙淮蔚腂3處理結(jié)果輸出給B3處理模塊；數(shù)據(jù)讀寫(xiě)控制模塊當(dāng)確定需要進(jìn)行通道處理或B3處理模塊輸出處理結(jié)果時(shí)，向數(shù)據(jù)存儲(chǔ)模塊發(fā)送讀寫(xiě)控制信號(hào)。
所述的裝置還包括通道選擇模塊用于選擇確定需要進(jìn)行B3處理的通道。
所述的通道選擇模塊為掃描處理模塊用于根據(jù)掃描計(jì)數(shù)器的計(jì)數(shù)值確定相應(yīng)的通道，并根據(jù)通道的有效標(biāo)志進(jìn)一步確定需要進(jìn)行B3處理的通道。
所述的裝置還包括B3緩存模塊用于緩存輸入數(shù)據(jù)的B3，并根據(jù)需要將輸入數(shù)據(jù)的B3發(fā)送給B3處理模塊。
所述的B3處理模塊進(jìn)一步包括B3誤碼處理模塊根據(jù)讀出的前一次的B3誤碼處理結(jié)果及輸入數(shù)據(jù)的B3值進(jìn)行處理，并獲得新的B3比特誤碼值和塊誤碼值；B3-SD/SF處理模塊根據(jù)讀出的前一次的B3-SD/SF處理結(jié)果及輸入數(shù)據(jù)的B3值進(jìn)行處理，并獲得新的新的B3-SD/SF窗口累計(jì)值和誤碼累計(jì)值。
所述的B3誤碼處理模塊和B3-SD/SF處理模塊還分別通過(guò)相應(yīng)的寄存器、選擇器與數(shù)據(jù)存儲(chǔ)模塊相連；所述的數(shù)據(jù)存儲(chǔ)模塊調(diào)出的數(shù)據(jù)首先經(jīng)過(guò)寄存器寄存后提供給B3處理模塊。
由上述本發(fā)明提供的技術(shù)方案可以看出，本發(fā)明不僅提供了一種處理B3-SD/SF和B3誤碼的技術(shù)方案，而且還采用了統(tǒng)一對(duì)B3誤碼和B3-SD/SF進(jìn)行處理的技術(shù)方案，且處理結(jié)果采用同一個(gè)RAM保存，因此，本發(fā)明可以有效地利用芯片的處理資源，從而使得實(shí)現(xiàn)靜荷誤碼校驗(yàn)值處理的芯片面積和功耗較少。本發(fā)明中還采用了對(duì)各個(gè)通道依次掃描并進(jìn)行相應(yīng)處理的技術(shù)方案，從而使得多個(gè)通道的靜荷誤碼校驗(yàn)值處理可以時(shí)分復(fù)用同一套處理電路，因此，本發(fā)明還可以進(jìn)一步減少對(duì)芯片的資源的占用。


圖1為本發(fā)明所述的裝置的結(jié)構(gòu)示意圖1。
圖2為RAM的讀寫(xiě)控制周期示意圖。
圖3為本發(fā)明所述的裝置的結(jié)構(gòu)示意圖2。
具體實(shí)施例方式
本發(fā)明的核心思想是采用一個(gè)B3-SD/SF處理模塊統(tǒng)一對(duì)SD/SF和B3誤碼進(jìn)行處理，應(yīng)用一套控制邏輯完成相應(yīng)的控制，并利用一個(gè)RAM保存處理結(jié)果，從而降低了實(shí)現(xiàn)B3誤碼處理和SD/SF處理的芯片的面積和功耗。
本發(fā)明提供了一種網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法，該方法的具體實(shí)施方式
包括步驟1依次掃描各個(gè)通道，確定需要進(jìn)行B3處理的通道；通常設(shè)置一個(gè)掃描計(jì)數(shù)器，掃描計(jì)數(shù)器的計(jì)數(shù)值對(duì)應(yīng)著相應(yīng)的通道號(hào)，根據(jù)掃描計(jì)數(shù)器的計(jì)數(shù)值依次掃描相應(yīng)的通道，從而循環(huán)對(duì)網(wǎng)絡(luò)通信中的各個(gè)通道進(jìn)行相應(yīng)的B3處理；掃描至相應(yīng)通道時(shí)，根據(jù)通道的有效標(biāo)志確定是否需要對(duì)其進(jìn)行相應(yīng)的B3處理，并在處理完成后將其清除，通常有效標(biāo)志置位，則該通道需要進(jìn)行B3處理，處理完成后將所述的掃描計(jì)數(shù)器計(jì)數(shù)值加1，否則，不需要進(jìn)行B3處理，直接將所述的掃描計(jì)數(shù)器計(jì)數(shù)值加1，以便于根據(jù)掃描計(jì)數(shù)器的計(jì)數(shù)值對(duì)新的通道進(jìn)行相應(yīng)的掃描處理。
步驟2統(tǒng)一對(duì)相應(yīng)通道的B3誤碼和B3-SD/SF進(jìn)行處理，具體的處理原理參見(jiàn)背景技術(shù)中的描述，本發(fā)明的特點(diǎn)主要是針對(duì)多個(gè)通道僅建立了一個(gè)B3處理模塊用于對(duì)B3誤碼和B3-SD/SF進(jìn)行處理，多個(gè)通道時(shí)分復(fù)用所述的B3處理模塊；具體的處理過(guò)程可以為將進(jìn)行B3誤碼和B3-SD/SF處理分成多個(gè)具體的處理過(guò)程，并為每個(gè)具體的處理過(guò)程設(shè)置相應(yīng)的處理周期，例如，如圖2所示，可以設(shè)置為SD窗口值讀周期、SD門(mén)限閾值讀周期、SD處理周期、SD窗口值寫(xiě)周期等等，進(jìn)入相應(yīng)的處理周期，則B3處理模塊便根據(jù)當(dāng)前的處理周期進(jìn)行相應(yīng)的處理，比如進(jìn)入SD處理周期，則進(jìn)行相應(yīng)的SD的處理，并獲得相應(yīng)的處理結(jié)果。
步驟3將步驟2的處理結(jié)果保存，本發(fā)明中將所述的處理結(jié)果統(tǒng)一保存于同一RAM中，以節(jié)省所需要的RAM數(shù)量，相應(yīng)的處理結(jié)果在RAM中的保存格式如下表所示，即將一個(gè)通道的各個(gè)B3-SD/SF處理結(jié)果和B3誤碼處理結(jié)果分別順序放置于RAM中相應(yīng)位置，例如，將針對(duì)第0通道的B3-SD/SF處理獲得的SD窗口計(jì)數(shù)值、SD誤碼累計(jì)值、SF窗口計(jì)數(shù)值、SF誤碼累計(jì)值等依次順序放置于RAM中的地址為0、1、2、3、......等位置，將針對(duì)第0通道的A路的B3誤碼處理獲得的B3比特誤碼累計(jì)值A(chǔ)路、B3塊誤碼累計(jì)值A(chǔ)路等依次順序放置于RAM中的地址為256、257等位置


為便于B3的比特誤碼和塊誤碼累計(jì)值的實(shí)時(shí)讀取，對(duì)其中B3比特誤碼和塊誤碼采用了乒乓(PI-PO)方式進(jìn)行存放，從而避免對(duì)一個(gè)RAM地址中保存的數(shù)據(jù)同時(shí)進(jìn)行讀寫(xiě)操作，導(dǎo)致數(shù)據(jù)讀取錯(cuò)誤。
基于上述本發(fā)明所述的方法，本發(fā)明還提供了一種網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理裝置，如圖1和圖3所示，包括B3緩存模塊用于緩存輸入數(shù)據(jù)的B3值，并提供給B3處理模塊進(jìn)行相應(yīng)的B3誤碼處理，以及相應(yīng)的B3-SD/SF處理；
B3處理模塊用于根據(jù)B3緩存模塊提供的B3值進(jìn)行具體的B3誤碼(包括比特誤碼和塊誤碼)處理和B3-SD/SF處理，并通過(guò)數(shù)據(jù)讀寫(xiě)控制模塊控制向數(shù)據(jù)存儲(chǔ)模塊寫(xiě)入或從數(shù)據(jù)存儲(chǔ)模塊讀出數(shù)據(jù)；所述的B3處理模塊還進(jìn)一步包括B3誤碼處理模塊和B3-SD/SF處理模塊，B3誤碼處理模塊根據(jù)B3緩存模塊提供的輸入數(shù)據(jù)的B3值及從數(shù)據(jù)存儲(chǔ)模塊調(diào)出的前一次的B3誤碼處理結(jié)果進(jìn)行相應(yīng)的處理，以獲得新的B3誤碼處理結(jié)果，B3-SD/SF處理模塊則是根據(jù)B3緩存模塊提供的輸入數(shù)據(jù)的B3值及從數(shù)據(jù)存儲(chǔ)模塊調(diào)出的前一次的B3-SD/SF處理結(jié)果進(jìn)行相應(yīng)的處理，以獲得新的B3-SD/SF處理結(jié)果，而且，如圖3所示，通常對(duì)于從數(shù)據(jù)存儲(chǔ)模塊調(diào)出的前一次B3誤碼處理結(jié)果和B3-SD/SF處理結(jié)果需要采用一個(gè)18比特寄存器進(jìn)行寄存后提供給B3處理模塊；數(shù)據(jù)存儲(chǔ)模塊即一個(gè)RAM，用于在數(shù)據(jù)讀寫(xiě)控制模塊的控制下保存B3處理模塊的處理結(jié)果，通常如圖3所示，B3誤碼處理模塊輸出以及B3-SD/SF處理模塊的B3-SD/SF誤碼累計(jì)值的輸出還需要通過(guò)一個(gè)由當(dāng)前的處理周期控制的選擇器后寄存于一個(gè)16比特寄存器中，而B(niǎo)3-SD/SF處理模塊的B3-SD/SF窗口累計(jì)值的輸出則需要寄存于一個(gè)18比特寄存器中，最后本段所述的16比特寄存器的輸出和18比特寄存器的輸出再經(jīng)過(guò)一個(gè)由當(dāng)前的處理周期控制的選擇器與數(shù)據(jù)存儲(chǔ)模塊相連，從而將新的處理結(jié)果保存于RAM中；同時(shí)，數(shù)據(jù)存儲(chǔ)模塊還向B3處理模塊輸出保存的前一次的B3處理結(jié)果；數(shù)據(jù)讀寫(xiě)控制模塊用于提供數(shù)據(jù)存儲(chǔ)模塊的讀寫(xiě)控制信號(hào)，從而控制向數(shù)據(jù)存儲(chǔ)模塊寫(xiě)入數(shù)據(jù)或從數(shù)據(jù)存儲(chǔ)模塊調(diào)出數(shù)據(jù)，所述的數(shù)據(jù)讀寫(xiě)控制模塊的讀寫(xiě)控制信號(hào)同樣是根據(jù)當(dāng)前的處理周期確定，如圖2所示，如果當(dāng)前處于數(shù)據(jù)的寫(xiě)周期，則產(chǎn)生相應(yīng)的寫(xiě)控制信號(hào)，如果當(dāng)前處理數(shù)據(jù)的讀周期，則產(chǎn)生相應(yīng)的讀控制信號(hào)。
本發(fā)明所述的裝置中，網(wǎng)絡(luò)通信中的各個(gè)通道的B3誤碼處理和B3-SD/SF處理均是通過(guò)同一套處理裝置進(jìn)行處理的，不同的通道時(shí)分復(fù)用所述的裝置，為保證各個(gè)通道的合理地應(yīng)用相應(yīng)的處理裝置，本發(fā)明所述的裝置還設(shè)置通道選擇模塊，所述的通道選擇模塊可以為掃描處理模塊，掃描處理模塊設(shè)置有掃描計(jì)數(shù)器，掃描計(jì)數(shù)器計(jì)數(shù)值與各個(gè)通道的通道號(hào)對(duì)應(yīng)，掃描處理模塊依次掃描各個(gè)通道并調(diào)整掃描計(jì)數(shù)器的計(jì)數(shù)值，從而保證各個(gè)通道可以循環(huán)進(jìn)行相應(yīng)的B3誤碼處理和相應(yīng)的SD/SF處理；同時(shí)，所述的掃描處理模塊掃描至某一通道時(shí)，是否需要進(jìn)一步對(duì)該通道進(jìn)行B3誤碼和B3-/SF處理還需要根據(jù)該通道設(shè)置的有效標(biāo)志，如果有效標(biāo)志置位，則通道需要進(jìn)行相應(yīng)的B3誤碼處理和B3-SD/SF處理，處理完成后將掃描計(jì)數(shù)器的計(jì)數(shù)值加1，否則，無(wú)需對(duì)該通道進(jìn)行處理，而僅將掃描計(jì)數(shù)器計(jì)數(shù)值作加1處理，以便于根據(jù)掃描計(jì)數(shù)器的計(jì)數(shù)值對(duì)新的通道進(jìn)行掃描處理。
以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求書(shū)的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法，其特征在于包括a、確定網(wǎng)絡(luò)通信中需要進(jìn)行B3(靜荷誤碼校驗(yàn)值)處理的通道；b、統(tǒng)一進(jìn)行確定的通道的各種B3處理；c、保存步驟b的各種B3處理結(jié)果。
2.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法，其特征在于所述的步驟aa1、建立掃描計(jì)數(shù)器，掃描計(jì)數(shù)器計(jì)數(shù)值對(duì)應(yīng)著通道號(hào)；a2、根據(jù)掃描計(jì)數(shù)器的計(jì)數(shù)值依次確定需要進(jìn)行B3處理的通道。
3.根據(jù)權(quán)利要求2所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法，其特征在于執(zhí)行所述的步驟a2之前還包括為各個(gè)通道建立有效標(biāo)志，當(dāng)所述的通道需要進(jìn)行B3處理時(shí)，將有效標(biāo)志置位；且所述的步驟a2進(jìn)一步包括a21、根據(jù)掃描計(jì)數(shù)器的計(jì)數(shù)值依次確定相應(yīng)的通道；a22、根據(jù)所述的有效標(biāo)志判斷該通道是否需要進(jìn)行相應(yīng)的B3處理，如果需要?jiǎng)t，將掃描計(jì)數(shù)器計(jì)數(shù)值加1，并執(zhí)行步驟b，否則，將掃描計(jì)數(shù)器計(jì)數(shù)值加1，并執(zhí)行步驟a21。
4.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法，其特征在于步驟b所述的各種B3處理包括B3-SD/SF(B3誤碼的信號(hào)劣化/信號(hào)失效)處理和B3誤碼處理。
5.根據(jù)權(quán)利要求1、2、3或4所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法，其特征在于所述的步驟b包括對(duì)需要進(jìn)行B3處理的通道采用同一套用于進(jìn)行B3-SD/SF和B3誤碼處理的電路統(tǒng)一進(jìn)行B3-SD/SF處理和B3誤碼處理。
6.根據(jù)權(quán)利要求5所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值處理方法，其特征在于所述的步驟b進(jìn)一步包括為通道的B3-SD/SF和B3誤碼處理所包括的具體的處理過(guò)程分配相應(yīng)的處理周期；根據(jù)進(jìn)行的相應(yīng)的處理周期進(jìn)行相應(yīng)的B3-SD/SF和B3誤碼處理所包括的具體的處理。
7.根據(jù)權(quán)利要求5所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法，其特征在于所述的步驟c為采用同一個(gè)數(shù)據(jù)存儲(chǔ)器保存步驟b的處理結(jié)果。
8.根據(jù)權(quán)利要求7所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法，其特征在于所述的步驟c進(jìn)一步包括將步驟b的處理結(jié)果保存于同一RAM(隨機(jī)存儲(chǔ)器)中，且同一通道的各個(gè)B3誤碼處理結(jié)果和各個(gè)B3-SD/SF處理結(jié)果分別順序放置于RAM中相應(yīng)位置，同時(shí)，各個(gè)通道的B3誤碼處理結(jié)果和各個(gè)通道的B3-SD/SF處理結(jié)果也需要分別順序放置于RAM中相應(yīng)位置。
9.一種網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理裝置，其特征在于包括B3處理模塊用于根據(jù)數(shù)據(jù)存儲(chǔ)模塊保存的前一次的B3處理結(jié)果及輸入數(shù)據(jù)的B3統(tǒng)一完成針對(duì)各通道的各B3處理，并將處理結(jié)果發(fā)送給數(shù)據(jù)存儲(chǔ)模塊；數(shù)據(jù)存儲(chǔ)模塊用于根據(jù)數(shù)據(jù)讀寫(xiě)控制模塊的讀寫(xiě)控制信號(hào)接收B3處理模塊的針對(duì)各通道的B3處理結(jié)果，并保存相應(yīng)的處理結(jié)果，或?qū)⒈４娴那耙淮蔚腂3處理結(jié)果輸出給B3處理模塊；數(shù)據(jù)讀寫(xiě)控制模塊當(dāng)確定需要進(jìn)行通道處理或B3處理模塊輸出處理結(jié)果時(shí)，向數(shù)據(jù)存儲(chǔ)模塊發(fā)送讀寫(xiě)控制信號(hào)。
10.根據(jù)權(quán)利要求9所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理裝置，其特征在于所述的裝置還包括通道選擇模塊用于選擇確定需要進(jìn)行B3處理的通道。
11.根據(jù)權(quán)利要求9或10所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理裝置，其特征在于所述的通道選擇模塊為掃描處理模塊用于根據(jù)掃描計(jì)數(shù)器的計(jì)數(shù)值確定相應(yīng)的通道，并根據(jù)通道的有效標(biāo)志進(jìn)一步確定需要進(jìn)行B3處理的通道。
12.根據(jù)權(quán)利要求9所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理裝置，其特征在于所述的裝置還包括B3緩存模塊用于緩存輸入數(shù)據(jù)的B3，并根據(jù)需要將輸入數(shù)據(jù)的B3發(fā)送給B3處理模塊。
13.根據(jù)權(quán)利要求9所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理裝置，其特征在于所述的B3處理模塊進(jìn)一步包括B3誤碼處理模塊根據(jù)讀出的前一次的B3誤碼處理結(jié)果及輸入數(shù)據(jù)的B3值進(jìn)行處理，并獲得新的B3比特誤碼值和塊誤碼值；B3-SD/SF處理模塊根據(jù)讀出的前一次的B3-SD/SF處理結(jié)果及輸入數(shù)據(jù)的B3值進(jìn)行處理，并獲得新的新的B3-SD/SF窗口累計(jì)值和誤碼累計(jì)值。
14.根據(jù)權(quán)利要求13所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理裝置，其特征在于所述的B3誤碼處理模塊和B3-SD/SF處理模塊還分別通過(guò)相應(yīng)的寄存器、選擇器與數(shù)據(jù)存儲(chǔ)模塊相連。
15.根據(jù)權(quán)利要求13所述的網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理裝置，其特征在于所述的數(shù)據(jù)存儲(chǔ)模塊調(diào)出的數(shù)據(jù)首先經(jīng)過(guò)寄存器寄存后提供給B3處理模塊。
全文摘要
本發(fā)明涉及一種網(wǎng)絡(luò)通信中靜荷誤碼校驗(yàn)值的處理方法及其裝置。本發(fā)明集中統(tǒng)一對(duì)B3誤碼和B3－SD/SF處理，解決了現(xiàn)有技術(shù)中類(lèi)似處理過(guò)程所存在的占用處理資源較多，實(shí)現(xiàn)結(jié)構(gòu)較為復(fù)雜等缺點(diǎn)。本發(fā)明不僅提供了一種統(tǒng)一處理B3－SD/SF和B3誤碼的技術(shù)方案，而且還采用同一個(gè)RAM進(jìn)行相應(yīng)處理結(jié)果的保存，因此，本發(fā)明可以有效地利用芯片的處理資源，從而使得實(shí)現(xiàn)靜荷誤碼校驗(yàn)值處理的芯片面積和功耗較少。本發(fā)明中還采用了對(duì)各個(gè)通道依次掃描并進(jìn)行相應(yīng)處理的技術(shù)方案，從而使得多個(gè)通道的靜荷誤碼校驗(yàn)值處理可以時(shí)分復(fù)用同一套處理電路，因此，本發(fā)明還可以進(jìn)一步減少對(duì)芯片的資源的占用。
文檔編號(hào)H04L1/00GK1619996SQ200310116718
公開(kāi)日2005年5月25日 申請(qǐng)日期2003年11月18日 優(yōu)先權(quán)日2003年11月18日
發(fā)明者陳冰, 楊銀昌 申請(qǐng)人:華為技術(shù)有限公司