專利名稱：以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及網(wǎng)絡(luò)交換和路由設(shè)備，特別涉及兼容以太網(wǎng)交換機(jī)和路由器的系統(tǒng)。
背景技術(shù)：
在目前的網(wǎng)絡(luò)中，以太網(wǎng)交換機(jī)和路由器是應(yīng)用很廣泛的網(wǎng)絡(luò)節(jié)點(diǎn)設(shè)備，由于它們各自功能不同，所以網(wǎng)絡(luò)位置不同，并且，在目前的組網(wǎng)設(shè)計(jì)中，兩者一般需要配合使用。
具體來(lái)說(shuō)，以太網(wǎng)交換機(jī)是工作在開(kāi)放系統(tǒng)互聯(lián)(Open SystemInterconnection，簡(jiǎn)稱″OSI″)模型第二層即數(shù)據(jù)鏈路層上，實(shí)現(xiàn)路徑的選擇完成數(shù)據(jù)交換的網(wǎng)絡(luò)設(shè)備。以太網(wǎng)交換機(jī)根據(jù)收到數(shù)據(jù)包的媒體訪問(wèn)控制(Medium Access Control，簡(jiǎn)稱″MAC″)地址決定轉(zhuǎn)發(fā)路徑，實(shí)現(xiàn)交換功能。就自身特點(diǎn)而言，以太網(wǎng)交換機(jī)具有良好的開(kāi)放性，它擁有大量的10/100/1000BASE-TX/FX以太網(wǎng)接口，通過(guò)第二層的高速轉(zhuǎn)發(fā)提供強(qiáng)大的交換能力，可以實(shí)現(xiàn)線速交換，大量使用在企業(yè)網(wǎng)和寬帶用戶接入的環(huán)境中。
路由器是工作在OSI第三層即網(wǎng)絡(luò)層上，具有連接不同類型網(wǎng)絡(luò)的能力，并能夠選擇數(shù)據(jù)傳送路徑的網(wǎng)絡(luò)設(shè)備。路由器通常連接兩個(gè)或多個(gè)由網(wǎng)間互聯(lián)協(xié)議(Internet Protocol，簡(jiǎn)稱″IP″)子網(wǎng)或點(diǎn)到點(diǎn)協(xié)議標(biāo)識(shí)的邏輯端口，至少擁有1個(gè)物理端口。路由器根據(jù)收到數(shù)據(jù)包中的網(wǎng)絡(luò)層地址以及路由器內(nèi)部維護(hù)的路由表決定輸出端口以及下一跳地址，實(shí)現(xiàn)數(shù)據(jù)包的轉(zhuǎn)發(fā)。就其特點(diǎn)而言，路由器的用戶接口種類豐富，多用于不同網(wǎng)絡(luò)的互連。其中，低端路由器數(shù)據(jù)和協(xié)議報(bào)文都由中央處理器(Central Processing Unit，簡(jiǎn)稱″CPU″)處理，因此一般對(duì)外只提供E1/T1、調(diào)制解調(diào)器(MODEM)等低速接口，而高端路由器大多采用網(wǎng)絡(luò)處理器(Network Processor，簡(jiǎn)稱″NP″)結(jié)構(gòu)，一般提供以太網(wǎng)、基于同步數(shù)字系列的數(shù)據(jù)包交換(Packet Over SDH，簡(jiǎn)稱″POS″)、異步傳輸模式(Asynchronous Transfer Mode，簡(jiǎn)稱″ATM″)等高速接口。一般說(shuō)來(lái)，異種網(wǎng)絡(luò)互聯(lián)與多個(gè)子網(wǎng)互聯(lián)都采用路由器來(lái)完成。
在功能上，以太網(wǎng)交換機(jī)與路由器將日趨融合將是網(wǎng)絡(luò)設(shè)備發(fā)展的一個(gè)趨勢(shì)，以太網(wǎng)交換機(jī)可以提供以前路由器專用的POS、E1/T1、E3/T3、MODEM等廣域網(wǎng)(Wide Area Network，簡(jiǎn)稱″WAN″)接口；路由器也可以配置10/100/1000BASE-TX/FX等以太網(wǎng)口。兩者功能的整合，將會(huì)更好滿足寬帶組網(wǎng)的需求。
在實(shí)際應(yīng)用中，上述方案存在以下問(wèn)題這些網(wǎng)絡(luò)設(shè)備中，以太網(wǎng)交換機(jī)難于直接接入英特網(wǎng)(Internet)，只能通過(guò)路由器轉(zhuǎn)接，而低端路由器性能相對(duì)較低，報(bào)文處理能力低，高端路由器開(kāi)發(fā)成本和升級(jí)成本過(guò)高，并且兩種路由器的接口都具有一定的限制，在使用上都有一定的局限性。這些問(wèn)題都增加了組網(wǎng)的成本和設(shè)備的復(fù)雜度。
造成這種情況的主要原因在于，以太網(wǎng)交換機(jī)和路由器的體系結(jié)構(gòu)相對(duì)獨(dú)立。以太網(wǎng)交換機(jī)缺乏高速的WAN接口，難于直接接入Internet，只能通過(guò)路由器轉(zhuǎn)接。低端路由器數(shù)據(jù)和協(xié)議報(bào)文都由CPU處理因此報(bào)文處理能力低，因此一般對(duì)外只提供E1/T1、MODEM等低速接口，很少提供POS、ATM等高速接口。高端路由器大多采用NP結(jié)構(gòu)，但由于NP價(jià)格昂貴，因此開(kāi)發(fā)成本和升級(jí)成本都較高，而且高端路由器一般大多只提供以太網(wǎng)、POS、ATM等高速接口，缺乏E1/T1、MODEM等低速接口的規(guī)格。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，使得以太網(wǎng)交換機(jī)和路由器在硬件結(jié)構(gòu)上兼容，并具備良好的可擴(kuò)展性和可升級(jí)性，以減少組網(wǎng)設(shè)備種類，提高網(wǎng)絡(luò)維護(hù)性，降低組網(wǎng)費(fèi)用。
為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其包含中央處理器，媒體訪問(wèn)控制芯片，至少一個(gè)以太網(wǎng)接口和至少一個(gè)廣域網(wǎng)接口；所述中央處理器用于對(duì)整個(gè)系統(tǒng)進(jìn)行統(tǒng)一管理；所述媒體訪問(wèn)控制芯片用于控制所述以太網(wǎng)接口和所述廣域網(wǎng)接口的數(shù)據(jù)傳輸；所述以太網(wǎng)接口用于連接外部以太網(wǎng)；所述廣域網(wǎng)接口用于連接外部廣域網(wǎng)；所述中央處理器通過(guò)外圍器件互聯(lián)總線與所述媒體訪問(wèn)控制芯片、以及所述廣域網(wǎng)接口連接；所述媒體訪問(wèn)控制芯片通過(guò)至少一種總線與所述廣域網(wǎng)接口連接；所述媒體訪問(wèn)控制芯片還與所述以太網(wǎng)接口連接；所述中央處理器通過(guò)至少一種總線與所述廣域網(wǎng)接口連接。
其中，所述系統(tǒng)還包含可擦除可編程邏輯器件芯片，用于在所述中央處理器的控制下提供從串總線，該從串總線與所述廣域網(wǎng)接口連接；所述可擦除可編程邏輯器件芯片通過(guò)所述本地總線與所述中央處理器連接。
連接所述中央處理器和所述廣域網(wǎng)接口的所述總線包含以下總線類型中的任意一種或其組合內(nèi)部集成電路總線、或外圍器件互聯(lián)總線、或熱插拔總線。
所述內(nèi)部集成電路總線由所述中央處理器控制，所述中央處理器通過(guò)內(nèi)部集成電路總線對(duì)系統(tǒng)中所有帶內(nèi)部集成電路總線接口的芯片進(jìn)行訪問(wèn)和配置。
所述外圍器件互聯(lián)總線由所述中央處理器控制，所述中央處理器通過(guò)外圍器件互聯(lián)總線對(duì)系統(tǒng)中所有帶外圍器件互聯(lián)總線接口的芯片進(jìn)行訪問(wèn)和配置。
所述廣域網(wǎng)接口都做成插板形式，通過(guò)所述熱插拔總線支持熱插拔操作，配置在所述廣域網(wǎng)接口中。
連接所述媒體訪問(wèn)控制芯片和所述廣域網(wǎng)接口的所述總線包含以下總線類型中的任意一種或其組合千兆以太網(wǎng)總線和管理數(shù)據(jù)輸入輸出總線。
所述千兆以太網(wǎng)總線負(fù)責(zé)通過(guò)千兆物理層芯片，轉(zhuǎn)換為千兆介質(zhì)無(wú)關(guān)接口，為基于同步數(shù)字系列的數(shù)據(jù)包交換、異步傳輸模式等高速?gòu)V域網(wǎng)接口提供系統(tǒng)側(cè)數(shù)據(jù)總線接口，通過(guò)百兆物理層芯片，轉(zhuǎn)換為介質(zhì)無(wú)關(guān)接口，為E1/T1等低速?gòu)V域網(wǎng)接口提供系統(tǒng)側(cè)數(shù)據(jù)總線接口。
所述管理數(shù)據(jù)輸入輸出總線由所述媒體訪問(wèn)控制芯片管理，所述中央處理器通過(guò)外圍器件互聯(lián)總線訪問(wèn)所述媒體訪問(wèn)控制芯片內(nèi)與管理數(shù)據(jù)輸入輸出總線相關(guān)的寄存器，控制管理數(shù)據(jù)輸入輸出總線的操作，完成對(duì)所有物理層芯片的控制。
所述系統(tǒng)中預(yù)留有各種所述總線。
通過(guò)比較可以發(fā)現(xiàn)，本發(fā)明的技術(shù)方案與現(xiàn)有技術(shù)的區(qū)別在于，本發(fā)明從系統(tǒng)總線設(shè)計(jì)的角度入手，利用現(xiàn)有的總線或總線擴(kuò)展進(jìn)行組合，提供了完整的系統(tǒng)總線設(shè)計(jì)，采用不同總線分別實(shí)現(xiàn)管理面和數(shù)據(jù)面的功能，完全實(shí)現(xiàn)以太網(wǎng)交換機(jī)和高低端路由器功能的融合。
這種技術(shù)方案上的區(qū)別，帶來(lái)了較為明顯的有益效果，即利用本發(fā)明提出的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)可以開(kāi)發(fā)出同時(shí)具備以太網(wǎng)交換機(jī)和路由器的功能的通信設(shè)備，靈活地提供各種以太網(wǎng)交換機(jī)的以太網(wǎng)口和路由器的WAN接口，在擁有具備巨大的交換帶寬的同時(shí)，可以提供種類豐富的WAN接口，能夠單獨(dú)應(yīng)用于城域網(wǎng)、企業(yè)網(wǎng)、寬帶接入、專線等各種復(fù)雜組網(wǎng)環(huán)境中，減少了組網(wǎng)設(shè)備種類和數(shù)量，大幅度降低了組網(wǎng)費(fèi)用，利于網(wǎng)絡(luò)的統(tǒng)一維護(hù)和管理，更好滿足了寬帶組網(wǎng)的需求，并且本發(fā)明設(shè)計(jì)總線均為現(xiàn)有總線或現(xiàn)有總線的擴(kuò)展，后向兼容性好，系統(tǒng)升級(jí)簡(jiǎn)單。


圖1為根據(jù)本發(fā)明的一個(gè)較佳實(shí)施例的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)組成圖；圖2為根據(jù)本發(fā)明的一個(gè)較佳實(shí)施例的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)的從串(Slave-serial)總線復(fù)用示意圖。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步地詳細(xì)描述。
眾所周知，無(wú)論以太網(wǎng)交換機(jī)、或路由器，其系統(tǒng)總線設(shè)計(jì)決定了設(shè)備的硬件結(jié)構(gòu)，從而限定了這些通信設(shè)備的用戶接口。本發(fā)明重點(diǎn)在于從系統(tǒng)總線設(shè)計(jì)的角度，建立了以太網(wǎng)交換機(jī)和路由器融合的硬件平臺(tái)。通過(guò)這個(gè)平臺(tái)，通信設(shè)備可以在大量提供10/100/1000BASE-TX/FX等以太網(wǎng)接口的同時(shí)，提供多個(gè)POS、E1/T1、E3/T3、MODEM等各種WAN接口。
本發(fā)明基本原則是使通信設(shè)備中管理面和數(shù)據(jù)面互相獨(dú)立，即采用不同總線分別實(shí)現(xiàn)管理面和數(shù)據(jù)面的功能。
下面參照?qǐng)D1，進(jìn)一步詳細(xì)說(shuō)明本發(fā)明的一個(gè)較佳實(shí)施例的系統(tǒng)組成。
如圖1所示，根據(jù)本發(fā)明的一個(gè)實(shí)施例的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)包含CPU10，MAC芯片20，可擦除可編程邏輯器件(ErasableProgrammable Logic Device，簡(jiǎn)稱“EPLD”)芯片30，若干10/100/1000BASE-TX/FX以太網(wǎng)接口40和若干WAN接口50。
其中，CPU10通過(guò)外圍器件互連(Peripheral Component Interconnect，簡(jiǎn)稱“PCI”)總線和MAC芯片20及所有WAN接口50連接；CPU10通過(guò)本地(Local Bus)總線和EPLD芯片30連接；CPU10通過(guò)熱插拔(Hot-Swap)總線和所有WAN接口50連接；CPU10通過(guò)內(nèi)部集成電路(Inter-IntegratedCircuit，簡(jiǎn)稱“I2C”)總線和所有WAN接口50連接；EPLD芯片30通過(guò)Slave-serial總線和所有WAN接口50連接；MAC芯片20通過(guò)管理數(shù)據(jù)輸入輸出(Management Data Input Output，簡(jiǎn)稱“MDIO”)總線和所有WAN接口50連接；MAC芯片20通過(guò)千兆以太網(wǎng)(Gigabit Ethernet，簡(jiǎn)稱“GE”)總線和所有WAN接口50連接；MAC芯片20通過(guò)介質(zhì)無(wú)關(guān)接口(MediaIndependent Interface，簡(jiǎn)稱“MII”)、串行介質(zhì)無(wú)關(guān)接口(Serial MediaIndependent Interface，簡(jiǎn)稱“SMII”)等接口和所有10/100/1000BASE-TX/FX以太網(wǎng)接口40連接。
CPU10是管理面的核心，用于對(duì)設(shè)備進(jìn)行統(tǒng)一管理，以及對(duì)外提供I2C總線、PCI總線、本地總線和Hot-Swap總線。例如，在本發(fā)明的一個(gè)較佳實(shí)施例中，CPU10通過(guò)PCI總線管理MAC芯片20和所有WAN接口50。
MAC芯片20是數(shù)據(jù)面的核心，用于通過(guò)MII、SMII等接口提供若干10/100/1000BASE-TX/FX以太網(wǎng)接口40，以及對(duì)外提供GE總線和MDIO總線。其中，10/100/1000BASE-TX/FX以太網(wǎng)接口40的數(shù)量和GE總線接口的數(shù)量均由MAC芯片20的型號(hào)和數(shù)量決定。
EPLD芯片30用于在CPU10的控制下提供Slave-serial總線。其中，Slave-serial總線可以作為各種WAN接口50中現(xiàn)場(chǎng)可編程門陣列(FieldProgrammable Gate Array，簡(jiǎn)稱“FPGA”)的加載從串接口。
10/100/1000BASE-TX/FX以太網(wǎng)接口40用于提供以太網(wǎng)接口。如上所述，10/100/1000BASE-TX/FX以太網(wǎng)接口40由MAC芯片20通過(guò)MII、SMII等接口直接提供，其具體數(shù)量由MAC芯片20的型號(hào)和數(shù)量決定。在本發(fā)明的一個(gè)較佳實(shí)施例中，10/100/1000BASE-TX/FX以太網(wǎng)接口40不占用PCI總線帶寬，可以達(dá)到線速交換。另外，10/100/1000BASE-TX/FX以太網(wǎng)接口40可以為24個(gè)快速以太網(wǎng)(Fast Ethernet，簡(jiǎn)稱“FE”)端口、48個(gè)FE端口、10個(gè)GE端口等各種形式。
WAN接口50用于提供兼容各種WAN接口插板的支持熱插拔(Hot-Swap)的插槽。在本發(fā)明的一個(gè)較佳實(shí)施例中，WAN接口50的數(shù)量由MAC芯片20提供的GE總線接口的數(shù)量決定，不占用PCI總線的帶寬。其中，高速WAN接口系統(tǒng)側(cè)可以通過(guò)FPGA邏輯、物理層(PHY)芯片等和GE總線連接，不受WAN接口50本身具體系統(tǒng)側(cè)接口的限制。低速WAN接口的系統(tǒng)側(cè)接口可以為PCI總線，也可以是從GE總線轉(zhuǎn)換出的MII接口。
下面依舊結(jié)合圖1，進(jìn)一步說(shuō)明根據(jù)本發(fā)明的一個(gè)較佳實(shí)施例的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)中，PCI總線、Local總線、GE總線、I2C總線、MDIO總線、Slave-serial總線以及Hot-Swap總線的功能。
對(duì)于PCI總線，在本實(shí)施例中，CPU10控制PCI總線，負(fù)責(zé)PCI總線的仲裁。具體的說(shuō)，PCI總線有以下三個(gè)作用一是提供通信設(shè)備中MAC芯片20的管理總線接口；二是提供POS、ATM等高速WAN接口的系統(tǒng)側(cè)管理總線接口；三是提供E1/T1、MODEM等低速WAN接口的系統(tǒng)側(cè)數(shù)據(jù)總線和管理總線接口。
需要說(shuō)明的是，在本實(shí)施例中，PCI總線兼容以下規(guī)范1.Local Bus Specification(Revision 2.1)——本地總線規(guī)范(2.1版)；2.PCI Local Bus Specification(Revision 2.2)——外圍器件互聯(lián)本地總線規(guī)范(2.2版)；3.PCI-to-PCI Bridge Specification(Revision 1.1)——“外圍器件互聯(lián)總線橋接規(guī)范(1.1版)；4.PCI Bus Power Management Interface Specification(Revision 1.1)——“外圍器件互聯(lián)總線電源管理接口規(guī)范(1.1版)；
5.PICMG CompactPCI Hot-Swap Specification(Revision 1.0)——“外圍器件互聯(lián)總線工業(yè)計(jì)算機(jī)制造商工作組精簡(jiǎn)外圍器件互聯(lián)總線熱插拔規(guī)范(1.0版)”。
對(duì)于Local總線，在本實(shí)施例中，它由CPU10控制，提供通信設(shè)備中EPLD芯片30的管理總線接口。
對(duì)于GE總線，在本實(shí)施例中，它由MAC芯片20控制，并采用以太網(wǎng)。1000BASE-FX使用的1.25G差分線對(duì)，其信號(hào)定義如下表

從功能上來(lái)說(shuō)，GE總線一方面負(fù)責(zé)通過(guò)千兆PHY芯片，轉(zhuǎn)換為千兆介質(zhì)無(wú)關(guān)接口(Gigabit Media Independent Interface，簡(jiǎn)稱“GMII”)，為POS、ATM等高速WAN接口提供系統(tǒng)側(cè)數(shù)據(jù)總線接口；另一方面負(fù)責(zé)通過(guò)百兆PHY芯片，轉(zhuǎn)換為MII接口，為E1/T1等低速WAN接口提供系統(tǒng)側(cè)數(shù)據(jù)總線接口。
在本發(fā)明中，GE總線可以采用射極耦合邏輯(Emitter Coupled Logic，簡(jiǎn)稱“ECL”)電平，也可以采用電流模式邏輯(Current Mode Logic，簡(jiǎn)稱“CML”)電平。
對(duì)于I2C總線，在本發(fā)明中，CPU10控制I2C總線，負(fù)責(zé)I2C總線的仲裁。具體的說(shuō)，CPU10通過(guò)I2C總線對(duì)系統(tǒng)中所有帶I2C總線接口的芯片進(jìn)行訪問(wèn)和配置。
I2C總線其信號(hào)定義如下表

需要說(shuō)明的是，在本發(fā)明中，由于送到不同WAN接口插板上的I2C總線地址不能重復(fù)，因此每個(gè)WAN接口插板都有獨(dú)立的地址信號(hào)I2CAD，每套I2CAD信號(hào)都在通信設(shè)備的主板上設(shè)置不同固定值。地址信號(hào)I2CAD的具體數(shù)量由具體設(shè)計(jì)決定，沒(méi)有限制。
對(duì)于MDIO總線，MDIO總線是PHY芯片內(nèi)部寄存器的控制總線。在本發(fā)明的一個(gè)較佳實(shí)施例中，所有的二層交換、GE總線到GMII接口、MII接口的轉(zhuǎn)換，都需要通過(guò)PHY芯片完成。MAC芯片20負(fù)責(zé)管理MDIO總線，CPU10通過(guò)PCI總線，訪問(wèn)MAC芯片內(nèi)與MDIO總線相關(guān)的寄存器，控制MDIO總線操作，完成對(duì)所有PHY芯片的控制。
MDIO總線其信號(hào)定義如下表

類似I2C總線，由于送到不同WAN接口插板上的MDIO總線地址不能重復(fù)，因此每個(gè)WAN接口插板都有獨(dú)立的地址信號(hào)MDIOAD，每套MDIOAD信號(hào)都在通信設(shè)備的主板上設(shè)置不同固定值。地址信號(hào)MDIOAD的具體數(shù)量由具體設(shè)計(jì)決定，沒(méi)有限制。
對(duì)于Slave-serial總線，由通信設(shè)備的系統(tǒng)邏輯所在的EPLD芯片30產(chǎn)生。它可以作為各種WAN接口中FPGA的加載從串接口。CPU控制EPLD內(nèi)部和Slave-serial總線相關(guān)的寄存器，在Slave-serial總線上產(chǎn)生從串的時(shí)序，完成FPGA的加載。
Slave-serial總線其信號(hào)定義如下表

系統(tǒng)通過(guò)控制WAN_SELECT信號(hào)的狀態(tài)，復(fù)用DIN、PROG、DONE、CCLK等信號(hào)，加載WAN接口插板上面的FPGA。Slave-serial總線復(fù)用如圖2所示。
每個(gè)WAN接口插板都有單獨(dú)的電子開(kāi)關(guān)。DIN、PROG、DONE、CCLK等信號(hào)通過(guò)這些電子開(kāi)關(guān)加載WAN接口插板上的FPGA。電子開(kāi)關(guān)的開(kāi)關(guān)狀態(tài)由WAN_SELECT信號(hào)控制。通信設(shè)備的CPU10控制各個(gè)WAN_SELECT信號(hào)的狀態(tài)。
對(duì)于Hot-Swap總線，需要說(shuō)明的是，通信設(shè)備由于體積受限，只能向外提供有限數(shù)量的WAN接口插槽。為了可以靈活組網(wǎng)，這些插槽必須兼容各種WAN接口。在本發(fā)明的一個(gè)較佳實(shí)施例中，WAN接口都做在插板上，這些插板支持熱插拔。其中，插板的熱插拔過(guò)程由Hot-Swap總線控制。
Hot-Swap總線信號(hào)定義如下表

在本發(fā)明的一個(gè)較佳實(shí)施例中，每個(gè)插槽都有一套獨(dú)立的熱插拔控制信號(hào)。
熟悉本領(lǐng)域的技術(shù)人員可以理解，插板如果需要本地總線(LOCALBUS)，可以通過(guò)南橋芯片從PCI總線得到。
雖然通過(guò)參照本發(fā)明的某些優(yōu)選實(shí)施例，已經(jīng)對(duì)本發(fā)明進(jìn)行了圖示和描述，但本領(lǐng)域的普通技術(shù)人員應(yīng)該明白，可以在形式上和細(xì)節(jié)上對(duì)其作各種各樣的改變，而不偏離所附權(quán)利要求書所限定的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其特征在于，包含中央處理器，媒體訪問(wèn)控制芯片，至少一個(gè)以太網(wǎng)接口和至少一個(gè)廣域網(wǎng)接口；其中，所述中央處理器用于對(duì)整個(gè)系統(tǒng)進(jìn)行統(tǒng)一管理；所述媒體訪問(wèn)控制芯片用于控制所述以太網(wǎng)接口和所述廣域網(wǎng)接口的數(shù)據(jù)傳輸；所述以太網(wǎng)接口用于連接外部以太網(wǎng)；所述廣域網(wǎng)接口用于連接外部廣域網(wǎng)；并且，所述中央處理器通過(guò)外圍器件互聯(lián)總線與所述媒體訪問(wèn)控制芯片、所述廣域網(wǎng)接口連接；所述媒體訪問(wèn)控制芯片通過(guò)至少一種總線與所述廣域網(wǎng)接口連接；所述媒體訪問(wèn)控制芯片還與所述以太網(wǎng)接口連接；所述中央處理器通過(guò)至少一種總線與所述廣域網(wǎng)接口連接。
2.根據(jù)權(quán)利要求1所述的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其特征在于，所述系統(tǒng)還包含可擦除可編程邏輯器件芯片，用于在所述中央處理器的控制下提供從串總線，該從串總線與所述廣域網(wǎng)接口連接；所述可擦除可編程邏輯器件芯片通過(guò)本地總線與所述中央處理器連接。
3.根據(jù)權(quán)利要求1所述的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其特征在于，連接所述中央處理器和所述廣域網(wǎng)接口的所述總線包含以下總線類型中的任意一種或其組合內(nèi)部集成電路總線、或外圍器件互聯(lián)總線、或熱插拔總線。
4.根據(jù)權(quán)利要求3所述的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其特征在于，所述內(nèi)部集成電路總線由所述中央處理器控制，所述中央處理器通過(guò)內(nèi)部集成電路總線對(duì)系統(tǒng)中所有帶內(nèi)部集成電路總線接口的芯片進(jìn)行訪問(wèn)和配置。
5.根據(jù)權(quán)利要求3所述的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其特征在于，所述外圍器件互聯(lián)總線由所述中央處理器控制，所述中央處理器通過(guò)外圍器件互聯(lián)總線對(duì)系統(tǒng)中所有帶外圍器件互聯(lián)總線接口的芯片進(jìn)行訪問(wèn)和配置。
6.根據(jù)權(quán)利要求3所述的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其特征在于，所述廣域網(wǎng)接口為插板形式，并通過(guò)所述熱插拔總線支持熱插拔操作，配置在所述廣域網(wǎng)接口中。
7.根據(jù)權(quán)利要求1所述的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其特征在于，連接所述媒體訪問(wèn)控制芯片和所述廣域網(wǎng)接口的所述總線包含以下總線類型中的任意一種或其組合千兆以太網(wǎng)總線和管理數(shù)據(jù)輸入輸出總線。
8.根據(jù)權(quán)利要求7所述的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其特征在于，所述千兆以太網(wǎng)總線用于通過(guò)千兆物理層芯片，轉(zhuǎn)換為千兆介質(zhì)無(wú)關(guān)接口，為基于同步數(shù)字系列的數(shù)據(jù)包交換、異步傳輸模式等高速?gòu)V域網(wǎng)接口提供系統(tǒng)側(cè)數(shù)據(jù)總線接口，通過(guò)百兆物理層芯片，轉(zhuǎn)換為介質(zhì)無(wú)關(guān)接口，為E1/T1等低速?gòu)V域網(wǎng)接口提供系統(tǒng)側(cè)數(shù)據(jù)總線接口。
9.根據(jù)權(quán)利要求7所述的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其特征在于，所述管理數(shù)據(jù)輸入輸出總線由所述媒體訪問(wèn)控制芯片管理，所述中央處理器通過(guò)外圍器件互聯(lián)總線訪問(wèn)所述媒體訪問(wèn)控制芯片內(nèi)與管理數(shù)據(jù)輸入輸出總線相關(guān)的寄存器，控制管理數(shù)據(jù)輸入輸出總線的操作，完成對(duì)所有物理層芯片的控制。
10.根據(jù)權(quán)利要求1至9中任意一條所述的以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，其特征在于，所述系統(tǒng)中預(yù)留有各種所述總線。
全文摘要
本發(fā)明涉及網(wǎng)絡(luò)交換和路由設(shè)備，公開(kāi)了一種以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)，使得以太網(wǎng)交換機(jī)和路由器在硬件結(jié)構(gòu)上兼容，減少組網(wǎng)設(shè)備種類，提高網(wǎng)絡(luò)維護(hù)性，降低組網(wǎng)費(fèi)用。這種以太網(wǎng)交換機(jī)和路由器的統(tǒng)一平臺(tái)系統(tǒng)包含CPU，MAC芯片，至少一個(gè)以太網(wǎng)接口和至少一個(gè)廣域網(wǎng)接口；CPU用于對(duì)整個(gè)系統(tǒng)進(jìn)行統(tǒng)一管理；MAC芯片用于控制以太網(wǎng)接口和廣域網(wǎng)接口的數(shù)據(jù)傳輸；以太網(wǎng)接口用于連接外部以太網(wǎng)；廣域網(wǎng)接口用于連接外部廣域網(wǎng)；CPU通過(guò)PCI總線與MAC芯片、廣域網(wǎng)接口連接；MAC芯片通過(guò)至少一種總線與廣域網(wǎng)接口連接；MAC芯片還與以太網(wǎng)接口連接；CPU通過(guò)至少一種總線與廣域網(wǎng)接口連接。
文檔編號(hào)H04L12/66GK1620047SQ20031011672
公開(kāi)日2005年5月25日 申請(qǐng)日期2003年11月18日 優(yōu)先權(quán)日2003年11月18日
發(fā)明者沈明, 楊昌金, 蘇勇 申請(qǐng)人:華為技術(shù)有限公司