專利名稱：數(shù)字鎖相環(huán)電路和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及鎖相環(huán)(“PLL”)電路，本發(fā)明更特別地涉及數(shù)字鎖相環(huán)(“DPLL”)電路。
背景技術(shù)：
PLL電路是一種經(jīng)常使用的電路。例如，在接收時鐘數(shù)據(jù)恢復(fù)(“CDR”)信號的過程中，PLL電路可以用于使可控變時鐘信號的頻率和相位與嵌入該接收的CDR信號內(nèi)的時鐘信息匹配。頻率相位匹配(frequency-and-phase-matched)時鐘信號可以用作“恢復(fù)”時鐘信號，例如，在處理也是從CDR信號恢復(fù)的數(shù)據(jù)信息的過程中，可以使用該“恢復(fù)”時鐘信號。
PLL電路可以包括“數(shù)字”部分(“DPLL電路”)。例如，在實現(xiàn)頻率匹配后，可以產(chǎn)生幾種形式(“候選時鐘信號”)的頻率匹配時鐘信號。相對于其他形式，這些形式中的每種形式(version)均存在一些相移。PLL電路的數(shù)字部分可以用于最終選擇具有最佳相位匹配的形式。這種最終選擇的相對穩(wěn)定性非常重要(例如，避免最終選擇發(fā)生太早(過早)，或者太頻繁(振蕩)的變化)。此外，重要的是可以避免在恢復(fù)時鐘信號中出現(xiàn)“假信號”(glitch)。假信號可能與最終選擇要作為恢復(fù)時鐘信號輸出的時鐘信號形式過程中發(fā)生的特定類型的變化有關(guān)。假信號通常是一個或者多個信號躍變(transition)，在恢復(fù)時鐘信號中，一個或者多個信號躍變是不完整的，或者它們互相太接近，或者它們太接近其他躍變(即，是正確恢復(fù)時鐘信號非常小一部分的信號躍變間隔)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的某些方面，通過初步選擇兩個相位互相相鄰的候選時鐘信號，以致至少對于一個初步選擇的信號沒有其相位在該初步選擇的信號與躍變之間的其他候選時鐘信號，選擇多個相位分布候選時鐘信號中其相位最靠近另一個信號(例如CDR信號)中的躍變的一個相位分布候選時鐘信號。然后，在兩個初步選擇的信號之間進行最終選擇，但是僅在兩個初步選擇的信號具有同樣極性時，允許改變最終選擇。
根據(jù)本發(fā)明的其他特定方面，提供了一種用于從多個相位分布候選時鐘信號中選擇一個其相位最靠近另一個信號中的躍變的信號的設(shè)備。該設(shè)備包括初步選擇電路，用于選擇兩個相位互相相鄰的候選時鐘信號，至少對于一個初步選擇的信號沒有其相位在該初步選擇的信號與躍變之間的其他候選時鐘信號。該設(shè)備進一步包括最終選擇電路，用于選擇初步選擇的信號中其相位較靠近躍變的那個信號，僅在兩個初步選擇的信號具有同樣極性時，最終選擇電路可操作以改變最終選擇。
根據(jù)本發(fā)明的又一個方面，通過初步選擇兩個相位互相相鄰的候選信號，第一個初步選擇的信號的相位比躍變超前，而第二個初步選擇的信號的相位比躍變滯后，選擇多個候選恢復(fù)時鐘信號中其相位最靠近另一個信號中的躍變的一個候選恢復(fù)時鐘信號。通過延遲鏈，利用第二個初步選擇的信號對最終選擇請求信號提供時鐘控制，而利用延遲鏈輸出的最終選擇請求，在初步選擇的信號之間做出最終選擇。
根據(jù)本發(fā)明的又一個方面，提供了一種用于從相位分布候選恢復(fù)時鐘信號中選擇這些信號中其相位最靠近另一個信號中的躍變的一個信號的設(shè)備。該設(shè)備包括檢相電路，用于將候選恢復(fù)時鐘信號中當(dāng)前最終選擇的那個信號與每個躍變進行比較。如果該躍變比當(dāng)前最終選擇的信號的相位滯后，則檢相電路產(chǎn)生第一信號，而如果該躍變比當(dāng)前最終選擇的信號的相位超前，則檢相電路產(chǎn)生第二信號。該設(shè)備進一步包括數(shù)字積分器電路，用于利用數(shù)字方法，一起積分第一和第二信號。該設(shè)備又進一步包括初步選擇電路，用于根據(jù)數(shù)字積分器電路輸出的較高有效信息，初步選擇候選恢復(fù)時鐘信號中兩個相位互相相鄰的候選恢復(fù)時鐘信號；以及最終選擇電路，用于根據(jù)數(shù)字積分器電路輸出的較低有效信息，最終選擇兩個初步選擇的信號中的一個初步選擇的信號。此外，該設(shè)備還包括延遲電路，用于相對于初步選擇電路對同時產(chǎn)生的較高有效信息的響應(yīng)，延遲最終選擇電路對較低有效信息的響應(yīng)。
根據(jù)附圖以及以下所做的詳細說明，本發(fā)明的其他特征、特性以及各種優(yōu)點將變得更加明顯。


圖1是根據(jù)本發(fā)明的電路的說明性實施例的簡化原理方框圖。
圖2是根據(jù)本發(fā)明的部分圖1所示電路的說明性實施例的更詳細、簡化原理方框圖。
圖3示出用于解釋本發(fā)明的特定方面的幾個說明性信號波形。這些波形是參照公共水平時間線示出的，時間沿該時間線向右增加。
圖4是可以包括根據(jù)本發(fā)明、圖1所示類型的電路的說明性、更延展電路的簡化方框圖。
圖5是采用根據(jù)本發(fā)明電路的說明性系統(tǒng)的簡化方框圖。
具體實施例方式
例如在Aung等人于2001年3月13日提交的第09/805,843號美國專利申請以及Lee等人于2002年1月29日提交的第10/059,014號美國專利申請中對可以采用DPLL電路的說明性電路進行了說明。這些參考文獻描述的電路也是可以采用根據(jù)本發(fā)明的電路的電路。因為這些參考文獻為本發(fā)明提供說明性環(huán)境，所以在此不必詳細說明這些環(huán)境(盡管這里的圖4和5以及對這個附圖所做的描述提供一些說明性的環(huán)境信息)。例如，假定以下要說明的是，輸入到在此所示的DPLL電路的輸入信號來自參考文獻所述類型的電路，同樣，參考文獻所述類型的電路被用作在此所示的DPLL電路輸出的信號。在此假定和提供的所有環(huán)境信息僅是說明性的。許多其他環(huán)境也是可以的。
現(xiàn)在，參考圖1，通過導(dǎo)線152，DPLL電路150接收串行數(shù)據(jù)(例如，CDR信號)。DPLL電路150還通過導(dǎo)線154接收8個候選恢復(fù)時鐘信號。這8個候選恢復(fù)時鐘信號均具有同樣頻率，該頻率與導(dǎo)線152上的CDR信號中的時鐘信息的頻率匹配。然而，導(dǎo)線154上的這8個候選恢復(fù)時鐘信號的相位均不相同。這些信號中之一與這些信號中之下一個的相移最好大致等于這些信號中之任一的周期的八分之一。這樣，在根據(jù)相位對各信號排序時，導(dǎo)線154上的每個信號的相位分別偏離該組中先前信號45°。換句話說，導(dǎo)線154上的8個信號一起將這些信號之任一的一個完整周期分割為8個相等的部分。DPLL電路150工作(之后進行說明)以選擇導(dǎo)線154上的8個信號中的兩個信號作為導(dǎo)線192上的最終恢復(fù)時鐘信號。在此省略以下將要說明的內(nèi)容，這樣最終選擇的兩個信號通常是其相位與CDR信號152中的時鐘信息的相位最佳匹配的候選基準時鐘信號的真信號和互補信號?，F(xiàn)在，將更詳細說明圖1所示電路的運行過程。
將導(dǎo)線192上的恢復(fù)時鐘信號作為時鐘信號送到檢相電路160。該電路將CDR信號152中躍變相位與恢復(fù)時鐘信號(導(dǎo)線192上的)的相位進行比較，然后，根據(jù)為了使恢復(fù)時鐘信號更好地匹配CDR信號152中躍變相位，是需要延遲(“UP”)，還是需要超前(“DN”)恢復(fù)時鐘信號的相位，在導(dǎo)線161上產(chǎn)生“UP”或“DN”信號脈沖。在電路160中，將恢復(fù)真時鐘信號與CDR信號152中的正向躍變的相位進行比較。將恢復(fù)互補(complement)時鐘信號與CDR信號152內(nèi)的反向躍變的相位進行比較。
電路160還使用恢復(fù)時鐘信號192在導(dǎo)線200上產(chǎn)生時序重置(retimed)串行數(shù)據(jù)信號。這可以通過例如利用恢復(fù)時鐘信號中的適當(dāng)恢復(fù)時鐘信號(或相移形式的適當(dāng)恢復(fù)時鐘信號)對CDR信號152存儲到寄存器內(nèi)提供時鐘(clock)實現(xiàn)。寄存器的輸出信號是導(dǎo)線200上的時序重置串行數(shù)據(jù)信號。
電路162用作電路160輸出的UP和DN信號脈沖的N到1濾波器電路。例如，電路162可以將所接收的UP脈沖的數(shù)量除以整數(shù)N(N大于1)，以僅在收到N個UP脈沖后，產(chǎn)生“DIVUP”輸出信號脈沖。電路162還可以對DN脈沖進行同樣的處理，以便僅在收到N個DN脈沖后，產(chǎn)生“DIVDN”輸出信號脈沖。通過導(dǎo)線163輸出DIVUP信號和DIVDN信號。利用電路162提供濾波的目的是為了在檢相電路160有機會檢驗先前選擇的相位并根據(jù)該選擇的相位進行UP/DN判定之前，避免對UP/DN信號做出反應(yīng)。可以由導(dǎo)線192上的恢復(fù)時鐘信號之一，也可以在被二分頻(divide-by-2)電路166頻率減半后，利用導(dǎo)線192上的恢復(fù)時鐘信號之一作為第二時鐘信號對N到1濾波器電路162提供時鐘?？梢砸匀謴?fù)時鐘速率對電路162的某些功能塊提供時鐘。而其他功能塊，例如合成計數(shù)器需要分頻器電路166產(chǎn)生的較慢時鐘信號。
DIVUP和DIVDN信號163分別對相位選擇電路164內(nèi)的計數(shù)器進行遞增和遞減。還利用分頻器電路166產(chǎn)生的頻率減半恢復(fù)時鐘信號對電路164提供時鐘。應(yīng)當(dāng)理解，元件162和164對UP和DN信號一起進行有效低通濾波和數(shù)字集成(在時間上)，以使該電路的響應(yīng)平滑，從而指示出改變恢復(fù)時鐘信號的相位的需要。還應(yīng)當(dāng)理解，在所描述的特定實施例中，僅響應(yīng)CDR信號152的躍變，產(chǎn)生UP和DN信號。如果CDR信號不再發(fā)生躍變，則對于所做的任何恢復(fù)時鐘信號選擇，該電路均穩(wěn)定。因此，說明性的電路不要求CDR信號152遵守特定運行時間(run length)限制。如果需要，可以附加運行時間監(jiān)測電路。
電路164中的計數(shù)器輸出的計數(shù)的較高有效位(“MSB”)對“初步”選擇8個候選恢復(fù)時鐘信號154中的兩對兩個候選恢復(fù)時鐘信號進行控制。
每對中的兩個候選恢復(fù)時鐘信號的相位被分離45°，而這對候選恢復(fù)時鐘信號互相之間的相差為180°(即，每對中相位較滯后的信號與另一對中相位較滯后的信號之間的相差位180°，每對中相位較超前的信號也如此)。在下面緊接著的說明中，我們將首先僅對上述各對之一(即，稱為P1和P2的信號)進行初步研究。之后，我們回頭對另一對做補充研究(即，被稱為N1和N2的信號)。
首先，對選擇信號P1和P2進行研究，它們是導(dǎo)線154上的8個候選恢復(fù)時鐘信號中兩個相位相鄰的候選恢復(fù)時鐘信號。這兩個選擇的信號“相位相鄰”，因為它們之間具有最小可能相差(45°)。在該電路的運行過程中，在各時間，根據(jù)電路164的計數(shù)器的MSB，可以選擇任何兩個相位分離開45°的候選恢復(fù)時鐘信號作為P1和P2。然而，在任何給定時間，(在該電路運行足夠長時間已經(jīng)達到合理穩(wěn)定性后)，利用電路164的計數(shù)器的MSB所選擇的作為P1和P2的兩個候選恢復(fù)時鐘信號是兩個其相位最接近匹配CDR信號152中的時鐘信息的正向躍變相位的信號。這通常意味著，選擇的信號之一的相位稍許落后于CDR信號時鐘中的正向躍變相位，而另一個選擇的信號的相位稍許超前CDR信號時鐘中的正向躍變相位。換句話說，該電路試圖使CDR信號時鐘信息的正向躍變相位保持在利用電路164的計數(shù)器的MSB所選擇的作為P1和P2的兩個候選恢復(fù)時鐘信號的相位之間。
復(fù)用器電路170實際選擇上一自然段描述的兩個候選恢復(fù)時鐘信號P1和P2?？刂茝?fù)用器電路170以利用相位選擇電路164的輸出信號SP1[2:0]和SP2[2:0]進行該選擇。根據(jù)上述MSB信息獲得該SP1和SP2信號。盡管在在此描述的說明性實施例中可以采用任何其他相容的慣例，但是SP1和SP2表示的值越大，則響應(yīng)該SP1和SP2值選擇的候選恢復(fù)時鐘信號的相位越后(更延遲)。由于所預(yù)期的，將利用SP1和SP2信號選擇的兩個信號分別表示為圖1中的P1和P2。
僅允許在某一任意時間改變兩組信號SP1和SP2中的一組信號。例如，如果SP1和SP2 在選擇其相位分別滯后和超前CDR信號時鐘信息相位的候選恢復(fù)時鐘信號P1和P2，而且如果之后發(fā)現(xiàn)P2的相位現(xiàn)在還滯后于CDR信號時鐘信息的相位，則SP2不發(fā)生變化(因此P2也不發(fā)生變化)。僅SP1發(fā)生變化(因此P1也發(fā)生變化)。特別是，從選擇其相位滯后于P2的相位的候選信號到選擇其相位超前P2的相位的候選信號，SP1發(fā)生變化。這樣，CDR時鐘信息的相位保持在P1和P2的相位之間，但是只有一個信號選擇(在該例中是選擇P1)在某一任意時間發(fā)生變化。因此，在另一組SP1/SP2信號發(fā)生變化期間，始終有一組信號SP1或SP2不變。同樣，在電路170輸出的另一個P1/P2信號發(fā)生任何變化期間，始終存在被電路170不間斷輸出的一個信號P1或P2。
在如上所述復(fù)用器電路170選擇P1和P2的同時，該電路還選擇P1和P2的互補信號(complement)(分別稱為N1和N2)(所有“互補”信號均與相應(yīng)“真”信號存在180°相差)。相位選擇電路164的SN1[2:0]和SN2[2:0]輸出信號控制電路170選擇這些互補信號。
由所謂數(shù)字內(nèi)插器電路182最終選擇信號P1和P2之一用作恢復(fù)時鐘信號。在電路182中，電路184將SP1和SP2信息進行比較。如果SP2大于SP1，則P2的相位在P1的相位后面(更滯后或延遲)。在這種情況下，比較電路184使復(fù)用器電路186選擇P2施加到寄存器鏈(register chain)188的時鐘輸入端。相反，如果SP1大于SP2，則P1的相位在P2的相位后面(更滯后或延遲)。在這種情況下，比較電路184使復(fù)用器電路186選擇P1施加到寄存器鏈188的時鐘輸入端。從以上說明可以看出，復(fù)用器電路186始終輸出具有滯后相位的信號P1和P2之一。現(xiàn)在，現(xiàn)在應(yīng)當(dāng)理解，為什么要求僅允許一組信號SP1或SP2在某一任意時間發(fā)生變化(例如，以提高比較電路184的運行可靠性)。
輸入到寄存器鏈188的數(shù)據(jù)是相位選擇電路164內(nèi)的上述計數(shù)器的計數(shù)中的較低有效位(“LSB”)。LSB信息可以是電路164的計數(shù)器的計數(shù)中的最低有效位，或者如果在該計數(shù)器中有幾位具有比先前描述的MSB信息低的有效性，LSB可以是這些較低有效位之一(最好是有效性剛好比MSB信息低的位)。LSB信號通過寄存器鏈188以從復(fù)用器186的輸出端對該寄存器鏈的時鐘輸入端施加的時鐘信號(P1或P2)的速率傳播。在這樣通過寄存器鏈188傳播之后，該寄存器鏈將LSB信號信息作為最終選擇信號SEL輸出。SEL信號用于控制復(fù)用器電路190以選擇P1和N1或P2和N2作為恢復(fù)時鐘信號及其互補信號。特別是，如果SEL為0，則電路190選擇P1和N1施加到導(dǎo)線192。如果SEL為1，則電路190選擇P2和N2施加到導(dǎo)線192。
回顧電路從較高電平開始執(zhí)行的運行過程，對寄存器鏈188施加的時鐘信號的相位可在某一任意時間變化不大于45°。在復(fù)用器186選擇的信號發(fā)生變化期間，這樣有助于寄存器鏈188繼續(xù)令人滿意地運行。寄存器鏈188延遲LSB信息的任何變化與使用該信息(用作SEL)之間的時間，從而改變選擇施加到導(dǎo)線192的P1/N1或P2/N2。如果MSB和LSB信息同時發(fā)生變化，則由在使用之前使LSB信息通過寄存器鏈188傳到控制復(fù)用器190引起的延遲使用LSB信息可防止復(fù)用器190進行的候選時鐘信號選擇在太靠近更上游復(fù)用器170和186選擇的候選時鐘信號發(fā)生變化時改變。這意味著，使復(fù)用器170和186所做的(初步)選擇改變，而且在復(fù)用器190試圖和使在這些初步選擇中的再選擇(“最終”)改變之前，這些選擇結(jié)果已經(jīng)很好穩(wěn)定。這樣，即使在這些最終選擇改變時，確保初始或初步選擇(復(fù)用器170和186執(zhí)行的)與最終選擇(復(fù)用器190執(zhí)行的)在時間上很好地間隔開，仍有助于確保最終選擇(導(dǎo)線1 92上的恢復(fù)時鐘信號)免受“假信號干擾”，如其通常至少時常發(fā)生的。在說明下面的附加觀點后，將結(jié)合圖2進一步說明該電路的防假信號方面。
在離開圖1之前，應(yīng)該指出(如果根據(jù)已經(jīng)說明的內(nèi)容還不清楚)，每當(dāng)復(fù)用器電路170改變初步選擇時，LSB信息通常使復(fù)用器電路190最終選擇不根據(jù)初步選擇的改變而發(fā)生變化的信號P1/N1或P2/N2。這是因為(正如已經(jīng)說明的)一次只允許復(fù)用器電路170初步選擇的兩組信號之一發(fā)生變化。此外，允許發(fā)生變化的一組信號是其相位距離CDR信號152內(nèi)的躍變更遠的一組信號。但是在改變初步選擇之前，LSB/SEL信息已經(jīng)使最終選擇(利用復(fù)用器電路190的操作)選擇其相位靠近CDR信號152內(nèi)的躍變的初步選擇的組。因此，盡管改變初步選擇立即反映在復(fù)用器電路190的一組輸入中，但是未對電路190的輸出立即產(chǎn)生影響，因為SEL然后使電路190根據(jù)其另一組輸入獲得其輸出。此外，施加到另一組電路190的輸入端的信號也未發(fā)生變化。只有在電路190的各組輸入之一中發(fā)生變化很久之后，SEL變化導(dǎo)致最終選擇被改變的一組輸入。這是通過運行延遲電路188確保的，在SEL出現(xiàn)變化之前，這樣可以延遲LSB的任何變化。當(dāng)然，該描述假定電路正常工作。
現(xiàn)在，參考圖2，圖2更詳細示出數(shù)字內(nèi)插器電路182的說明性實施例。首先說明該電路與選擇OUTP(在導(dǎo)線192a上最終選擇的恢復(fù)時鐘)有關(guān)的部分。然后，說明用于選擇OUTP的互補信號(即，導(dǎo)線192b上的OUTN)的類似電路。
正如已經(jīng)說明的那樣，利用LSB控制P1與P2之間的最終選擇。LSB的躍變應(yīng)該不會在輸出時鐘OUTP(或OUTN)中產(chǎn)生假信號。為了防止這種假信號，僅在P1和P2是同一個邏輯狀態(tài)(高或低)時，在最終輸出復(fù)用器190a使LSB躍變。(對于N1和N2也同樣，即，在最終輸出復(fù)用器190b使LSB躍變時，使它們處于同樣的邏輯狀態(tài)。)首先，在電路184內(nèi)對SP1和SP2進行比較，并選擇P1和P2中的滯后相位時鐘以記錄LSB。例如，如果SP1＝2，而SP2＝1，則P1的相位大于(滯后于)P2的相位，因此選擇P1來記錄LSB。
圖3中的波形示出圖2所示電路免受假信號干擾的運行過程。圖3中的“安全窗”示出確保轉(zhuǎn)換SEL的區(qū)域。從圖3中可以看出，在該安全窗中，P1＝P2，而N1＝N2。這樣確保SEL改變狀態(tài)以及使輸出時鐘OUTP和OUTN的源發(fā)生變化不導(dǎo)致在OUTP和OUTN內(nèi)產(chǎn)生假信號(因為對這些信號的每一個的兩個可能的源具有同樣的邏輯電平)。
有助于確保免受假信號干擾的電路的另一個特性是，移位寄存器級188d1(圖2)的TCO(從計時到輸出的時間)加TSEL(從SEL發(fā)生變化到SEL控制的復(fù)用器190a和190b的輸出發(fā)生變化的時間)短于“安全窗”。此外，仿真負載(如圖2的虛線所示(例如，復(fù)用器186b-f、寄存器188d2-5以及緩沖器189b-e))有助于使5個時鐘(即，P1、P2、N1、N2以及到寄存器鏈188a-188d1中的第四寄存器188d1的時鐘)之間的延遲匹配。
圖4示出可以采用根據(jù)本發(fā)明的上述DPLL電路的說明性電路500。假定電路500是可編程邏輯器件(“PLD”)電路。鎖相環(huán)(“PLL”)電路510接收其頻率與電路500接收的CDR信號152內(nèi)的時鐘信息的頻率相關(guān)的基準時鐘信號。例如，基準時鐘信號的頻率可以與CDR信號時鐘信息的頻率相同，或者這兩個頻率之間存在整數(shù)倍的關(guān)系。PLL 510在導(dǎo)線154上產(chǎn)生上述8個候選恢復(fù)時鐘信號。DPLL 150利用導(dǎo)線154上的信號和CDR信號152產(chǎn)生最終恢復(fù)時鐘信號192和時序重置數(shù)據(jù)信號200?？梢栽谄渌涌陔娐?20內(nèi)使用這些信號，或者對這些信號進行進一步處理，和/或?qū)⑦@些信號施加到PLD核心電路530(例如，PLD 500的通用可編程邏輯電路)。其他接口電路520的例子可以包括(1)字節(jié)對齊電路，(2)8位/10位解碼電路，(3)通道去偏斜電路，(4)字節(jié)解串器電路，(5)解密電路等。在諸如Aung等人于2001年3月13日提交的第09/805,843號美國專利申請、Lee等人于2002年1月29日提交的第10/059,014號美國專利申請、Lee等人于2002年3月6日提交的第10/093,785號美國專利申請、Venkata等人于2002年7月11日提交的第10/195,229號美國專利申請、Venkata等人于2002年10月16日提交的第10/273,899號美國專利申請、Venkata等人于2002年12月10日提交的第10/317,262號美國專利申請(第173/243號備審案件)以及Venkata等人于2002年12月10日提交的第10/317,264號美國專利申請(第174/245號備審案件)的參考文獻中對這些可能的其他接口電路520的例子進行了說明。其他接口電路520可以通過導(dǎo)線522和524與PLD核心電路530交換信號。例如，用于控制電路520的某些操作的信號可以通過導(dǎo)線524來自PLD核心電路530。通過導(dǎo)線522，可以將被進一步處理的數(shù)據(jù)信號和/或指出電路520的各方面的狀態(tài)的信號送到電路530。在圖4中的各元件之間還可以存在其他連接(未示出)。例如，PLL 510和/或DPLL 150可以對電路530指示“失鎖”。作為另一個例子，DPLL150可以包括用于監(jiān)測CDR信號152的運行時間的電路，DPLL 150可以對電路530指示任何“違法運行時間(run lengthviolation)”。
圖5示出根據(jù)本發(fā)明的數(shù)據(jù)處理系統(tǒng)602內(nèi)的與圖4所示PLD或其他電路500類似的PLD或其他電路500。數(shù)據(jù)處理系統(tǒng)602可以包括一個或者多個以下部件處理器604、存儲器606、I/O電路608以及外圍設(shè)備610。利用系統(tǒng)總線或其他互連裝置620，可以將這些部件連接在一起，而且這些部件全部位于電路板630上(例如，印刷電路板)，該電路板630包含在最終用戶系統(tǒng)640上?？梢岳蒙鲜鯟DR信號，使元件500與任何其他元件實現(xiàn)互連。
系統(tǒng)602可以應(yīng)用于大量各種應(yīng)用中，例如計算機網(wǎng)絡(luò)、數(shù)據(jù)網(wǎng)絡(luò)、儀表設(shè)備、視頻處理、數(shù)據(jù)信號處理或需要使用可編程或可再編程邏輯的優(yōu)點的任何其他應(yīng)用。電路500可以用于實現(xiàn)各種不同的邏輯功能塊。例如，可以將電路500配置為與處理器604配合工作的處理器或控制器。還可以將電路500配置為用于判定對系統(tǒng)602內(nèi)的共享資源的訪問的判定器。在又一個例子中，可以將電路500配置為處理器604與系統(tǒng)602內(nèi)的其他部件之一之間的接口。應(yīng)該注意，系統(tǒng)602僅是示例性的，而且應(yīng)該注意，本發(fā)明的真正實質(zhì)范圍應(yīng)該由所附權(quán)利要求指出。
顯然，以上說明僅用于說明本發(fā)明原理，而且在本發(fā)明實質(zhì)范圍內(nèi)，本技術(shù)領(lǐng)域內(nèi)的技術(shù)人員可以對其進行各種修改。例如，在需要時，可以改變寄存器鏈188內(nèi)的寄存器188a-d1的數(shù)量(例如，增加到4個以上)。作為可能修改的另一個例子，使用8個候選恢復(fù)時鐘信號154僅是說明性的，如果需要，可以使用任何其他適當(dāng)數(shù)量的、更多個或更少個、多個這種信號。
權(quán)利要求
1.一種用于從多個相位分布候選時鐘信號中選擇一個其相位最靠近另一個信號中的躍變的信號的方法，該方法包括初步選擇兩個相位互相相鄰的候選時鐘信號，至少對于一個初步選擇的信號沒有其相位在該初步選擇的信號與躍變之間的其他候選時鐘信號；以及僅在兩個初步選擇的信號具有同樣極性時，允許改變在該初步選擇的信號之間的最終選擇。
2.根據(jù)權(quán)利要求1所述的方法，該方法進一步包括在允許改變最終選擇的步驟后，最終選擇初步選擇的信號中其相位較靠近躍變的那個信號。
3.根據(jù)權(quán)利要求1所述的方法，其中初步選擇的各信號的相位分別超前或滯后于躍變。
4.根據(jù)權(quán)利要求1所述的方法，該方法進一步包括相對于初步選擇過程中選擇的各信號最近的變化，延遲最終選擇的任何改變。
5.根據(jù)權(quán)利要求4所述的方法，該方法進一步包括選擇初步選擇的信號中具有更滯后相位的那個信號，以至少部分控制延遲的執(zhí)行。
6.根據(jù)權(quán)利要求1所述的方法，其中另一個信號是包括躍變表示的時鐘信息的CDR信號。
7.根據(jù)權(quán)利要求6所述的方法，其中僅響應(yīng)躍變改變最終選擇。
8.一種用于從多個相位分布候選時鐘信號中選擇一個其相位最靠近另一個信號中的躍變的信號的設(shè)備，該設(shè)備包括初步選擇電路，選擇兩個相位互相相鄰的候選時鐘信號，至少對于一個初步選擇的信號沒有其相位在該初步選擇的信號與躍變之間的其他候選時鐘信號；以及最終選擇電路，用于選擇初步選擇的信號中其相位較靠近躍變的那個信號，僅在兩個初步選擇的信號具有同樣極性時，最終選擇電路可操作以改變最終選擇。
9.根據(jù)權(quán)利要求8所述的設(shè)備，該設(shè)備進一步包括延遲電路，用于在最近改變初步選擇電路所做的選擇之后，過去至少預(yù)定時間間隔之前，防止最終選擇電路改變選擇。
10.根據(jù)權(quán)利要求9所述的設(shè)備，其中延遲電路響應(yīng)初步選擇電路選擇的、初步選擇的信號中具有較滯后相位的那個信號，釋放最終選擇電路，從而改變選擇。
11.根據(jù)權(quán)利要求8所述的設(shè)備，其中兩個初步選擇的候選時鐘信號的相位分別超前或滯后于躍變。
12.根據(jù)權(quán)利要求8所述的設(shè)備，其中在躍變之間的任何時間間隔期間，對于其信號選擇初步選擇電路和最終選擇電路是穩(wěn)定的。
13.一種數(shù)字處理系統(tǒng)，該數(shù)字處理系統(tǒng)包括處理電路；存儲器，連接到所述處理電路；以及如權(quán)利要求8所述的設(shè)備，連接到該處理電路和存儲器。
14.一種其上安裝了如權(quán)利要求8所述的設(shè)備的印刷電路板。
15.根據(jù)權(quán)利要求14所述的印刷電路板，該印刷電路板進一步包括存儲器，安裝在印刷電路板上并與該設(shè)備相連。
16.根據(jù)權(quán)利要求14所述的印刷電路板，該印刷電路板進一步包括處理電路，安裝在印刷電路板上并與該設(shè)備相連。
17.一種用于從多個相位分布候選恢復(fù)時鐘信號中選擇一個其相位最靠近另一個信號中的躍變的候選信號的方法，該方法包括初步選擇兩個相位互相相鄰的候選信號，第一個初步選擇的信號的相位比躍變超前，而第二個初步選擇的信號的相位比躍變滯后；通過延遲鏈，利用第二個初步選擇的信號對最終選擇請求信號提供時鐘；以及利用延遲鏈輸出的最終選擇請求信號，在初步選擇的信號之間做出最終選擇。
18.根據(jù)權(quán)利要求17所述的方法，其中另一個信號是包括時鐘信息的CDR信號。
19.根據(jù)權(quán)利要求18所述的方法，其中候選恢復(fù)時鐘信號具有與時鐘信息的頻率具有預(yù)定關(guān)系的公共頻率。
20.根據(jù)權(quán)利要求19所述的方法，其中預(yù)定關(guān)系是大致等同。
21.根據(jù)權(quán)利要求1 7所述的方法，其中每個候選恢復(fù)時鐘信號的相位相對于兩個其相位最靠近該候選恢復(fù)時鐘信號的其他候選恢復(fù)時鐘信號分別具有同樣的相移。
22.一種用于從多個相位分布候選恢復(fù)時鐘信號中選擇一個其相位最靠近另一個信號中的躍變的候選信號的設(shè)備，該設(shè)備包括檢相電路，用于將候選恢復(fù)時鐘信號中當(dāng)前最終選擇的那個信號與每個躍變進行比較，如果該躍變比當(dāng)前最終選擇的信號的相位滯后，則產(chǎn)生第一信號，而如果該躍變比當(dāng)前最終選擇的信號的相位超前，則產(chǎn)生第二信號；數(shù)字積分器電路，用于利用數(shù)字方法，一起積分第一和第二信號；初步選擇電路，用于根據(jù)數(shù)字積分器電路輸出的較高有效信息，初步選擇候選恢復(fù)時鐘信號中兩個相位互相相鄰的候選恢復(fù)時鐘信號；以及最終選擇電路，用于根據(jù)數(shù)字積分器電路輸出的較低有效信息，最終選擇兩個初步選擇的信號中的一個初步選擇的信號；以及延遲電路，用于相對于初步選擇電路對同時產(chǎn)生的較高有效信息的響應(yīng)，延遲最終選擇電路對較低有效信息的響應(yīng)。
23.根據(jù)權(quán)利要求22所述的設(shè)備，該設(shè)備進一步包括用于將兩個初步選擇的信號中具有滯后相位的那個初步選擇信號施加到延遲電路，以控制延遲電路的運行時間的電路。
24.根據(jù)權(quán)利要求23所述的設(shè)備，其中用于施加的電路包括選擇電路，用于選擇兩個初步選擇的信號中具有滯后相位的那個初步選擇的信號。
25.根據(jù)權(quán)利要求22所述的設(shè)備，其中數(shù)字積分器電路進一步包括濾波器電路，用于抑制至少一些第一和第二信號；以及計數(shù)器電路，用于接收未被濾波器電路抑制的第一和第二信號并對它們進行計數(shù)。
26.根據(jù)權(quán)利要求25所述的設(shè)備，其中計數(shù)器電路響應(yīng)其接收的第一信號，在第一方向進行計數(shù)，而響應(yīng)其接收的第二信號，在相反的第二方向進行計數(shù)。
27.根據(jù)權(quán)利要求22所述的設(shè)備，該設(shè)備進一步包括用于根據(jù)候選恢復(fù)時鐘信號中最終選擇的那個候選恢復(fù)時鐘信號，對數(shù)字積分器電路的運行提供時鐘的電路。
28.根據(jù)權(quán)利要求22所述的設(shè)備，其中延遲電路延遲最終選擇電路的響應(yīng)直到兩個初步選擇的信號具有同樣極性。
全文摘要
鎖相環(huán)電路利用數(shù)字方法至少在大范圍內(nèi)運行，以從多個相位分布候選時鐘信號中選擇其相位最靠近諸如時鐘數(shù)據(jù)恢復(fù)(“CDR”)信號的另一個信號中的躍變的信號。構(gòu)造并運行該電路，以避免在輸出時鐘信號中產(chǎn)生假信號，而其他方法因為改變選擇候選時鐘信號而導(dǎo)致在輸出時鐘信號中產(chǎn)生假信號。
文檔編號H04L7/033GK1518228SQ20041000226
公開日2004年8月4日 申請日期2004年1月16日 優(yōu)先權(quán)日2003年1月21日
發(fā)明者拉曼南德·萬卡塔, 鐘·H.·李, 亨利·陸, 李, 拉曼南德 萬卡塔, 陸 申請人:阿爾特拉公司