專利名稱：一種母線接口及實現(xiàn)母線接口時序自適應(yīng)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域的交換機(jī)技術(shù)，尤其涉及一種母線接口及實現(xiàn)母線接口時序自適應(yīng)的方法。
背景技術(shù)：
母線(HW)是一種時分復(fù)用(TDM)串行通道，用以承載PCM碼流、信令等業(yè)務(wù)，主要用于數(shù)字程控交換機(jī)內(nèi)部通信。通常有2.048M、8.192M、16.384M、32.768M等幾種速率的HW。
一路HW通道至少包括上行HW、下行HW以及對應(yīng)的同步時鐘和幀同步時鐘。以2.048M的HW為例，包括速率為2.048M的上行HW和下行HW，以及2.048M的同步時鐘和8K的幀同步時鐘，2.048M的HW被分為32個時隙，每個時隙為一個64Kbps的時分通道。
HW的接收和發(fā)送需要滿足一定的時序關(guān)系才能正常工作，每一個具體的應(yīng)用都有相應(yīng)的時序關(guān)系。圖1為一單板的16M HW時序例圖，其中“輸入16M”為時鐘信號，“輸入幀信號”為8K幀同步信號，DHW為下行HW，UHW為上行HW。
在進(jìn)行HW對接時，需要設(shè)計好時序，一般情況下只需設(shè)計好一種固定的時序就可以滿足一種具體的應(yīng)用。但是某些情況下，要求對接的一方能夠靈活地修改時序以便應(yīng)用與不同的單板或系統(tǒng)，一個典型的例子就是交換機(jī)單板的功能測試裝備(FT)，功能測試裝備用于生產(chǎn)測試，完成大批量的產(chǎn)品功能驗證。
由于交換機(jī)單板種類繁多，HW時序復(fù)雜多樣，這樣就要求測試裝備提供的HW能夠適應(yīng)多種時序要求，通常的做法是針對不同的單板設(shè)計不同的HW時序電路或邏輯。
如圖2所示，通過邏輯的同步、延時等處理，可以將HW時序調(diào)整到所需的時序要求。但這種方法的缺點是針對不同的對接系統(tǒng)，需要設(shè)計不同的邏輯，無法通過簡單的方法(比如軟件控制)實時改變時序調(diào)整邏輯，沒法貨架化，造成重復(fù)開發(fā)，使得開發(fā)成本隨著開發(fā)數(shù)量的增多而線性增加。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種母線接口及實現(xiàn)母線接口時序自適應(yīng)的方法，使母線接口根據(jù)不同的對接系統(tǒng)實時進(jìn)行時序調(diào)整。
實現(xiàn)本發(fā)明的技術(shù)方案一種實現(xiàn)母線接口時序自適應(yīng)的方法，所述母線接口為承載脈沖編碼調(diào)制碼流和信令業(yè)務(wù)的時分復(fù)用串行通道的接口，至少包括上行母線和上行時鐘；該方法為延時所述上行時鐘得到相同頻率的延時時鐘；利用所述上行時鐘和延時時鐘的上升沿和下降沿對上行母線進(jìn)行采樣，以在上行時鐘的每個時鐘周期內(nèi)獲得四個采樣值；判斷所述四個采樣值中后三個采樣值是否全為“0”或全為“1”；如果判斷結(jié)果為“是”，則確認(rèn)用于當(dāng)前運行的上行時鐘觸發(fā)沿的相反觸發(fā)沿能夠可靠采樣上行母線，并將該相反觸發(fā)沿切換為用于運行的觸發(fā)沿，否則不改變用于運行的觸發(fā)沿。
根據(jù)上述方法將上行時鐘的每個時鐘周期內(nèi)獲得的四個采樣值存儲在寄存器中，并從該寄存器讀取后三個采樣值進(jìn)行判斷。
在所述上行時鐘的上升沿或下降沿對三個采樣值進(jìn)行判斷。
一種母線接口，該母線接口為承載脈沖編碼調(diào)制碼流和信令業(yè)務(wù)的時分復(fù)用串行通道的接口，該母線接口包括用于處理上行數(shù)據(jù)的上行接收模塊，用于處理下行數(shù)據(jù)的下行接收模塊，以及用于控制上行接收模塊和下行接收模塊的控制器；所述上行接收模塊至少包括上行母線，接收上行母線數(shù)據(jù)的接收移位寄存器和對該寄存器進(jìn)行控制的接收讀寫控制器；其中，所述上行接收模塊還包括與上行母線、接收讀寫控制器、接收移位寄存器和控制器連接的采樣邊沿調(diào)整模塊，該采樣邊沿調(diào)整模塊接受控制的配置，對上行母線進(jìn)行采樣，根據(jù)采樣值調(diào)整上行母線采樣邊沿并控制接收讀寫控制器和接收移位寄存器。
所述采樣邊沿調(diào)整模塊包括延時器，與上行時鐘連接，將上時鐘延時生成相同頻率的延時時鐘；采樣寄存器，與上行時鐘、延時時鐘和上行母線連接，在兩時鐘的上升沿和下降沿存儲上行母線的采樣值；邊沿判決與選擇器，與上行時鐘和采樣寄存器連接，用于在上行時鐘的驅(qū)動下對采樣值進(jìn)行判決并輸出控制信號，以調(diào)整上行母線采樣邊沿。
本發(fā)明實現(xiàn)的自適應(yīng)母線接口邏輯由于具備了軟件可配置、自適應(yīng)可靠采樣的特點，可以適用于需要調(diào)整或動態(tài)調(diào)整母線時序的應(yīng)用場合，避免了重復(fù)開發(fā)，能夠大大地降低成本，具有較廣闊的應(yīng)用前景。


圖1為單板16M母線時序圖；圖2為母線固定時序調(diào)整示意圖；圖3為本發(fā)明的16M母線接口邏輯框圖；圖4為接收移位寄存器工作原理圖；圖5為采樣邊沿調(diào)整模塊的結(jié)構(gòu)圖；圖6為上升沿采樣滿足要求的示意圖；圖7為上升沿采樣不滿足要求的示意圖。
具體實施例方式
本實施例以16M母線(HW)接口為例進(jìn)行說明。
參閱圖3所示，16M HW接口邏輯主要由上行接收模塊、下行發(fā)送模塊和控制器三個部分組成。除了上行接收模塊中的采樣邊沿自調(diào)整模塊以外，上行接收模塊和下行發(fā)送模塊兩大部分的實現(xiàn)原理基本相同，都包括接收移位寄存器、雙端口RAM、發(fā)送移位寄存器三個環(huán)節(jié)，以及讀寫控制、參數(shù)寄存器、時鐘處理三個工作控制模塊。
接收移位寄存器的長度為16位，采用“滑動窗”的原理來實現(xiàn)上行母線(UHW)或者下行母線(DHW)數(shù)據(jù)的接收位同步調(diào)整，參閱圖4所示。在16M時鐘的每一個有效沿(由邊沿和極性選擇參數(shù)或者采樣邊沿自調(diào)整模塊的輸出確定)，UHW或者DHW數(shù)據(jù)被采樣，采樣值串行移入寄存器中。在2M時鐘(從外界輸入或者由本地時鐘分頻得到)的每一個有效沿(由邊緣和極性選擇寄存器的第0位確定)，接收移位寄存器中的一個字節(jié)采樣值被并行讀出，字節(jié)的位置由移位寄存器讀地址產(chǎn)生模塊的輸出決定。
雙端口RAM，是一個讀寫端口分開的環(huán)形存儲器，其長度為6個字節(jié)，用于HW數(shù)據(jù)接收的時隙同步調(diào)整。在2M時鐘的每一個有效沿，一個時隙的數(shù)據(jù)被寫入存儲器中，同時另一個時隙的數(shù)據(jù)被讀出去。每次寫完或讀完6個數(shù)據(jù)后，寫指針或讀指針將重新返回到存儲器的起始單元。存儲器的寫指針和讀指針由接收讀寫控制模塊提供。
發(fā)送移位寄存器，長度為8位，用于HW數(shù)據(jù)的發(fā)送。它接收來自于雙端口RAM的一個時隙數(shù)據(jù)，并在16M時鐘的每個有效沿將每個數(shù)據(jù)位串行送出。
接收讀寫控制模塊，根據(jù)參數(shù)寄存器的內(nèi)容產(chǎn)生接收移位寄存器、雙口RAM、發(fā)送移位寄存器的各種工作使能控制信號、各項讀地址和寫地址。
參數(shù)寄存器，保存HW接收和發(fā)送所用到各個參數(shù)，其讀寫控制信號由控制器產(chǎn)生。
控制器，對邏輯中各個模塊的工作進(jìn)行總體控制；通過與CPU的接口接收各種設(shè)置參數(shù)，并保存到兩個參數(shù)寄存器組中。
采樣邊沿調(diào)整模塊，使用16M時鐘對UHW進(jìn)行采樣，然后通過一定的判據(jù)實現(xiàn)UHW采樣邊緣的自調(diào)整，該模塊的工作原理參見圖5。
為了實現(xiàn)對UHW每一位數(shù)據(jù)的四次采樣，將16M時鐘延遲11ns后生成另一個16M延時時鐘。在兩個16M時鐘的每個上跳沿和下降沿，UHW每個數(shù)據(jù)位被四次采樣(實例圖6中標(biāo)注的4個采樣點)，采樣值順序保存在4位長度的寄存器中。邊沿判決與選擇器讀取采樣寄存器中的后三個采樣值(實例圖6中的第2、3、4個采樣點的采樣值)進(jìn)行分析。如果這三個采樣值相等(全為‘0’或者全為‘1’)，說明當(dāng)前觸發(fā)沿采樣不可靠，其相反觸發(fā)沿能夠可靠采樣；如果不全為‘0’或者‘1’，說明當(dāng)前觸發(fā)沿能可靠采樣。對輸入16M時鐘的上升沿和下降沿分別進(jìn)行判決，正常情況下的判決結(jié)果應(yīng)該是兩者之一能夠可靠采樣，另一個不能可靠采樣。根據(jù)判決的結(jié)果模塊的選擇結(jié)果輸出端被置位或者清零，表示當(dāng)前采樣是否可靠。如果當(dāng)前觸發(fā)沿不能可靠采樣，那么邏輯將自動切換到相反的觸發(fā)沿，保證可靠采樣。
圖6是一個上升沿滿足采樣要求的實例，如果2、3、4點的采樣值不等，說明HW的跳變發(fā)生在第2和第4采樣點之間，因此第一個采樣點和HW跳變點之間的距離大于等于1/4個時鐘周期，保證了可靠采樣，而圖7是一個不滿足要求的實例，第一采樣點正好落在了HW跳變點附近，在HW跳變點±1/4周期范圍內(nèi)。因此，通過這種自適應(yīng)的邏輯可以保證采樣點至少保證大于1/4時鐘周期的裕量，從而實現(xiàn)HW的可靠采樣。
權(quán)利要求
1.一種實現(xiàn)母線接口時序自適應(yīng)的方法，所述母線接口為承載脈沖編碼調(diào)制碼流和信令業(yè)務(wù)的時分復(fù)用串行通道的接口，至少包括上行母線和上行時鐘；其特征在于該方法為延時所述上行時鐘得到相同頻率的延時時鐘；利用所述上行時鐘和延時時鐘的上升沿和下降沿對上行母線進(jìn)行采樣，以在上行時鐘的每個時鐘周期內(nèi)獲得四個采樣值；判斷所述四個采樣值中后三個采樣值是否全為“0”或全為“1”；如果判斷結(jié)果為“是”，則確認(rèn)用于當(dāng)前運行的上行時鐘觸發(fā)沿的相反觸發(fā)沿能夠可靠采樣上行母線，并將該相反觸發(fā)沿切換為用于運行的觸發(fā)沿，否則不改變用于運行的觸發(fā)沿。
2.如權(quán)利要求1所述的方法，其特征在于，將上行時鐘的每個時鐘周期內(nèi)獲得的四個采樣值存儲在寄存器中，并從該寄存器讀取后三個采樣值進(jìn)行判斷。
3.如權(quán)利要求1或2所述的方法，其特征在于，在所述上行時鐘的上升沿或下降沿對三個采樣值進(jìn)行判斷。
4.如權(quán)利要求1所述的方法，其特征在于，所述母線接口為2M、8M、16M和32M速率的母線接口。
5.一種母線接口，該母線接口為承載脈沖編碼調(diào)制碼流和信令業(yè)務(wù)的時分復(fù)用串行通道的接口，該母線接口包括用于處理上行數(shù)據(jù)的上行接收模塊，用于處理下行數(shù)據(jù)的下行接收模塊，以及用于控制上行接收模塊和下行接收模塊的控制器；所述上行接收模塊至少包括上行母線，接收上行母線數(shù)據(jù)的接收移位寄存器和對該寄存器進(jìn)行控制的接收讀寫控制器；其特征在于，所述上行接收模塊還包括與上行母線、接收讀寫控制器、接收移位寄存器和控制器連接的采樣邊沿調(diào)整模塊，該采樣邊沿調(diào)整模塊接受控制的配置，對上行母線進(jìn)行采樣，根據(jù)采樣值調(diào)整上行母線采樣邊沿并控制接收讀寫控制器和接收移位寄存器。
6.如權(quán)利要求5所述的母線接口，其特征在于所述采樣邊沿調(diào)整模塊包括延時器，與上行時鐘連接，將上時鐘延時生成相同頻率的延時時鐘；采樣寄存器，與上行時鐘、延時時鐘和上行母線連接，在兩時鐘的上升沿和下降沿存儲上行母線的采樣值；邊沿判決與選擇器，與上行時鐘和采樣寄存器連接，用于在上行時鐘的驅(qū)動下對采樣值進(jìn)行判決并輸出控制信號，以調(diào)整上行母線采樣邊沿。
全文摘要
本發(fā)明公開了一種實現(xiàn)母線接口時序自適應(yīng)的方法，該方法為延時所述上行時鐘得到相同頻率的延時時鐘；利用所述上行時鐘和延時時鐘的上升沿和下降沿對上行母線進(jìn)行采樣，以在上行時鐘的每個時鐘周期內(nèi)獲得四個采樣值；判斷所述四個采樣值中的后三個采樣值是否相等；如果判斷結(jié)果為“是”，則確認(rèn)用于當(dāng)前運行的上行時鐘觸發(fā)沿的相反觸發(fā)沿能夠可靠采樣上行母線，并將該相反觸發(fā)沿切換為用于運行的觸發(fā)沿，否則不改變用于運行的觸發(fā)沿。本發(fā)明同時還公開了一種母線接口。
文檔編號H04L29/10GK1658618SQ20041000565
公開日2005年8月24日 申請日期2004年2月21日 優(yōu)先權(quán)日2004年2月21日
發(fā)明者李憲鋒, 陳建海 申請人:華為技術(shù)有限公司