專利名稱：一種可重新配置的數(shù)字相關(guān)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字相關(guān)器，特別是涉及一種可重新配置的數(shù)字相關(guān)器。
背景技術(shù)：
數(shù)字相關(guān)器是指利用數(shù)字方法對(duì)輸入的信號(hào)進(jìn)行相關(guān)處理。數(shù)字相關(guān)技術(shù)廣泛應(yīng)用于通信和雷達(dá)系統(tǒng)中。這里所說的數(shù)字相關(guān)器是指雷達(dá)技術(shù)，尤其是微波遙感技術(shù)中，為了計(jì)算通道之間信號(hào)的內(nèi)積，而進(jìn)行的復(fù)相關(guān)及累加過程的總稱。目前數(shù)字相關(guān)器主要應(yīng)用在合成孔徑輻射計(jì)和極化輻射計(jì)中。在合成孔徑輻射計(jì)中，利用數(shù)字相關(guān)器實(shí)現(xiàn)多個(gè)(有些應(yīng)用會(huì)打到上百個(gè))通道之間的交叉互相關(guān)，可以節(jié)約系統(tǒng)在體積重量及功耗上的開銷。在極化輻射計(jì)中，利用數(shù)字相關(guān)器實(shí)現(xiàn)兩個(gè)極化通道的寬帶復(fù)相關(guān)，此時(shí)數(shù)字相關(guān)器的作用是在極高帶寬時(shí)(模擬技術(shù)無法達(dá)到幾個(gè)GHz帶寬信號(hào)的相關(guān)處理)，實(shí)時(shí)實(shí)現(xiàn)信號(hào)的相關(guān)。
數(shù)字相關(guān)器的一個(gè)典型應(yīng)用是在微波遙感上。
微波遙感分為有源微波遙感和無源微波遙感，為了提高無源微波遙感器(如微波輻射計(jì))的分辨率，八十年代以來，從事空間對(duì)地觀測(cè)的工程師將六十年代在射電天文技術(shù)中發(fā)展起來的一種稱為綜合孔徑射電天文學(xué)的有效稀疏陣列天線信號(hào)處理技術(shù)引入對(duì)地觀測(cè)的微波輻射計(jì)，綜合孔徑射電天文學(xué)的相關(guān)內(nèi)容可見參考文獻(xiàn)[1]Thompson，A.R.，J.M.Moran and G.W.Swenson，Jr.Interferometry and synthesis inradio astronomy，Krieger Publishing Company，Malabar，F(xiàn)lorida，1994。
1983年，美國NASA戈達(dá)德飛行中心的D.M.LeVine等第一次建議將射電天文中的綜合孔徑技術(shù)引入對(duì)地觀測(cè)的微波輻射計(jì)，用以提高其分辨率。從80年代中期始，NASA的JPL實(shí)驗(yàn)室和Massachusetts州立大學(xué)(Umass)的微波遙感實(shí)驗(yàn)室(MIRSL)在機(jī)載微波輻射計(jì)上進(jìn)行了垂直飛行方向上的一維綜合孔徑輻射計(jì)的研制工作，并進(jìn)行了大量的飛行實(shí)驗(yàn)，如參考文獻(xiàn)[2]Ruf，C.S.，C.T.Swift，A.B.Tannerand D.M.Le Vine，“Interferometric synthetic aperture microwave radiometry for theremote sensing of the earth”，IEEE Trans.GRS，Vo1.26，pp.597-611，1988。這臺(tái)稱為電掃描、稀疏陣列輻射計(jì)(ESTAR，Electrical Scan Thinned Array Radiometer)的遙感器，只在垂直飛行軌跡的方向上進(jìn)行孔徑綜合。當(dāng)其進(jìn)一步提高空間分辨力并大量增加天線單元時(shí)，將需要很多的相關(guān)器，對(duì)于星載應(yīng)用這無疑是一個(gè)嚴(yán)重的缺陷，特別是如果要實(shí)現(xiàn)兩個(gè)方向的綜合(二維口徑)則相關(guān)器的數(shù)目將難以接受。因此目前合成孔徑輻射計(jì)是向著數(shù)字化的方向發(fā)展，相應(yīng)的相關(guān)器則應(yīng)采用數(shù)字相關(guān)器。
現(xiàn)有的數(shù)字相關(guān)器采用了以下兩種數(shù)字相關(guān)技術(shù)。
在赫爾辛基大學(xué)研制的合成孔徑輻射計(jì)(以下簡稱HUT-2D)中，采用了1位量化精度的數(shù)字相關(guān)技術(shù)，實(shí)現(xiàn)了575條基線的數(shù)字相關(guān)。赫爾辛基大學(xué)采用的方法是先用模擬方式得到同一通道的同相(I)和正交(Q)分量，然后分別對(duì)I/Q進(jìn)行量化，最后實(shí)現(xiàn)數(shù)字相關(guān)。數(shù)字相關(guān)是利用FPGA具體實(shí)現(xiàn)的。赫爾辛基大學(xué)所研制的1位量化精度的數(shù)字相關(guān)技術(shù)以下簡稱HUT方案。
美國NASA已經(jīng)和正在研制幾種低功耗的專用數(shù)字相關(guān)芯片，能夠?qū)崿F(xiàn)2位量化的數(shù)字相關(guān)，也采用了模擬正交解調(diào)技術(shù)。如參考文獻(xiàn)[3]Thompson，W.L，W.G.Hall，J.R.Piepmeier，C.T.Johnson-Bey，“Low-power radio-frequency analog-to-digitalconverter，”Proc.Int.Geosci.Remote Sens.Symp.，Toulouse，F(xiàn)rance，21-25 July 2003和參考文獻(xiàn)[4]Piepmeier，J.R.，J.Hass，“Ultra-low power digital correlator for passivemicrowave polarimetry，”Proc.NASA Earth Science Technology Conference，CollegePark，MD，August 2001.。NASA研制的實(shí)現(xiàn)2位量化的數(shù)字相關(guān)技術(shù)以下簡稱NASA方案。
從上述的兩種方案看到，當(dāng)前的數(shù)字相關(guān)器只能夠?qū)崿F(xiàn)1位，1.6位或2位量化的數(shù)字相關(guān)，對(duì)3位量化的數(shù)字相關(guān)卻無能為力，而且存在的一個(gè)很大的缺陷是量化精度不可調(diào)，這就限制了數(shù)字相關(guān)器的使用范圍，因此在當(dāng)前的生產(chǎn)，科研活動(dòng)中，迫切需要一種量化精度高，適用范圍廣且精度可調(diào)的新型數(shù)字相關(guān)器。

發(fā)明內(nèi)容
本發(fā)明的目的是克服上述已有的HUT方案和美國NASA方案量化精度低，精度不可調(diào)的缺點(diǎn)，提供一種可實(shí)現(xiàn)1位，2位，3位數(shù)字相關(guān)的可重新配置的數(shù)字相關(guān)器。
本發(fā)明的目的是這樣實(shí)現(xiàn)的本發(fā)明提供的一種可重新配置的數(shù)字相關(guān)器，包括高速的ADC、數(shù)字相關(guān)電路、數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路；其特征在于，所述的數(shù)字相關(guān)電路可以利用FPGA編程實(shí)現(xiàn)其功能，通過對(duì)FPGA重新配置，實(shí)現(xiàn)從1位到3位的數(shù)字相關(guān)；所述的高速ADC從外部的接收機(jī)接收已經(jīng)過放大和變頻處理的天線單元的模擬信號(hào)，并將這些模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)，轉(zhuǎn)換后的數(shù)字信號(hào)進(jìn)入數(shù)字相關(guān)電路；在數(shù)字相關(guān)電路中，對(duì)數(shù)字信號(hào)按順序進(jìn)行正交解調(diào)和相關(guān)處理，將相關(guān)處理所得到的結(jié)果送入數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路，在數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路中對(duì)數(shù)字信號(hào)進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換，使之成為能夠通過接口傳輸?shù)母袷?，最后在外部接口中按要求順序輸出?shù)字信號(hào)的高位和低位。
所述的高速ADC是指接收速率在100MSPS以上的ADC。
所述的高速ADC的功能是對(duì)輸入的接收機(jī)信號(hào)進(jìn)行采集，并將這些信號(hào)實(shí)現(xiàn)模數(shù)轉(zhuǎn)換。
上述的高速ADC對(duì)輸入的接收機(jī)信號(hào)進(jìn)行采集是通過欠采樣方式進(jìn)行的。
所述的數(shù)字相關(guān)電路由正交解調(diào)模塊和相關(guān)處理模塊組成，正交解調(diào)模塊的功能是對(duì)數(shù)字中頻信號(hào)進(jìn)行正交解調(diào)，生成I/Q數(shù)字信號(hào)，輸入相關(guān)處理模塊，相關(guān)處理模塊再將正交解調(diào)后的I/Q數(shù)字信號(hào)實(shí)現(xiàn)相關(guān)處理。
所述的正交解調(diào)模塊采用數(shù)字移相技術(shù)實(shí)現(xiàn)正交解調(diào)，正交解調(diào)模塊按功能可進(jìn)一步劃分為數(shù)據(jù)格式轉(zhuǎn)換單元、相關(guān)精度選擇單元、延時(shí)移相單元和總線輸出單元；數(shù)據(jù)格式轉(zhuǎn)換單元的作用是將輸入數(shù)據(jù)轉(zhuǎn)換為適合相關(guān)處理的數(shù)據(jù)格式，相關(guān)精度選擇單元的作用是根據(jù)系統(tǒng)精度的要求，選擇有效數(shù)據(jù)的位數(shù)，延時(shí)移相單元是采用數(shù)字移相技術(shù)中的延時(shí)移相方法實(shí)現(xiàn)正交解調(diào)。
所述的相關(guān)處理模塊中的相關(guān)處理包括自相關(guān)處理和互相關(guān)處理，自相關(guān)處理指各個(gè)通道內(nèi)的自相關(guān)，互相關(guān)處理指任意兩個(gè)通道之間所進(jìn)行的互相關(guān)處理。
所述的相關(guān)處理模塊中的數(shù)字相關(guān)方式包括全冗余和最小冗余在內(nèi)的不同的實(shí)現(xiàn)方式，這些不同的實(shí)現(xiàn)方式可以通過對(duì)FPGA的不同配置來實(shí)現(xiàn)。
所述的數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路由數(shù)據(jù)格式轉(zhuǎn)換模塊和外部接口模塊組成，數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路可以利用FPGA來實(shí)現(xiàn)；數(shù)據(jù)格式轉(zhuǎn)換模塊的功能是要將相關(guān)結(jié)果轉(zhuǎn)換為能夠通過接口傳輸?shù)母袷?，外部接口模塊的功能是按要求順序輸出I/Q信號(hào)的高位和低位。
本發(fā)明所述的可重新配置的數(shù)字相關(guān)器的一個(gè)優(yōu)選方案是添加DA數(shù)據(jù)格式轉(zhuǎn)換電路，DA數(shù)據(jù)格式轉(zhuǎn)換電路是將數(shù)字相關(guān)電路中所得到的相關(guān)結(jié)果轉(zhuǎn)換為模擬量，并將轉(zhuǎn)換以后的不同基線的相關(guān)結(jié)果順序輸出，從而能夠在示波器上實(shí)時(shí)觀測(cè)到所有基線的相關(guān)結(jié)果。
本發(fā)明的優(yōu)點(diǎn)在于(1)通過對(duì)數(shù)字相關(guān)電路所在的FPGA進(jìn)行重新配置，可以實(shí)現(xiàn)對(duì)1位，2位和3位的數(shù)字相關(guān)，從而實(shí)現(xiàn)相關(guān)精度可調(diào)的目的。
(2)在高速ADC中，對(duì)接收機(jī)信號(hào)的采集采用了欠采樣技術(shù)，利用該技術(shù)可以在保證信號(hào)不產(chǎn)生頻譜混疊的前提下，用最小的采樣頻率進(jìn)行信號(hào)采集，從而減小后續(xù)數(shù)字相關(guān)電路的吞吐率，降低技術(shù)復(fù)雜度。
(3)利用延時(shí)移相方法實(shí)現(xiàn)數(shù)字移相使得移相電路的結(jié)構(gòu)非常簡單，只需要一級(jí)寄存器就可以實(shí)現(xiàn)。
(4)本發(fā)明所述裝置的優(yōu)選方案添加了DA數(shù)據(jù)格式轉(zhuǎn)換電路，有了該電路，能夠在示波器上實(shí)時(shí)觀測(cè)到所有基線的相關(guān)結(jié)果，便于系統(tǒng)調(diào)試階段的幅度及相位平衡的調(diào)整，以及在進(jìn)行系統(tǒng)試驗(yàn)或應(yīng)用之前驗(yàn)證系統(tǒng)是否工作于正常狀態(tài)。
(5)通過對(duì)FPGA的重新配置，可以根據(jù)實(shí)際天線單元的陣列布局的不同，實(shí)現(xiàn)各種不同相關(guān)方式，其中包括了全冗余和最小冗余方案。
(6)可以根據(jù)系統(tǒng)總體結(jié)構(gòu)的不同，重新配置FPGA，設(shè)計(jì)不同的接口電路，實(shí)現(xiàn)與不同格式和速度的數(shù)據(jù)管理單元的數(shù)據(jù)傳輸。


圖1為本發(fā)明的用于合成孔徑輻射計(jì)上的數(shù)字相關(guān)器基本組成示意2為本發(fā)明的數(shù)字相關(guān)器中8通道全冗余相關(guān)方案電路3為本發(fā)明的數(shù)字相關(guān)器中數(shù)字移相技術(shù)原理4為本發(fā)明的數(shù)字相關(guān)器中數(shù)據(jù)格式轉(zhuǎn)換模塊電路5為本發(fā)明的另一種數(shù)字相關(guān)器的實(shí)施例組成示意圖具體實(shí)施方式
下面參照附圖與實(shí)施例，對(duì)本發(fā)明做進(jìn)一步的描述。
如圖1所示，本實(shí)施例所制作的一個(gè)具體應(yīng)用是在合成孔徑輻射計(jì)上的數(shù)字相關(guān)器。該應(yīng)用在合成孔徑輻射計(jì)的數(shù)字相關(guān)器，由8個(gè)高速的ADC、數(shù)字相關(guān)電路、數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路組成。在本實(shí)施例中，8個(gè)高速ADC分別與對(duì)應(yīng)的數(shù)字相關(guān)電路的輸入端相連接，例如第一路高速ADC與數(shù)字相關(guān)電路的din_i輸入端相連接，數(shù)字相關(guān)電路與數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路相連，數(shù)字相關(guān)電路的使能信號(hào)輸出端w_en與數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路的使能信號(hào)輸入端w_en相連，數(shù)字相關(guān)電路的數(shù)據(jù)輸出端Out 1與數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路的數(shù)據(jù)輸入端dout_32相連。數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路的輸出端與外部電路相連接。
所述的高速ADC的功能是通過欠采樣方式對(duì)輸入的接收機(jī)信號(hào)進(jìn)行采集，并對(duì)這些信號(hào)實(shí)現(xiàn)模數(shù)轉(zhuǎn)換，在本實(shí)施例中可以選用市場(chǎng)上已有的模數(shù)轉(zhuǎn)換器，例如AD9054。由于AD9054的量化精度為8位，而對(duì)于合成孔徑輻射計(jì)來說，3位的精度已經(jīng)能夠滿足系統(tǒng)的要求，因此只需要將AD9054輸出的高4位與數(shù)字相關(guān)電路相連，就能夠保證足夠的輻射測(cè)量精度。按照奈奎斯特頻率的要求，采樣頻率應(yīng)該至少為信號(hào)最高頻率的兩倍以上，才可以避免頻譜混疊。但是對(duì)于帶限信號(hào)而言，采用信號(hào)帶寬兩倍以上的頻率采樣，同樣也可以避免頻譜混疊，這種方法就是欠采樣。本實(shí)施例之所以使用上述的欠采樣方式對(duì)接收機(jī)信號(hào)進(jìn)行采集，是因?yàn)椴捎们凡蓸蛹夹g(shù)可以在保證信號(hào)不產(chǎn)生頻譜混疊的前提下，用最小的采樣頻率進(jìn)行信號(hào)采集，從而可以減小后續(xù)數(shù)字相關(guān)電路的吞吐率，降低了技術(shù)復(fù)雜度。
所述的數(shù)字相關(guān)電路的功能是同時(shí)計(jì)算8個(gè)通道的自相關(guān)和任意兩個(gè)通道的互相關(guān)，數(shù)字相關(guān)電路可以利用FPGA來實(shí)現(xiàn)。在本實(shí)施例中，所述的FPGA可以選用XILINX的Virtex2v1000。如圖1所示，所述的數(shù)字相關(guān)電路有8個(gè)輸入端，分別為din_i、din_i1、din_i2、din_i3、din_i4、din_i5、din_i6、din_i7，它們分別與上述的8路高速ADC相連。
在數(shù)字相關(guān)電路中主要實(shí)現(xiàn)兩個(gè)功能一是對(duì)數(shù)字中頻信號(hào)進(jìn)行正交解調(diào)，二是對(duì)信號(hào)進(jìn)行自相關(guān)和互相關(guān)處理。相應(yīng)的，數(shù)字相關(guān)電路可以分為兩個(gè)模塊，即正交解調(diào)模塊和相關(guān)處理模塊。
在本實(shí)施例中采用數(shù)字移相技術(shù)實(shí)現(xiàn)正交解調(diào)，采用數(shù)字移相技術(shù)的優(yōu)點(diǎn)是避免了原來使用的模擬正交解調(diào)所帶來的系統(tǒng)體積大、重量重及功耗開銷高的缺點(diǎn)。如圖3所示，為本發(fā)明的數(shù)字移相方案的原理圖，從圖中可知，數(shù)字移相技術(shù)可以分為數(shù)據(jù)格式轉(zhuǎn)換、相關(guān)精度選擇、延時(shí)移相和總線輸出等步驟，因此在采用數(shù)字移相技術(shù)的正交解調(diào)模塊中，該模塊可以進(jìn)一步劃分為數(shù)據(jù)格式轉(zhuǎn)換單元、相關(guān)精度選擇單元、延時(shí)移相單元和總線輸出單元。
數(shù)據(jù)格式轉(zhuǎn)換單元的作用是將輸入數(shù)據(jù)轉(zhuǎn)換為適合相關(guān)處理的數(shù)據(jù)格式，這里的數(shù)據(jù)格式轉(zhuǎn)換主要是指在符號(hào)數(shù)和無符號(hào)數(shù)之間的格式轉(zhuǎn)換，在本實(shí)施例中，輸入數(shù)據(jù)是符號(hào)數(shù)，符號(hào)數(shù)需要轉(zhuǎn)換成無符號(hào)數(shù)用來進(jìn)行精度選擇，延時(shí)及總線合成。
相關(guān)精度選擇單元的作用是根據(jù)系統(tǒng)精度的要求，選擇有效數(shù)據(jù)的位數(shù)。相關(guān)精度選擇的原理是FPGA選擇不同的管腳作為有效輸入信號(hào)，所有的AD輸出都連接到FPGA，但FPGA按照精度要求選擇不同數(shù)目的管腳進(jìn)行相關(guān)處理。根據(jù)本發(fā)明的要求，本發(fā)明能夠?qū)崿F(xiàn)1-3位的數(shù)字相關(guān)，而對(duì)于具體的系統(tǒng)而言，系統(tǒng)精度要求是不一樣的，可以是1位、2位或3位有效數(shù)據(jù)，位數(shù)越多，系統(tǒng)的精度越高。相關(guān)精度選擇單元可以根據(jù)不同的系統(tǒng)要求選擇精度，使得本發(fā)明具有廣泛的適用性。相關(guān)精度選擇單元功能的實(shí)現(xiàn)是通過對(duì)FPGA編程來實(shí)現(xiàn)的，一旦選定了一定的精度，在一個(gè)任務(wù)周期內(nèi)相關(guān)精度就不能改變。若要改變相關(guān)精度，則應(yīng)在一個(gè)任務(wù)周期結(jié)束以后，對(duì)FPGA重新進(jìn)行配置，以調(diào)整精度。3位數(shù)字相關(guān)是本發(fā)明對(duì)現(xiàn)有技術(shù)的一個(gè)改進(jìn)，現(xiàn)有的HUT方案和NASA方案只能夠?qū)崿F(xiàn)1位、1.6位或2位量化的數(shù)字相關(guān)，本發(fā)明的3位數(shù)字相關(guān)能夠提供比1位和2位數(shù)字相關(guān)更高的輻射測(cè)量精度。
延時(shí)移相單元是采用數(shù)字移相技術(shù)的正交解調(diào)模塊的核心部分，延時(shí)移相是數(shù)字移相技術(shù)中的一種方法，它的原理是合理選擇延時(shí)電路的時(shí)鐘頻率，使得一個(gè)時(shí)鐘周期正好可以將輸入信號(hào)的中心頻率產(chǎn)生1/4周期的延時(shí)，因此當(dāng)需要移相的數(shù)字信號(hào)延時(shí)一個(gè)時(shí)鐘周期后，信號(hào)相位也就正好改變1/4周期。采用延時(shí)移相方法實(shí)現(xiàn)數(shù)字移相的優(yōu)點(diǎn)是移相電路的結(jié)構(gòu)非常簡單，只需要一級(jí)寄存器就可以實(shí)現(xiàn)，從而簡化了系統(tǒng)的復(fù)雜度。通過上述的延時(shí)移相方法實(shí)現(xiàn)了正交解調(diào)，解調(diào)產(chǎn)生了同相(I)和正交(Q)信號(hào)分量，將I/Q信號(hào)合成一路總線，通過總線輸出單元輸出，再進(jìn)行后續(xù)的相關(guān)處理。合成總線的目的是避免后面相關(guān)部分的連線過于復(fù)雜。
相關(guān)處理模塊的功能是將前述經(jīng)過正交解調(diào)后的I/Q數(shù)字信號(hào)實(shí)現(xiàn)相關(guān)處理。相關(guān)處理包括自相關(guān)和互相關(guān)，這里的自相關(guān)是指8個(gè)通道的自相關(guān)，互相關(guān)是指任意兩個(gè)通道之間的互相關(guān)。在本發(fā)明中，數(shù)字相關(guān)可以有不同的實(shí)現(xiàn)方案，如最小冗余方案和全冗余方案。將8個(gè)通道中的任意兩個(gè)進(jìn)行組合，共有C82=28]]>種組合方式，這種方法就叫做全冗余。8個(gè)天線一維排列，形成不問斷的基線只能到23，也就是在28種組合中選擇特定的23種組合，這種方法就是最小冗余。采用最小冗余方案可以實(shí)現(xiàn)功能，但精度不高，采用全冗余方案，精度高，但相應(yīng)的開銷也比較大。根據(jù)實(shí)際需要，通過對(duì)FPGA編程可以實(shí)現(xiàn)最小冗余或全冗余。
下面結(jié)合圖2對(duì)其做進(jìn)一步的詳細(xì)說明，如圖2所示為8通道全冗余相關(guān)電路圖。在該實(shí)施例中，要對(duì)8路輸入信號(hào)進(jìn)行1路自相關(guān)處理，同時(shí)對(duì)8路輸入信號(hào)中的任意兩路進(jìn)行互相關(guān)處理，因此在整個(gè)電路中有1個(gè)自相關(guān)器和28個(gè)互相關(guān)器，在圖中自相關(guān)器是標(biāo)號(hào)為base line_dc的相關(guān)器，互相關(guān)器是標(biāo)號(hào)從base line_dc1至base line_dc28的相關(guān)器。在本實(shí)施例中只進(jìn)行了1路自相關(guān)，而不是8路自相關(guān)，進(jìn)行8路自相關(guān)的目的是檢測(cè)8個(gè)通道的幅度平衡，同時(shí)也可以通過8路平均，提高自相關(guān)的精度。由于在本實(shí)施例的具體要求中只需要1路自相關(guān)，未要求8路自相關(guān)，因此在圖2中只對(duì)8路信號(hào)進(jìn)行了1路自相關(guān)處理，但實(shí)際上8個(gè)通道的自相關(guān)應(yīng)該與1路自相關(guān)處理基本相同，用同樣的方法可以實(shí)現(xiàn)8路自相關(guān)。在圖中還有標(biāo)號(hào)為integrate time的積分時(shí)間控制電路，它是用計(jì)數(shù)器實(shí)現(xiàn)的，其作用是控制積分時(shí)間，它是決定輻射測(cè)量精度的決定因素之一，它的一路輸出進(jìn)入標(biāo)號(hào)為pulse_shaping_1period的做脈沖整形電路。脈沖整形電路的作用是將輸入的任意寬度的正脈沖整形為一個(gè)時(shí)鐘周期的正脈沖，無論相關(guān)積分時(shí)間如何改變，該電路可以在積分時(shí)間控制電路產(chǎn)生上升沿時(shí)，生成一個(gè)時(shí)鐘周期的正脈沖，該脈沖將前一個(gè)積分時(shí)間內(nèi)相關(guān)所得的結(jié)果鎖存；積分時(shí)間控制電路觸發(fā)基線選擇器，以便在后續(xù)步驟中可以將積分結(jié)果順序輸出；同時(shí)，脈沖整形電路與各個(gè)相關(guān)器的rsl輸入端相連，脈沖整形電路產(chǎn)生的脈沖將所有的相關(guān)器重新復(fù)位，以進(jìn)行下一個(gè)周期的相關(guān)和積分。圖中還有一29路的多路選擇器，多路選擇器的接入端標(biāo)號(hào)是從d0至d28。信號(hào)經(jīng)過譯碼器后連入相關(guān)器，其中第一路信號(hào)要做自相關(guān)處理，故第一路信號(hào)通過譯碼器后分成兩路連入自相關(guān)器base line_dc，一路連入相關(guān)器的In1接口，另一路連入相關(guān)器的In2接口，這兩路相同的信號(hào)在自相關(guān)器中做自相關(guān)處理，自相關(guān)處理結(jié)束以后，自相關(guān)器base line_dc的輸出端與多路選擇器的d0輸入端相連。第一路信號(hào)除了做自相關(guān)處理外還要做互相關(guān)處理，該路信號(hào)要與其他7路信號(hào)做互相關(guān)，第一路信號(hào)分別接入互相關(guān)器base line_dc1至互相關(guān)器base line_dc7的In1接口，這些互相關(guān)器的In2接口分別與第二，第三，第四，第五，第六，第七，第八路信號(hào)相連接，從而在這些互相關(guān)器中實(shí)現(xiàn)第一路信號(hào)與其他七路信號(hào)間的互相關(guān)操作，這些互相關(guān)器的輸出端分別與多路選擇器的d1至d7輸入端連接。對(duì)第二路信號(hào)，無需做自相關(guān)處理，只有互相關(guān)處理。因?yàn)榈诙沸盘?hào)與第一路信號(hào)間的互相關(guān)處理已經(jīng)實(shí)現(xiàn)，故第二路信號(hào)只需與第三，第四，第五，第六，第七，第八路信號(hào)做互相關(guān)處理，這些互相關(guān)處理分別在互相關(guān)器base line_dc8至baseline_dc13中實(shí)現(xiàn)，第二路信號(hào)分別接入上述相關(guān)器的In1接口，這些互相關(guān)器的In2接口分別與第三，第四，第五，第六，第七，第八路信號(hào)相連接，這些不同的信號(hào)在互相關(guān)器中做互相關(guān)操作，所得結(jié)果分別輸出到多路選擇器的d8至d13輸入端。對(duì)于第三，第四，第五，第六，第七，第八路信號(hào)的處理與第二路信號(hào)相類似，都只有互相關(guān)處理。第三路信號(hào)連入互相關(guān)器base line_dc14至base line_dc18的In1接口，這些互相關(guān)器的In2接口分別與第四，第五，第六，第七，第八路信號(hào)相連接，不同的信號(hào)在互相關(guān)器中做互相關(guān)操作，所得結(jié)果分別輸出到多路選擇器的d14至d18輸入端。第四路信號(hào)連入互相關(guān)器base line_dc19至base line_dc22的In1接口，這些互相關(guān)器的In2接口分別與第五，第六，第七，第八路信號(hào)相連接，不同的信號(hào)在互相關(guān)器中做互相關(guān)操作，所得結(jié)果分別輸出到多路選擇器的d19至d22輸入端。第五路信號(hào)連入互相關(guān)器base line_dc23至base line_dc25的In1接口，這些互相關(guān)器的In2接口分別與第六，第七，第八路信號(hào)相連接，不同的信號(hào)在互相關(guān)器中做互相關(guān)操作，所得結(jié)果分別輸出到多路選擇器的d23至d25輸入端。第六路信號(hào)連入互相關(guān)器base line_dc26至base line_dc27的In1接口，這些互相關(guān)器的In2接口分別與第七，第八路信號(hào)相連接，不同的信號(hào)在互相關(guān)器中做互相關(guān)操作，所得結(jié)果分別輸出到多路選擇器的d26至d27輸入端。第七路信號(hào)連入互相關(guān)器baseline_dc28的In1接口，該互相關(guān)器的In2接口與第八路信號(hào)相連接，不同的信號(hào)在互相關(guān)器中做互相關(guān)操作，所得結(jié)果輸出到多路選擇器的d28輸入端。多路選擇器的29個(gè)輸入端分別是1路自相關(guān)產(chǎn)生的信號(hào)和28路互相關(guān)產(chǎn)生的信號(hào)。此外多路選擇器還有一個(gè)選擇信號(hào)輸入端sel，它與基線選擇器相連接，其作用是對(duì)多路選擇器的輸出進(jìn)行選擇。相關(guān)處理所得的結(jié)果最后通過總線輸出。基線選擇器還有一w_en輸出端，w_en是格式轉(zhuǎn)化輸出的使能信號(hào)，在相關(guān)結(jié)束后，該信號(hào)觸發(fā)后面的格式轉(zhuǎn)換電路，使相關(guān)結(jié)果順序輸出。
經(jīng)過正交解調(diào)和相關(guān)處理以后，數(shù)字相關(guān)電路中的工作大致已經(jīng)完成，下面進(jìn)入數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路。
數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路是用同一片F(xiàn)PGA來實(shí)現(xiàn)的，本實(shí)施例選用的FPGA為XILINX的Virtex2v1000。數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路按照功能可以劃分為兩個(gè)模塊，分別為數(shù)據(jù)格式轉(zhuǎn)換模塊和外部接口模塊。
在上一步相關(guān)所得的結(jié)果的精度通常比較高，甚至可以達(dá)到30～40位，而實(shí)際需要的精度通常不會(huì)超過16位，因此在數(shù)據(jù)輸出之前先要進(jìn)行格式轉(zhuǎn)換。在前述的數(shù)字相關(guān)電路中有一數(shù)據(jù)格式轉(zhuǎn)換單元，該單元與此處的數(shù)據(jù)格式轉(zhuǎn)換模塊相比，雖然名稱類似且都實(shí)現(xiàn)數(shù)據(jù)格式轉(zhuǎn)換的功能，但它們的應(yīng)用環(huán)境或者說作用是不一樣的。前述的數(shù)據(jù)格式轉(zhuǎn)換單元的作用是將輸入數(shù)據(jù)的格式轉(zhuǎn)換為適合相關(guān)處理的數(shù)據(jù)格式，而數(shù)據(jù)格式轉(zhuǎn)換模塊是要將相關(guān)結(jié)果轉(zhuǎn)換為能夠通過接口傳輸?shù)母袷健?br> 數(shù)據(jù)格式轉(zhuǎn)換的原理是將相關(guān)結(jié)果的I/Q信號(hào)保留高16位，對(duì)低位數(shù)據(jù)直接截?cái)?，然后按?位數(shù)據(jù)接口的要求順序輸出I/Q信號(hào)的高位和低位。
如圖4所示，為數(shù)據(jù)格式轉(zhuǎn)換模塊的電路圖。在該電路中有寄存器、多路選擇器和2位計(jì)數(shù)器。在該模塊中有5個(gè)寄存器，第一寄存器的作用是存放I信號(hào)的高位，第二寄存器的作用是存放I信號(hào)的低位，第三寄存器的作用是存放Q信號(hào)的高位，第四寄存器的作用是存放Q信號(hào)的低位，第五寄存器一端與2位計(jì)數(shù)器相連，另一端與多路選擇器相連，其作用是對(duì)2位計(jì)數(shù)器產(chǎn)生的選通信號(hào)產(chǎn)生一個(gè)延時(shí)，從而保證在多路選擇器輸入數(shù)據(jù)有效時(shí)，才輸出數(shù)據(jù)。本發(fā)明的實(shí)施例中需要輸出的I/Q信號(hào)各16位，共32位，通過8位接口傳輸時(shí)，需要4個(gè)時(shí)鐘周期才可以傳輸完畢，2位計(jì)數(shù)器的功能是分別選擇32位數(shù)據(jù)中的8位數(shù)據(jù)，使數(shù)據(jù)按特定順序傳輸出去。寄存器的輸出端與多路選擇器相連接，I信號(hào)的高位所在的存儲(chǔ)器與多路選擇器的d0輸入端相連，I信號(hào)的低位所在的存儲(chǔ)器與多路選擇器的d1輸入端相連，Q信號(hào)的高位所在的存儲(chǔ)器與多路選擇器的d2輸入端相連，Q信號(hào)的低位所在的存儲(chǔ)器與多路選擇器的d3輸入端相連，在2位計(jì)數(shù)器的作用下，多路選擇器將I/Q信號(hào)的高16位保留，低位截?cái)唷?br> I/Q信號(hào)在數(shù)據(jù)格式轉(zhuǎn)換以后進(jìn)入外部接口模塊，該外部接口模塊為8位數(shù)據(jù)接口，它的功能是按要求順序輸出I/Q信號(hào)的高位和低位。
參考圖5，另一實(shí)施例制作的3位量化合成孔徑輻射計(jì)數(shù)字相關(guān)器，在上述的數(shù)字相關(guān)器的基礎(chǔ)上增加DA數(shù)據(jù)格式轉(zhuǎn)換電路；在保證數(shù)據(jù)通過數(shù)據(jù)接口傳輸?shù)耐瑫r(shí)，還可以增加DA數(shù)據(jù)格式轉(zhuǎn)換功能。
所述的DA數(shù)據(jù)格式轉(zhuǎn)換電路可以用型號(hào)為AD9760的數(shù)模轉(zhuǎn)換器來實(shí)現(xiàn)，該數(shù)模轉(zhuǎn)換器有兩個(gè)輸入端，其標(biāo)號(hào)分別為data_dc和slice_select，其中的data_dc輸入端與前述的數(shù)字相關(guān)電路的out1輸出端相連，slice_select輸入端則與數(shù)字相關(guān)電路的slice_select1相連；該數(shù)模轉(zhuǎn)換器有兩個(gè)輸出端，分別為da1和da2，分別輸出可見度函數(shù)的實(shí)部與虛部。
所述的DA數(shù)據(jù)格式轉(zhuǎn)換電路的具體功能是將數(shù)字相關(guān)電路中所得到的相關(guān)結(jié)果轉(zhuǎn)換為模擬量，并將轉(zhuǎn)換以后的不同基線的相關(guān)結(jié)果順序輸出，從而能夠在示波器上實(shí)時(shí)觀測(cè)到所有基線的相關(guān)結(jié)果，便于系統(tǒng)調(diào)試階段的幅度及相位平衡的調(diào)整，以及系統(tǒng)試驗(yàn)和應(yīng)用時(shí)驗(yàn)證系統(tǒng)是否工作于正常狀態(tài)。利用已有的AD9760就能完成上述的功能。
權(quán)利要求
1.一種可重新配置的數(shù)字相關(guān)器，包括高速的ADC、數(shù)字相關(guān)電路、數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路；其特征在于，所述的數(shù)字相關(guān)電路利用FPGA編程實(shí)現(xiàn)其功能，通過對(duì)FPGA重新配置，實(shí)現(xiàn)從1位到3位的數(shù)字相關(guān)；所述的高速ADC從外部的接收機(jī)接收已經(jīng)過放大和變頻處理的天線單元的模擬信號(hào)，并將這些模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)，轉(zhuǎn)換后的數(shù)字信號(hào)進(jìn)入數(shù)字相關(guān)電路；在數(shù)字相關(guān)電路中，對(duì)數(shù)字信號(hào)按順序進(jìn)行正交解調(diào)和相關(guān)處理，將相關(guān)處理所得到的結(jié)果送入數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路，在數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路中對(duì)數(shù)字信號(hào)進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換，使之成為能夠通過接口傳輸?shù)母袷?，并按要求順序輸出?shù)字信號(hào)的高位和低位。
2.根據(jù)權(quán)利要求1所述的一種可重新配置的數(shù)字相關(guān)器，其特征在于，還包括DA數(shù)據(jù)格式轉(zhuǎn)換電路，該DA數(shù)據(jù)格式轉(zhuǎn)換電路是將數(shù)字相關(guān)電路中所得到的相關(guān)結(jié)果轉(zhuǎn)換為模擬量，并將轉(zhuǎn)換以后的不同基線的相關(guān)結(jié)果順序輸出，在示波器上實(shí)時(shí)觀測(cè)所有基線的相關(guān)結(jié)果。
3.根據(jù)權(quán)利要求1或2所述的一種可重新配置的數(shù)字相關(guān)器，其特征在于，所述的高速ADC是指采樣速率在100MSPS以上的ADC。
4.根據(jù)權(quán)利要求1或2所述的一種可重新配置的數(shù)字相關(guān)器，其特征在于，所述的高速ADC的功能是對(duì)輸入的接收機(jī)信號(hào)進(jìn)行采集，并將這些信號(hào)實(shí)現(xiàn)模數(shù)轉(zhuǎn)換。
5.根據(jù)權(quán)利要求1或2所述的一種可重新配置的數(shù)字相關(guān)器，其特征在于，所述的數(shù)字相關(guān)電路由正交解調(diào)模塊和相關(guān)處理模塊組成，正交解調(diào)模塊的功能是對(duì)數(shù)字中頻信號(hào)進(jìn)行正交解調(diào)，生成I/Q數(shù)字信號(hào)，相關(guān)處理模塊的功能是將正交解調(diào)后的I/Q數(shù)字信號(hào)實(shí)現(xiàn)相關(guān)處理。
6.根據(jù)權(quán)利要求5所述的一種可重新配置的數(shù)字相關(guān)器，其特征在于，所述的正交解調(diào)模塊采用數(shù)字移相技術(shù)實(shí)現(xiàn)正交解調(diào)，正交解調(diào)模塊按功能進(jìn)一步劃分為數(shù)據(jù)格式轉(zhuǎn)換單元、相關(guān)精度選擇單元、延時(shí)移相單元和總線輸出單元；數(shù)據(jù)格式轉(zhuǎn)換單元的作用是將輸入數(shù)據(jù)轉(zhuǎn)換為適合相關(guān)處理的數(shù)據(jù)格式，相關(guān)精度選擇單元的作用是根據(jù)系統(tǒng)精度的要求，選擇有效數(shù)據(jù)的位數(shù)，延時(shí)移相單元是采用數(shù)字移相技術(shù)中的延時(shí)移相方法實(shí)現(xiàn)正交解調(diào)。
7.根據(jù)權(quán)利要求5所述的一種可重新配置的數(shù)字相關(guān)器，其特征在于，所述的相關(guān)處理模塊中的相關(guān)處理包括自相關(guān)處理和互相關(guān)處理，自相關(guān)處理是在各自通道內(nèi)進(jìn)行，互相關(guān)處理指任意兩個(gè)通道之間的互相關(guān)處理。
8.根據(jù)權(quán)利要求5所述的一種可重新配置的數(shù)字相關(guān)器，其特征在于，所述的相關(guān)處理模塊中的數(shù)字相關(guān)方式包括全冗余和最小冗余在內(nèi)的不同的實(shí)現(xiàn)方式，這些不同的實(shí)現(xiàn)方式通過對(duì)FPGA的不同配置來實(shí)現(xiàn)。
9.根據(jù)權(quán)利要求1或2所述的一種可重新配置的數(shù)字相關(guān)器，其特征在于，所述的數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路由數(shù)據(jù)格式轉(zhuǎn)換模塊和外部接口模塊組成，數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路采用FPGA；數(shù)據(jù)格式轉(zhuǎn)換模塊的功能是要將相關(guān)結(jié)果轉(zhuǎn)換為能夠通過接口傳輸?shù)母袷?，外部接口模塊的功能是按要求順序輸出I/Q信號(hào)的高位和低位。
全文摘要
本發(fā)明公開一種可重新配置的數(shù)字相關(guān)器，包括高速ADC、數(shù)字相關(guān)電路、數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路；其中數(shù)字相關(guān)電路利用FPGA編程，通過對(duì)FPGA重新配置，可實(shí)現(xiàn)從1位到3位的數(shù)字相關(guān)；高速ADC接收經(jīng)放大和變頻處理的模擬信號(hào)，并將模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)，轉(zhuǎn)換后的數(shù)字信號(hào)進(jìn)入數(shù)字相關(guān)電路；數(shù)字相關(guān)電路對(duì)數(shù)字信號(hào)按順序進(jìn)行正交解調(diào)和相關(guān)處理，將相關(guān)處理結(jié)果送入數(shù)據(jù)格式轉(zhuǎn)換和外部接口電路，接著對(duì)數(shù)字信號(hào)進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換，成為能夠通過接口傳輸?shù)母袷?，按要求順序輸出?shù)字信號(hào)的高位和低位。本發(fā)明可根據(jù)系統(tǒng)總體結(jié)構(gòu)的不同，重新配置FPGA，設(shè)計(jì)不同的接口電路，實(shí)現(xiàn)與不同格式和速度的數(shù)據(jù)管理單元的數(shù)據(jù)傳輸。
文檔編號(hào)H04B7/185GK1749774SQ20041007395
公開日2006年3月22日 申請(qǐng)日期2004年9月17日 優(yōu)先權(quán)日2004年9月17日
發(fā)明者閻敬業(yè), 吳季, 姜景山 申請(qǐng)人:中國科學(xué)院空間科學(xué)與應(yīng)用研究中心