專利名稱：移動(dòng)通信終端裝置、可變?cè)鲆娣糯箅娐泛驮鲆婵刂齐娐返闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及例如適于與W-CDMA系統(tǒng)、PHS(個(gè)人手持電話系統(tǒng))電話、或者配有無線通信功能的PDA(個(gè)人數(shù)字(數(shù)據(jù))助理)兼容的移動(dòng)電話的移動(dòng)通信終端裝置、可變?cè)鲆娣糯笃麟娐泛驮鲆婵刂齐娐贰?br> 背景技術(shù)：
諸如典型的蜂窩終端等的移動(dòng)通信終端裝置使用A/D轉(zhuǎn)換器將由天線接收的RF接收信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并且在使用數(shù)據(jù)解調(diào)器執(zhí)行解調(diào)之后經(jīng)由數(shù)字信號(hào)處理提供音頻輸出和數(shù)據(jù)輸出。圖9是示出這種移動(dòng)通信終端裝置的典型接收電路的方框圖。
如附圖所示，在接收電路上，由天線110接收的RF接收信號(hào)被RF電路100根據(jù)來自CPU 103的RF電路控制信號(hào)轉(zhuǎn)換成基帶信號(hào)。此后，在基帶信號(hào)被A/D轉(zhuǎn)換器101轉(zhuǎn)換成數(shù)字信號(hào)之后，作為數(shù)字信號(hào)經(jīng)由數(shù)據(jù)解調(diào)器102提供給DSP(數(shù)字信號(hào)處理器)104。基于存儲(chǔ)在諸如ROM和RAM等的存儲(chǔ)裝置105中的數(shù)據(jù)而對(duì)提供給DSP 104的信號(hào)進(jìn)行信號(hào)處理，并且作為音頻等經(jīng)由D/A轉(zhuǎn)換器108從諸如揚(yáng)聲器109的輸出裝置輸出。在被A/D轉(zhuǎn)換器106轉(zhuǎn)換成數(shù)字信號(hào)之后，由DSP對(duì)從麥克風(fēng)107等輸入的音頻信號(hào)進(jìn)行信號(hào)處理，然后經(jīng)由調(diào)制器和發(fā)射電路(未示出)從天線110發(fā)射。
典型地，蜂窩系統(tǒng)中，天線110上接收的電功率電平的動(dòng)態(tài)范圍是80dB至100dB，因此，在A/D轉(zhuǎn)換器101上相對(duì)于此適宜的輸入電平是理想的。即，由A/D轉(zhuǎn)換器消耗的電流根據(jù)要轉(zhuǎn)換的范圍的大小而增加。這指的是如果天線的接收功率電平按原樣(as is)輸入給A/D轉(zhuǎn)換器101，則A/D轉(zhuǎn)換器101需要具有非常寬的動(dòng)態(tài)范圍。因此，隨著范圍這樣擴(kuò)大，需要大的功率消耗，這實(shí)際上降低了接收機(jī)的有用性。
因此，通過使用在這個(gè)通用的接收機(jī)上的所謂的自動(dòng)增益控制電路(AGC電路)，將具有在寬范圍上的電平分布的接收信號(hào)以適宜的電平發(fā)送給A/D轉(zhuǎn)換器101。結(jié)果，這就帶來了具有更高有效性的設(shè)計(jì)，其中降低了A/D轉(zhuǎn)換器101上必需的動(dòng)態(tài)范圍，并降低了接收機(jī)整體耗費(fèi)的電能，同時(shí)在AGC電路上只耗費(fèi)少量的電能。
上述的AGC電路典型地包括用于改變作為控制信號(hào)提供的電壓以控制增益的模擬控制類型電路(VGA電路電壓受控制的增益放大器)。但是，近年來，提供數(shù)字?jǐn)?shù)據(jù)作為控制信號(hào)以便以離散的方式控制增益的數(shù)字控制類型電路(PGA電路可編程增益放大器)已經(jīng)變得眾所周知。
圖10中示出了由使用這種PGA來執(zhí)行增益控制的RF電路構(gòu)成的方向轉(zhuǎn)換接收機(jī)(DCR)的結(jié)構(gòu)。在采用Ich和Qch的混頻器113上，這個(gè)DCR使用天線110上接收的頻率相同的本振頻率來對(duì)基帶信號(hào)執(zhí)行直接轉(zhuǎn)換。然后，由排列為很多級(jí)的PGA組114控制增益。
這種DCR可以容易地放進(jìn)高度集成IC的形式，使得有可能降低外圍部件的數(shù)目，因此，這種接收方法近年來已被特別地關(guān)注。借助于這種DCR接收方法，接收機(jī)的增益轉(zhuǎn)換僅對(duì)于基帶頻率或者對(duì)于FR頻率和基帶頻率執(zhí)行，因?yàn)樵谥蓄l(IF)中不使用。在圖10中示出的例子中，所有增益轉(zhuǎn)換都使用基帶信號(hào)執(zhí)行。即，使用四級(jí)PGA組114，基于由CPU 103提供的增益控制信號(hào)，來執(zhí)行反饋控制，以對(duì)從混頻器113輸入的基帶信號(hào)施加適當(dāng)?shù)脑鲆?。因此，有可能調(diào)整輸出給A/D轉(zhuǎn)換器101的信號(hào)電平。
圖11中示出了典型PGA電路的例子。為了控制PGA組114，在圖11中，首先將所謂的三線數(shù)據(jù)(時(shí)鐘、數(shù)據(jù)、鎖存)信號(hào)提供給增益控制電路115。然后，增益控制電路115基于這個(gè)信號(hào)將規(guī)定的增益控制信息提供給每級(jí)的PGA電路。由于這種PGA電路的優(yōu)點(diǎn)為增益方面的變化可以是離散的，所以有可能通過用MOS開關(guān)轉(zhuǎn)換而用作可變?cè)鲆娣糯笃?，例如，用于運(yùn)算放大器的負(fù)反饋放大器的反饋電路。
借助于這種方法有可能以非常低的價(jià)格實(shí)現(xiàn)接收機(jī)，因?yàn)槭褂冒雽?dǎo)體電路進(jìn)行集成是很直接的。因此，在很多情況下，有可能用耗費(fèi)很少功率、具有高級(jí)溫度特性并具有寬的動(dòng)態(tài)范圍等的電路，來實(shí)現(xiàn)具有非常理想的電路特性的接收機(jī)。此外，每個(gè)PGA例如能夠使用在運(yùn)算放大器和開關(guān)中使用的阻抗值的結(jié)合，而以1dB步長改變?cè)鲆?。此外，任意的增益轉(zhuǎn)換，如使用控制信號(hào)將增益從例如最小增益一次就改變到最大增益，也是可能的。
但是，在PGA電路在這種可變?cè)鲆娣糯笃髦惺褂玫那闆r下，出現(xiàn)在增益轉(zhuǎn)換時(shí)，在輸出端上產(chǎn)生陡峭的DC波動(dòng)的問題，使得PGA電路進(jìn)入飽和狀態(tài)。即，當(dāng)PGA組114被控制以給出大增益時(shí)，PGA組114每級(jí)自身的DC偏移(offset)電壓也被放大。因此，輸出DC電平達(dá)到參考電壓電平(VDD電平)或者地電平(GND電平)，使得PGA電路進(jìn)入飽和狀態(tài)。在這個(gè)飽和狀態(tài)期間，不能期望PGA電路正常運(yùn)行。
因此，如圖11所示，在這個(gè)PGA電路上提供了DC反饋電路116。這個(gè)DC反饋電路116檢測輸出信號(hào)的直流分量(DC分量)，將其轉(zhuǎn)換為負(fù)相(negative phase)，并且在加法器117上對(duì)輸入信號(hào)執(zhí)行加法處理(負(fù)反饋)。作為這樣的結(jié)果，有可能偏移自身的DC偏移電壓的波動(dòng)分量，使PGA電路上的直流電流值穩(wěn)定，并且可以防止PGA電路進(jìn)入飽和狀態(tài)的不便。
在例如，用圖10中示出的DCR接收機(jī)的基帶電路作為如圖13所示的PGA電路系統(tǒng)的情況下，有必要將用作DC反饋電路116的低通濾波器的截止頻率設(shè)置為非常低的值。即，有必要確保在從輸入端到輸出端的信號(hào)的傳輸特性中，避免在基帶放大器中低頻分量的下降(dropping)。這是因?yàn)樵谖磳⒔刂诡l率設(shè)置為非常低的值的情況下，在從輸入信號(hào)到輸出信號(hào)的傳輸特性中低頻分量的下降達(dá)到對(duì)于基帶放大器來說不被允許的電平。
但是，DC反饋電路116的截止頻率的電平和DC反饋電路116的時(shí)間常數(shù)之間的相互關(guān)系是個(gè)折衷。這就是說，存在這樣的問題，即當(dāng)截止頻率設(shè)置得越低時(shí)，時(shí)間常數(shù)就變得越大，使得延遲了DC電壓中的波動(dòng)(DC電壓波動(dòng))收斂之前的時(shí)間，即DC電壓收斂的時(shí)間。也就是說，盡管在執(zhí)行增益轉(zhuǎn)換的情況下，DC電壓主要以這個(gè)定時(shí)波動(dòng)，但是在截止頻率被設(shè)置為低的情況下，在這個(gè)DC電壓波動(dòng)收斂到原始DC電壓之前需要很長的一段時(shí)間。此外，在增益轉(zhuǎn)換時(shí)PGA增益從相對(duì)低的狀態(tài)切換到最大增益附近的情況下，或者在具有對(duì)輸出有實(shí)質(zhì)性影響的部分(如多級(jí)PGA電路等的第一級(jí))改變?cè)鲆娴那闆r下，如圖12所示，DC電平臨時(shí)飽和，而后逐漸地發(fā)生DC收斂。由于不可能實(shí)現(xiàn)對(duì)這個(gè)DC電壓收斂時(shí)間來說適宜的輸出，所以輸出信號(hào)碼元會(huì)消失，并且根據(jù)情況，有可能在誤碼率(BER)方面出現(xiàn)惡化。
為了縮短這個(gè)DC電壓收斂時(shí)間，如圖14所示，在轉(zhuǎn)換增益的定時(shí)，將波段轉(zhuǎn)換信號(hào)提供給DC反饋電路116，并且施加控制，以便在PGA增益轉(zhuǎn)換時(shí)，將設(shè)置為低值的截止頻率到這時(shí)臨時(shí)切換到高值截止頻率。因此，如圖15所示，有可能使DC電壓收斂時(shí)間更短，因?yàn)橛锌赡芘R時(shí)降低DC反饋電路116的時(shí)間常數(shù)。
在日本專利申請(qǐng)公布(KOKAI)No.2001-36358中公開的可變?cè)鲆娣糯笃飨到y(tǒng)作為PGA電路的相關(guān)技術(shù)是公知的。
日本專利申請(qǐng)公布(KOKAI)No.2001-36358。
但是，在這種方法中，即使有可能縮短增益轉(zhuǎn)換時(shí)間，如圖15所示，也不能避免瞬時(shí)中斷DC電壓波動(dòng)的電平，并且很難徹底避免碼元完全消失。
此外，如圖16所示，一種在PGA組114的輸出端上安排采樣/保持電路118的方法已經(jīng)被認(rèn)為是用于避免瞬時(shí)DC電壓電平波動(dòng)中斷的方法。如圖17所示，這種方法是通過保持輸出而抑制DC電平的瞬時(shí)中斷并且對(duì)于某些部分沒有輸出的方法。
在這種方法中，即使有可能使用不輸出來避免電平中斷，在沒有輸出時(shí)，信號(hào)就不被輸出，并且不可能防止碼元的瞬時(shí)消失。
因此，即使有可能通過使用DC反饋穩(wěn)定基帶以縮短反饋電路的時(shí)間常數(shù)或者抑制瞬時(shí)飽和度，也很難避免碼元的瞬時(shí)消失。
圖18中示出了典型使用的PGA的示例。在圖18中，接收機(jī)的PGA的可變寬度取為100dB，使用四級(jí)PGA，每一級(jí)覆蓋25dB。PGA1，PGA2和PGA4僅僅用于25dB波動(dòng)寬度的粗調(diào)，而PGA3是能夠以1dB寬度改變的細(xì)調(diào)PGA。
細(xì)調(diào)PGA的電路與粗調(diào)PGA的電路相比較復(fù)雜。此時(shí)，如圖18所示，每個(gè)PGA的增益設(shè)置是根據(jù)接收信號(hào)電平?jīng)Q定的，并且通過使用來自外部的數(shù)字?jǐn)?shù)據(jù)執(zhí)行控制，可以以A/D輸入電平提供固定的接收功率(-20dBm)，以便獲得該狀態(tài)。
在圖18中，當(dāng)輸入電平是-50dBm時(shí)，在第一級(jí)的PGA1中的變化從高轉(zhuǎn)換到低。第一級(jí)PGA1中的變化是這樣的，使得PGA1的DC偏移中的變化導(dǎo)致在后一級(jí)向前的PGA2中出現(xiàn)較大的放大量。這使得非常容易出現(xiàn)DC波動(dòng)，并且意味著已接收的碼元容易消失。
在將這種接收機(jī)應(yīng)用于例如蜂窩電話的移動(dòng)通信設(shè)備，并假定在這種環(huán)境中使用的情況下，如圖19所示，隨著因所謂的相位調(diào)整(phasing)而導(dǎo)致的接收電平的波動(dòng)，AGC每隔一段時(shí)間就執(zhí)行后面的操作。因此，PGA增益頻繁地變化。此時(shí)，在例如對(duì)于多級(jí)PGA的第一級(jí)(PGA1)頻繁出現(xiàn)增益變化，使得在已接收的功率電平中出現(xiàn)變化的情況下，如圖20中示出的A和B一樣，在-50dBm的跨矩(span)處頻繁地出現(xiàn)增益控制狀態(tài)躍遷，并且接收機(jī)的RF輸出有可能將是這樣的，即頻繁地重復(fù)碼元的消失。

發(fā)明內(nèi)容
為了解決前述的問題，本發(fā)明的目的是提供一種移動(dòng)通信終端設(shè)備、可變?cè)鲆娣糯笃麟娐泛驮鲆婵刂齐娐罚淠軌虮苊馀c在轉(zhuǎn)換PGA電路的增益時(shí)出現(xiàn)的DC電壓波動(dòng)伴隨的輸出碼元消失。
因此，本發(fā)明包括可變?cè)鲆娣糯笃餮b置，其具有多級(jí)連續(xù)安排(串聯(lián)安排)的粗調(diào)可變?cè)鲆娣糯笃骱图?xì)調(diào)可變?cè)鲆娣糯笃?，以便基于由放大器控制的增益來放大和輸出所接收的信?hào)；存儲(chǔ)裝置，用于存儲(chǔ)可變?cè)鲆娣糯笃餮b置的增益控制歷史記錄；以及增益控制裝置，用于基于接收信號(hào)的信號(hào)強(qiáng)度和存儲(chǔ)在存儲(chǔ)裝置中的歷史記錄來控制可變?cè)鲆娣糯笃餮b置的增益，該增益控制裝置以使在輸入側(cè)安排的粗調(diào)可變?cè)鲆娣糯笃鞯脑鲆娌▌?dòng)頻率變得比在輸出側(cè)安排的另一個(gè)可變?cè)鲆娣糯笃鞯脑鲆娌▌?dòng)頻率更低的方式，來單獨(dú)控制每個(gè)可變?cè)鲆娣糯笃鞯脑鲆妗?br> 根據(jù)本發(fā)明，有可能根據(jù)過去的增益控制來執(zhí)行電流增益控制。例如，當(dāng)增益控制具有滯后特性時(shí)，可能以一種適宜的方式，根據(jù)接收信號(hào)的強(qiáng)度中是否存在急劇的變化，是否存在很小的變化，或者接收信號(hào)的強(qiáng)度在升高還是降低，來執(zhí)行隨后的增益控制。此外，因?yàn)榘才旁谠鲆孓D(zhuǎn)換時(shí)容易出現(xiàn)實(shí)質(zhì)性DC電壓波動(dòng)的輸入側(cè)的粗調(diào)可變?cè)鲆娣糯笃鞯脑鲆娌▌?dòng)頻率被降低，所以有可能有效地防止與DC電壓波動(dòng)伴隨的輸出碼元消失。
在本發(fā)明中，優(yōu)選地，增益控制裝置保持都與信號(hào)強(qiáng)度有關(guān)的第一閾值和第二閾值，并且在基于存儲(chǔ)在存儲(chǔ)裝置中的歷史記錄而確定信號(hào)強(qiáng)度超出由第一和第二閾值決定的波動(dòng)寬度的情況下，控制可變?cè)鲆娣糯笱b置的增益。在這種情況下，有可能使用第一和第二閾值來確定接收信號(hào)強(qiáng)度的波動(dòng)寬度，并且根據(jù)接收信號(hào)強(qiáng)度的波動(dòng)寬度來執(zhí)行增益控制。
在本發(fā)明中，優(yōu)選地，由第一閾值和第二閾值決定的波動(dòng)寬度比根據(jù)接收信號(hào)的累積概率分布和擴(kuò)展帶寬之間的關(guān)系獲得的歸一化的接收信號(hào)功率的波動(dòng)寬度更寬。在這種情況下，有可能避免增益因基于擴(kuò)展帶寬和接收信號(hào)功率中的變化的概率分布而經(jīng)常出現(xiàn)的變化而轉(zhuǎn)換。
在本發(fā)明中，優(yōu)選地，存儲(chǔ)裝置存儲(chǔ)緊靠增益控制之前接收信號(hào)強(qiáng)度的波動(dòng)方向作為歷史記錄。此外，增益控制裝置優(yōu)選分級(jí)地檢測在信號(hào)強(qiáng)度的波動(dòng)，獲取存儲(chǔ)在存儲(chǔ)裝置中的波動(dòng)方向，根據(jù)波動(dòng)級(jí)和波動(dòng)方向來控制可變?cè)鲆娣糯笱b置的增益，并且在存儲(chǔ)器裝置中存儲(chǔ)電流波動(dòng)方向。在這種情況下，因?yàn)閮H波動(dòng)方向被存儲(chǔ)在存儲(chǔ)器裝置中，有可能使存儲(chǔ)器裝置的存儲(chǔ)容量最小化，因此，有可能使得電路在尺度和高速兩方面來說都變小。
根據(jù)本發(fā)明，通過降低PGA電路的增益轉(zhuǎn)換的頻率，有可能減少與接收系統(tǒng)中轉(zhuǎn)換增益時(shí)出現(xiàn)的DC電壓波動(dòng)伴隨的輸出碼元消失，所述接收系統(tǒng)用于與W-CDMA系統(tǒng)兼容的移動(dòng)電話、PHS電話、或者諸如配有無線通信功能的PDA的移動(dòng)通信終端。


圖1是示出本發(fā)明實(shí)施例的移動(dòng)電話接收系統(tǒng)的結(jié)構(gòu)的方框圖；圖2是在本發(fā)明實(shí)施例的移動(dòng)電話中提供的PGA電路的方框圖；圖3是示出在本發(fā)明的實(shí)施例中有關(guān)PGA每個(gè)級(jí)的基于輸入給邏輯電路的IN1-IN3的增益組合的示意圖；圖4是在本發(fā)明的實(shí)施例的邏輯電路中定義輸入/輸出的真值表；圖5是示出本發(fā)明實(shí)施例的接收功率的累積概率分布的曲線圖；圖6是示出在本發(fā)明的實(shí)施例中長期接收功率波動(dòng)的曲線圖；圖7是示出在本發(fā)明實(shí)施例的輸入側(cè)PGA的狀態(tài)躍遷的圖；圖8示出本發(fā)明實(shí)施例的邏輯電路的典型電路；圖9是示出在一般移動(dòng)電話中提供的接收機(jī)的結(jié)構(gòu)的方框圖；圖10是示出一般RF電路的結(jié)構(gòu)的方框圖；圖11是示出一般PGA電路的結(jié)構(gòu)的方框圖；圖12是示出在一般增益轉(zhuǎn)換時(shí)輸出直流電壓隨時(shí)間變化的曲線圖；圖13是示出另一個(gè)一般PGA電路的結(jié)構(gòu)的方框圖；圖14是示出另一個(gè)一般PGA電路的結(jié)構(gòu)的方框圖；圖15是示出在一般增益轉(zhuǎn)換時(shí)輸出直流電壓隨時(shí)間變化的曲線圖；圖16是示出添加有采樣/保持電路的一般PGA電路的結(jié)構(gòu)的方框圖；圖17是示出在一般增益轉(zhuǎn)換時(shí)輸出直流電壓隨時(shí)間變化的曲線圖；圖18是示出在本發(fā)明的實(shí)施例中關(guān)于一般PGA組的每個(gè)級(jí)的在增益控制中的增益組合的示意圖；圖19是示出一般接收功率電平隨時(shí)間變化的曲線圖；以及圖20是示出在輸入側(cè)一般PGA的狀態(tài)躍遷的圖。
具體實(shí)施例方式
本發(fā)明能夠應(yīng)用于與W-CDMA(DS-CDMA)系統(tǒng)兼容的移動(dòng)電話或者PGA電路。
(移動(dòng)電話信號(hào)處理概述)圖1是示出本發(fā)明的實(shí)施例的移動(dòng)電話接收系統(tǒng)的結(jié)構(gòu)的方框圖。在圖1中，由天線接收的接收信號(hào)經(jīng)由輸入端子1由低噪聲放大器2放大。在使用正交檢測電路3轉(zhuǎn)換成基帶頻率的同相和正交相位之后，由可編程增益放大器4(PGA電路)對(duì)該信號(hào)進(jìn)行線性放大。
由A/D轉(zhuǎn)換器6將這個(gè)線性放大的接收信號(hào)數(shù)字化。由根乃奎斯特濾波器7對(duì)數(shù)字化的同相和正交相位進(jìn)行規(guī)定的頻帶限制處理。此外，隨后基于由路徑搜索器8檢測到的接收信號(hào)功率而在解擴(kuò)器9上對(duì)頻帶限制后的分量進(jìn)行解擴(kuò)，并且被時(shí)分為多個(gè)不同的發(fā)射傳播時(shí)間的多路徑分量。
然后由瑞克(Rake)合成器10對(duì)這個(gè)時(shí)分后的路徑進(jìn)行相干瑞克合成處理。在這個(gè)瑞克合成處理之后，由去交錯(cuò)電路11進(jìn)行對(duì)數(shù)據(jù)序列去交錯(cuò)處理。然后，作為由信道解碼器12進(jìn)行信道解碼處理(糾錯(cuò)解碼處理)的結(jié)果，這成為可再現(xiàn)的數(shù)據(jù)序列。然后，其經(jīng)由輸出端子13傳送給上層。
(PGA電路結(jié)構(gòu))下面，PGA電路4的方框圖在圖2中示出。這個(gè)PGA電路4包括可變?cè)鲆娣糯笃?1，用于放大由正交檢測電路3使用受可變控制的增益而轉(zhuǎn)換成基帶頻率的接收信號(hào)，并且輸出信號(hào)；增益控制電路22，用于基于三線信號(hào)(數(shù)據(jù)信號(hào)，時(shí)鐘信號(hào)，鎖存信號(hào))可變地控制增益控制放大器21的增益；以及移位寄存器23，用于將從CPU 14提供的構(gòu)成控制信號(hào)的串行數(shù)據(jù)(三線信號(hào)數(shù)據(jù)信號(hào)，時(shí)鐘信號(hào)和鎖存信號(hào))置為并行數(shù)據(jù)形式，以便輸入給增益控制電路22。
可變?cè)鲆娣糯笃?1包括多級(jí)可編程增益放大器(PGA部分)31，其增益受增益控制電路22控制；以及DC反饋電路32，用于檢測來自PGA部分3 1的輸出信號(hào)的直流分量，并且將其轉(zhuǎn)換為負(fù)相以輸出。此外，可變?cè)鲆娣糯笃?1還包括加法器33，用于對(duì)由DC反饋電路32轉(zhuǎn)換成負(fù)相的來自PGA部分31的輸出信號(hào)的正交分量、以及由正交檢測電路3轉(zhuǎn)換成基帶頻率的接收信號(hào)進(jìn)行加法處理，以便形成消除了DC分量中的波動(dòng)的接收信號(hào)，并且將這個(gè)接收信號(hào)提供給PGA部分31。
在這個(gè)實(shí)施例中，PGA部分31是多個(gè)裝置，其是從輸入側(cè)到輸出側(cè)內(nèi)連接安排的(串聯(lián)連接的)具有不同放大寬度的PGA，如粗調(diào)PGA 31a和31b、細(xì)調(diào)PGA 31c以及粗調(diào)PGA 31d。當(dāng)放大輸入信號(hào)時(shí)，PGA 31a、31b和31d中的每一個(gè)都能在“高”和“低”的二鐘類型的增益之間轉(zhuǎn)換。此外，在PGA部分31，信道濾波器34插入在PGA 31a和PGA 31b之間。
增益控制電路22具有PGA解碼器41，用于對(duì)從移位寄存器23輸入的并行信號(hào)進(jìn)行解碼，并且給每個(gè)電路分配這個(gè)信號(hào)作為控制信號(hào)；邏輯電路43，用于根據(jù)從PGA解碼器41輸入的控制信號(hào)來控制粗調(diào)PGA 31a、31b和31d的增益、以及存儲(chǔ)器42，構(gòu)成連接到邏輯電路43的存儲(chǔ)裝置。
PGA解碼器41是這樣的電路，其用于分解來自移位寄存器23的并行信號(hào)的用于精細(xì)調(diào)整的增益控制信號(hào)，并且將其直接發(fā)送給PGA 31c，取粗調(diào)增益控制信號(hào)“高”和“低”作為傳輸給邏輯電路43的IN1至IN3。典型地根據(jù)接收信號(hào)電平在圖3中示出了輸入給邏輯電路43作為IN1至IN3的增益控制信號(hào)的增益組合。
存儲(chǔ)器42是用于由邏輯電路43存儲(chǔ)關(guān)于PGA部分31的增益控制歷史記錄的存儲(chǔ)裝置。在這個(gè)實(shí)施例中，緊接關(guān)于PGA部分31之前的增益控制被作為一位數(shù)據(jù)而存儲(chǔ)。然后，基于此，在關(guān)于PGA部分31的增益控制出現(xiàn)的當(dāng)時(shí)，邏輯電路43確定接收信號(hào)電平的波動(dòng)方向。具體地說，在“H”被存儲(chǔ)在存儲(chǔ)器42中的情況下，確定在先前的增益控制時(shí)，接收信號(hào)的電平正在上升，而在“L”被存儲(chǔ)的情況下，確定接收信號(hào)電平正在下降。在接收信號(hào)電平達(dá)到上限值并且不大于此的情況下，“L”被存儲(chǔ)，并且確定接下來的波動(dòng)方向是向下。此外，在接收信號(hào)電平達(dá)到下限值并且不再低于此的情況下，“H”被存儲(chǔ)，并且確定接下來的波動(dòng)方向是向上。將這個(gè)一位數(shù)據(jù)作為構(gòu)成邏輯電路43的輸出的OUT_M輸入給存儲(chǔ)器42，并且在其中存儲(chǔ)，而且將所存儲(chǔ)的數(shù)據(jù)作為構(gòu)成對(duì)邏輯電路43的輸入數(shù)據(jù)IN_M而從存儲(chǔ)器42輸出。
邏輯電路43是增益控制裝置，用于基于從PGA解碼器41輸入的IN1至IN3和根據(jù)接收信號(hào)的信號(hào)強(qiáng)度(接收信號(hào)電平)而存儲(chǔ)在存儲(chǔ)器42中的歷史記錄，控制PGA部分31的PGA 31a、31b和31d的增益。邏輯電路43以下述方式單獨(dú)地控制每個(gè)PGA的增益，即，使安排在輸入側(cè)的粗調(diào)PGA 31a的增益波動(dòng)頻率比安排在輸出端上其他的PGA 31b至31d的增益波動(dòng)頻率低。這將在下文中描述。
這個(gè)邏輯電路43基于從PGA解碼器41輸入的控制信號(hào)IN1至IN3，根據(jù)如圖3所示的接收信號(hào)電平的波動(dòng)級(jí)，分級(jí)地控制PGA部分31的每個(gè)PGA。即，邏輯電路43根據(jù)以25dB的步長分級(jí)的接收信號(hào)電平(0dBm至-25dBm、-25dBm至-50dBm、-75dBm至-100dBm)，以兩種類型的增益“高”和“低”之一的增益進(jìn)行選擇以執(zhí)行放大，并且將增益控制信號(hào)OUT1至OUT3輸出給PGA 31a、31b和31d的每一個(gè)。
當(dāng)為每個(gè)PGA選擇增益(“高”或者“低”)時(shí)，邏輯電路43經(jīng)由IN_M獲取存儲(chǔ)在存儲(chǔ)器42中的接收信號(hào)電平的波動(dòng)方向(“H”或者“L”)，并且根據(jù)波動(dòng)級(jí)(0dBm至-25dBm、-25dBm至-50dBm、-75dBm至-100dBm)和波動(dòng)方向(“H”或者“L”)，控制PGA部分31的增益。特別地，這個(gè)實(shí)施例的邏輯電路43根據(jù)圖4中示出的真值表，基于所輸入的IN1至IN3和IN_M，來輸出這些輸出信號(hào)OUT1至OUT3。獲取接收信號(hào)電平的當(dāng)前波動(dòng)方向(“H”或者“L”)，并且將獲取結(jié)果經(jīng)由OUT_M存儲(chǔ)在存儲(chǔ)器42中。
邏輯電路43通過基于存儲(chǔ)在存儲(chǔ)器42中的歷史記錄而檢測連續(xù)上升或者下降的結(jié)果是否導(dǎo)致超出閾值L1或者L2，來確定波動(dòng)是否已經(jīng)超過波動(dòng)寬度w1。即，在這個(gè)實(shí)施例中，第一閾值L1和第二閾值L2是根據(jù)接收信號(hào)電平波動(dòng)級(jí)決定的，并且在接收信號(hào)電平波動(dòng)到超出由第一和第二閾值L1和L2決定的波動(dòng)寬度w1的程度的情況下，控制粗調(diào)PGA 31a的增益。
在這里，由第一閾值L1和第二閾值L2決定的波動(dòng)寬度w1設(shè)置為比從接收信號(hào)的累積概率分布和擴(kuò)展帶寬之間的關(guān)系獲得的歸一化的接收信號(hào)功率的波動(dòng)寬度w2更寬。
典型地，就接收信號(hào)的帶寬和由于相位調(diào)整而引起的接收信號(hào)功率的累積概率分布而言，已知相位調(diào)整的接收信號(hào)功率的累積概率分布服從所謂的瑞利(Rayleigh)分布，如圖5所示。然而，當(dāng)信號(hào)擴(kuò)展帶寬是很大時(shí)，不再服從瑞利分布，使得在例如4MHz W-CDMA的情況下，因相位調(diào)整而引起的瞬時(shí)最大功率和最小功率之間的差值，即波動(dòng)帶寬w2大約是22dB。此外，如圖6所示，接收信號(hào)功率的臨時(shí)的波動(dòng)瞬間在小于22dB的范圍內(nèi)振蕩，同時(shí)存在從-25dBm(閾值L2)到-50dBm(閾值L1)的長期漸變躍遷。在這個(gè)實(shí)施例中，如上所述，基于接收信號(hào)功率，以25dB間距的波動(dòng)寬度執(zhí)行增益控制，這比因相位調(diào)整而構(gòu)成接收信號(hào)強(qiáng)度的波動(dòng)寬度w2的22dB更寬。
在這個(gè)實(shí)施例中，假定WCDMA的接收信號(hào)功率的波動(dòng)頻帶是4MHz，并且以25dB的間距執(zhí)行增益控制，但是本發(fā)明決不在這個(gè)方面受限制，并且增益控制步長還可以根據(jù)系統(tǒng)帶寬來設(shè)置。
此外，在本發(fā)明中，如果邏輯電路43根據(jù)在圖4中示出的真值表操作，則例如，這可以容易地使用圖8中示出的邏輯電路來實(shí)現(xiàn)。存儲(chǔ)器42也可以便宜地使用例如D-型觸發(fā)器(D-F/F)作為IC電路與邏輯電路43一起制造。
(PGA電路操作)現(xiàn)在描述具有如上所述結(jié)構(gòu)的PGA電路的操作。圖7是示出通過PGA電路的增益控制的狀態(tài)躍遷圖。
詳細(xì)來說，首先，三線信號(hào)(數(shù)據(jù)信號(hào)、時(shí)鐘信號(hào)和鎖存信號(hào))的串行數(shù)據(jù)從CPU 14提供給增益控制電路22。數(shù)據(jù)信號(hào)在時(shí)鐘信號(hào)的定時(shí)順序地提供給移位寄存器23。增益轉(zhuǎn)換在鎖存信號(hào)的定時(shí)執(zhí)行。特別地，移位寄存器23的數(shù)據(jù)信號(hào)在鎖存信號(hào)的定時(shí)作為增益控制信號(hào)并行提供給PGA解碼器41。PGA解碼器41將細(xì)調(diào)控制信號(hào)和粗調(diào)控制信號(hào)分別分配給PGA 31c和邏輯電路43。
接下來，當(dāng)控制信號(hào)IN1至IN3從PGA解碼器41輸入給邏輯電路43時(shí)，邏輯電路43經(jīng)由IN_M獲取存儲(chǔ)在存儲(chǔ)器42中的接收信號(hào)電平的波動(dòng)方向(“H”或者“L”)。所獲取的IN1至IN3和IN_M與圖4中示出的真值表對(duì)比，并且作為輸出OUT1至OUT3而輸出。然后，邏輯電路43在存儲(chǔ)器42中經(jīng)由OUT_M存儲(chǔ)當(dāng)前接收信號(hào)電平的波動(dòng)方向(“H”或者“L”)。結(jié)果，有可能采用如圖7所示的狀態(tài)躍遷進(jìn)行增益控制。
例如，在當(dāng)前接收信號(hào)電平處于-50dBm至-75dBm級(jí)時(shí)，對(duì)增益的控制變?yōu)闋顟B(tài)“H-L-H”(圖4中的No.5或者No.6)。此時(shí)，“L”被存儲(chǔ)在存儲(chǔ)器42中。在接下來的瞬間中，在接收信號(hào)電平波動(dòng)至從-25dBm至-50dBm的級(jí)(圖7中的狀態(tài)躍遷C)的情況下，根據(jù)圖3，去往邏輯電路43的輸入IN1至IN3變?yōu)椤癓-L-H”。此時(shí)，邏輯電路43的輸出根據(jù)圖4中的No.4變?yōu)椤癏-L-L”，因?yàn)榇鎯?chǔ)在存儲(chǔ)器42中的“L”作為IN_M被輸入給邏輯電路43。此時(shí)，“L”根據(jù)圖4中的No.4被存儲(chǔ)在存儲(chǔ)器42中。
此外，在下面的例子中，在接收信號(hào)電平波動(dòng)至從0dBm至-25dBm的級(jí)(圖7中的狀態(tài)躍遷E)的情況下，根據(jù)圖3，去往邏輯電路43的輸入IN1至IN3變?yōu)椤癓-L-L”。此時(shí)，存儲(chǔ)在存儲(chǔ)器42中的“L”作為IN_M被輸入給邏輯電路43。邏輯電路43的輸出根據(jù)在圖4中的No.2變?yōu)椤癓-L-L”。結(jié)果，輸入側(cè)的粗調(diào)PGA 31a的增益可以從“高”轉(zhuǎn)換到“低”。此時(shí)，“H”根據(jù)圖4中的No.2被存儲(chǔ)在存儲(chǔ)器42中。
此外，在接收信號(hào)電平從0dBm至-25dBm的這個(gè)級(jí)的狀態(tài)“L-L-L”波動(dòng)到-25dBm至-50dBm的級(jí)(圖7中的狀態(tài)躍遷F)情況下，根據(jù)圖3，去往邏輯電路43的輸入IN1至IN3變?yōu)椤癓-L-H”。此時(shí)，邏輯電路33的輸出根據(jù)在圖4中的No.3變?yōu)椤癓-L-H”，因?yàn)榇鎯?chǔ)在存儲(chǔ)器42中的“H”作為IN_M被輸入給邏輯電路43。結(jié)果，輸入側(cè)的粗調(diào)PGA 31a的增益沒有被轉(zhuǎn)換。此時(shí)，“H”根據(jù)圖4中的No.3被存儲(chǔ)在存儲(chǔ)器42中。
此外，在接收信號(hào)電平再次從狀態(tài)“L-L-H”上升到0dBm至-25dBm的級(jí)(圖7中的狀態(tài)躍遷G)的情況下，去往邏輯電路43的輸入IN1至IN3根據(jù)圖3變?yōu)椤癓-L-L”。此時(shí)，存儲(chǔ)在存儲(chǔ)器42中的“H”作為IN_M被輸入給邏輯電路43。邏輯電路43的輸出根據(jù)在圖4中的No.1變?yōu)椤癓-L-L”。結(jié)果，輸入側(cè)的粗調(diào)PGA 31a的增益沒有被轉(zhuǎn)換。此時(shí)，“H”根據(jù)在圖4中的No.1被存儲(chǔ)在存儲(chǔ)器42中。
另一方面，在接收信號(hào)電平從狀態(tài)“L-L-H”衰落到-50dBm至-75dBm的級(jí)(圖7中的狀態(tài)躍遷H)的情況下，去往邏輯電路43的輸入IN1至IN3根據(jù)圖3變?yōu)椤癏-L-H”。此時(shí)，存儲(chǔ)在存儲(chǔ)器42中的“H”作為IN_M被輸入給邏輯電路43。邏輯電路43的輸出根據(jù)在圖4中的No.5變?yōu)椤癏-L-H”。結(jié)果，輸入側(cè)的粗調(diào)PGA 31a的增益可以從“低”轉(zhuǎn)換到“高”。此時(shí)，“L”根據(jù)在圖4中的No.5被存儲(chǔ)在存儲(chǔ)器42中。
作為以上所述的結(jié)果，只有當(dāng)接收信號(hào)電平連續(xù)地超過閾值電平L1和L2時(shí)，即，當(dāng)接收信號(hào)電平屬于超出波動(dòng)寬度w1的波動(dòng)寬度(圖7中的狀態(tài)躍遷E和H)時(shí)，PGA 31a的增益才被轉(zhuǎn)換。
(PGA電路和配有這個(gè)PGA電路的移動(dòng)電話的效果)根據(jù)PGA電路和配有這個(gè)電路的移動(dòng)電話，如上所述，由第一閾值L1和第二閾值L2決定的波動(dòng)寬度w1以比因相位調(diào)整而構(gòu)成接收信號(hào)強(qiáng)度中波動(dòng)寬度w2的22dB更寬的25dB的間距設(shè)置。接收信號(hào)功率隨時(shí)間(temporal)的波動(dòng)在很長時(shí)期中從-25dBm(閾值L2)到-50dBm(閾值L1)進(jìn)行平滑躍遷。因此，有可能急劇降低輸入側(cè)的PGA 31a的增益波動(dòng)的頻率。
如上所述，接收信號(hào)電平隨時(shí)間的波動(dòng)瞬間在小于22dB的范圍內(nèi)振蕩，同時(shí)存在從-25dBm(閾值L2)到-50dBm(閾值L1)的長期漸變躍遷。因此，在圖7的躍遷圖中，關(guān)于E或者H的從-25dBm到-50dBm跨越的狀態(tài)躍遷僅在由圖6中的箭頭示出的定時(shí)發(fā)生。然后，由這個(gè)箭頭示出的定時(shí)的增益組合從“H-L-L”變化到“L-L-L”，或者從“L-L-H”變化到“H-L-H”，并且輸入側(cè)的PGA 31a的增益出現(xiàn)變化。然而，在接收信號(hào)電平超過閾值L1或者L2一次之后，則發(fā)生圖7中G和F或者C和D的狀態(tài)躍遷，并且輸入側(cè)的PGA31a的增益不出現(xiàn)變化。結(jié)果，急劇降低PGA 31a的增益波動(dòng)的頻率。
因此，根據(jù)這個(gè)實(shí)施例，通過降低輸入側(cè)的PGA 31a的增益中波動(dòng)頻率，有可能急劇降低改變輸入側(cè)的增益時(shí)出現(xiàn)的DC電壓值中的實(shí)質(zhì)上波動(dòng)的頻率。因此，有可能避免與在轉(zhuǎn)換PGA電路的增益的定時(shí)在DC電壓中出現(xiàn)的波動(dòng)相伴隨的輸出碼元消失。
此外，根據(jù)這個(gè)實(shí)施例，有可能改善后端電路如安排在PGA電路的后面一級(jí)的A/D轉(zhuǎn)換器6等的操作穩(wěn)定性，并且可以預(yù)期在AGC組的穩(wěn)定性方面的改善。此外，通過提高后端電路的穩(wěn)定性，有可能減少AGC循環(huán)收斂處理的延時(shí)，并且提高AGC沖擊時(shí)間的速度。
此外，在這個(gè)實(shí)施例中，輸入給增益控制電路22的三個(gè)信號(hào)(IN1至IN3)是與在相關(guān)技術(shù)中一樣的增益組合，并且作為在邏輯電路43和存儲(chǔ)器42上發(fā)生的處理的結(jié)果，而被轉(zhuǎn)換為用于降低輸入側(cè)PGA的增益控制的頻率的增益控制信號(hào)(OUT1至OUT3)。因此，有可能無需對(duì)其他的外圍設(shè)備如CPU14等增加變化，簡單地通過對(duì)現(xiàn)有設(shè)備增加增益控制電路22，而實(shí)現(xiàn)本發(fā)明。以上描述的實(shí)施例僅僅是本發(fā)明的例子。
這就是說，本發(fā)明決不受到前述實(shí)施例的限制，并且在不偏離本發(fā)明的技術(shù)構(gòu)思的范圍的情況下，甚至對(duì)于上述那些實(shí)施例以外的實(shí)施例，都可以根據(jù)設(shè)計(jì)等進(jìn)行各種各樣的修改。
相關(guān)申請(qǐng)交叉引用本文獻(xiàn)是以2003年12月1日在日本專利局提交的日本優(yōu)先權(quán)文獻(xiàn)JP2003-402317為基礎(chǔ)的，通過引用將其全部內(nèi)容合并于此。
權(quán)利要求
1.一種移動(dòng)通信終端裝置，包括可變?cè)鲆娣糯笱b置，具有多個(gè)粗調(diào)可變放大部分和細(xì)調(diào)可變?cè)鲆娣糯蟛糠郑瑢?duì)其輸入至少一個(gè)接收信號(hào)，并且以受控制的增益來放大所輸入的接收信號(hào)以便輸出；存儲(chǔ)裝置，用于存儲(chǔ)關(guān)于所述可變?cè)鲆娣糯笱b置的增益控制的歷史記錄；以及增益控制裝置，用于基于所述接收信號(hào)的信號(hào)強(qiáng)度和存儲(chǔ)在所述存儲(chǔ)裝置中的歷史記錄，控制所述可變?cè)鲆娣糯笱b置的增益，其中所述增益控制裝置以使在輸入側(cè)安排的所述粗調(diào)可變?cè)鲆娣糯蟛糠值脑鲆娌▌?dòng)頻率變得比在輸出側(cè)安排的另一個(gè)可變?cè)鲆娣糯蟛糠值脑鲆娌▌?dòng)頻率更低的方式，來單獨(dú)控制每個(gè)可變?cè)鲆娣糯蟛糠值脑鲆妗?br> 2.如權(quán)利要求1所述的移動(dòng)通信終端裝置，其中所述增益控制裝置保持關(guān)于所述信號(hào)強(qiáng)度的第一閾值和第二閾值，并且基于存儲(chǔ)在所述存儲(chǔ)裝置中的歷史記錄，在所述信號(hào)強(qiáng)度被確定為超出由所述第一和第二閾值決定的波動(dòng)寬度而波動(dòng)的情況下，控制所述粗調(diào)可變?cè)鲆娣糯蟛糠值脑鲆妗?br> 3.如權(quán)利要求2所述的移動(dòng)通信終端裝置，其中由所述第一和第二閾值決定的波動(dòng)寬度比從接收功率的累積概率分布和擴(kuò)展帶寬之間的關(guān)系獲得的歸一化的接收功率的波動(dòng)寬度更寬。
4.如權(quán)利要求1所述的移動(dòng)通信終端裝置，其中所述存儲(chǔ)裝置存儲(chǔ)緊接增益控制之前所述信號(hào)強(qiáng)度的波動(dòng)方向作為歷史記錄；并且所述增益控制裝置還最好分級(jí)檢測所述信號(hào)強(qiáng)度中的波動(dòng)，獲取存儲(chǔ)在所述存儲(chǔ)裝置中的所述波動(dòng)方向，根據(jù)波動(dòng)級(jí)和波動(dòng)方向來控制所述可變?cè)鲆娣糯笱b置的增益，并且在所述存儲(chǔ)裝置中存儲(chǔ)當(dāng)前波動(dòng)方向。
5.一種可變?cè)鲆娣糯箅娐?，包括可變?cè)鲆娣糯笱b置，具有多個(gè)粗調(diào)可變放大部分和細(xì)調(diào)可變?cè)鲆娣糯蟛糠?，?duì)其輸入至少一個(gè)接收信號(hào)，并且以受控制的增益來放大所輸入的接收信號(hào)以便輸出；存儲(chǔ)裝置，用于存儲(chǔ)關(guān)于所述可變?cè)鲆娣糯笱b置的增益控制的歷史記錄；以及增益控制裝置，用于基于所述接收信號(hào)的信號(hào)強(qiáng)度和存儲(chǔ)在所述存儲(chǔ)裝置中的歷史記錄，控制所述可變?cè)鲆娣糯笱b置的增益，其中所述增益控制裝置以使在輸入側(cè)安排的所述粗調(diào)可變?cè)鲆娣糯蟛糠值脑鲆娌▌?dòng)頻率變得比在輸出側(cè)安排的另一個(gè)可變?cè)鲆娣糯蟛糠值脑鲆娌▌?dòng)頻率更低的方式，來單獨(dú)控制每個(gè)可變?cè)鲆娣糯蟛糠值脑鲆妗?br> 6.如權(quán)利要求5所述的移動(dòng)通信終端裝置，其中所述增益控制裝置保持關(guān)于所述信號(hào)強(qiáng)度的第一閾值和第二閾值，并且基于存儲(chǔ)在所述存儲(chǔ)裝置中的歷史記錄，在所述信號(hào)強(qiáng)度被確定為超出由所述第一和第二閾值決定的波動(dòng)寬度而波動(dòng)的情況下，控制所述粗調(diào)可變?cè)鲆娣糯蟛糠值脑鲆妗?br> 7.如權(quán)利要求6所述的移動(dòng)通信終端裝置，其中由所述第一和第二閾值決定的波動(dòng)寬度比從接收功率的累積概率分布和擴(kuò)展帶寬之間的關(guān)系獲得的歸一化的接收功率的波動(dòng)寬度更寬。
8.如權(quán)利要求5所述的移動(dòng)通信終端裝置，其中所述存儲(chǔ)裝置存儲(chǔ)緊接增益控制之前所述信號(hào)強(qiáng)度的波動(dòng)方向作為歷史記錄；并且所述增益控制裝置還最好分級(jí)檢測所述信號(hào)強(qiáng)度中的波動(dòng)，獲取存儲(chǔ)在所述存儲(chǔ)裝置中的所述波動(dòng)方向，根據(jù)波動(dòng)級(jí)和波動(dòng)方向來控制所述可變?cè)鲆娣糯笱b置的增益，并且在所述存儲(chǔ)裝置中存儲(chǔ)當(dāng)前波動(dòng)方向。
9.一種用于控制可變?cè)鲆娣糯笱b置的增益的增益控制電路，所述可變?cè)鲆娣糯笱b置具有多個(gè)粗調(diào)可變放大部分和細(xì)調(diào)可變?cè)鲆娣糯蟛糠?，?duì)其輸入至少一個(gè)接收信號(hào)，并且以受控制的增益來放大所輸入的接收信號(hào)以便輸出，該增益控制電路包括存儲(chǔ)裝置，用于存儲(chǔ)關(guān)于所述可變?cè)鲆娣糯笱b置的增益控制的歷史記錄；以及增益控制裝置，用于基于所述接收信號(hào)的信號(hào)強(qiáng)度和存儲(chǔ)在所述存儲(chǔ)裝置中的歷史記錄，控制所述可變?cè)鲆娣糯笱b置的增益，其中所述增益控制裝置以使在輸入側(cè)安排的所述粗調(diào)可變?cè)鲆娣糯蟛糠值脑鲆娌▌?dòng)頻率變得比在輸出側(cè)安排的另一個(gè)可變?cè)鲆娣糯蟛糠值脑鲆娌▌?dòng)頻率更低的方式，來單獨(dú)控制每個(gè)可變?cè)鲆娣糯蟛糠值脑鲆妗?br> 10.一種可變?cè)鲆娣糯箅娐?，包括可變?cè)鲆娣糯蟛糠?，具有多個(gè)粗調(diào)可變放大器和細(xì)調(diào)可變?cè)鲆娣糯笃?，?duì)其輸入至少一個(gè)接收信號(hào)，并且根據(jù)用于控制增益的控制信號(hào)來放大所輸入的接收信號(hào)以便輸出；存儲(chǔ)器，用于存儲(chǔ)關(guān)于所述可變?cè)鲆娣糯笱b置的增益控制的歷史記錄；以及增益控制電路，用于基于所述接收信號(hào)的信號(hào)強(qiáng)度和存儲(chǔ)在所述存儲(chǔ)裝置中的歷史記錄，控制所述可變?cè)鲆娣糯笃鞯脑鲆?，其中所述增益控制裝置以使在輸入側(cè)安排的所述粗調(diào)可變?cè)鲆娣糯笃鞯脑鲆娌▌?dòng)頻率變得比在輸出側(cè)安排的另一個(gè)可變?cè)鲆娣糯笃鞯脑鲆娌▌?dòng)頻率更低的方式，來單獨(dú)控制每個(gè)可變?cè)鲆娣糯笃鞯脑鲆妗?br> 11.一種移動(dòng)通信終端裝置，包括可變?cè)鲆娣糯蟛糠?，具有多個(gè)粗調(diào)可變放大器和細(xì)調(diào)可變?cè)鲆娣糯笃鳎瑢?duì)其輸入至少一個(gè)接收信號(hào)，并且根據(jù)用于控制增益的控制信號(hào)來放大所輸入的接收信號(hào)以便輸出；存儲(chǔ)器，用于存儲(chǔ)關(guān)于所述可變?cè)鲆娣糯笱b置的增益控制的歷史記錄；以及增益控制電路，用于基于所述接收信號(hào)的信號(hào)強(qiáng)度和存儲(chǔ)在所述存儲(chǔ)裝置中的歷史記錄，控制所述可變?cè)鲆娣糯笃鞯脑鲆?，其中所述增益控制裝置以使在輸入側(cè)安排的所述粗調(diào)可變?cè)鲆娣糯笃鞯脑鲆娌▌?dòng)頻率變得比在輸出側(cè)安排的另一個(gè)可變?cè)鲆娣糯笃鞯脑鲆娌▌?dòng)頻率更低的方式，來單獨(dú)控制每個(gè)可變?cè)鲆娣糯笃鞯脑鲆妗?br> 全文摘要
為了避免在與W－CDMA系統(tǒng)兼容的移動(dòng)電話等的接收系統(tǒng)中，與在轉(zhuǎn)換增益的定時(shí)出現(xiàn)的DC電壓波動(dòng)相伴隨的輸出碼元消失，本發(fā)明提供了一種可變?cè)鲆娣糯笃麟娐?、增益控制電路和移?dòng)通信終端裝置，其中PGA部分包括以多級(jí)連續(xù)安排的具有不同放大寬度的PGA，如從輸入側(cè)到輸出側(cè)依次為兩個(gè)粗調(diào)PGA、細(xì)調(diào)PGA以及粗調(diào)PGA；并且該增益控制電路具有用于存儲(chǔ)關(guān)于PGA部分的增益控制的歷史記錄的存儲(chǔ)器、以及單獨(dú)控制每個(gè)PGA的增益的邏輯電路。
文檔編號(hào)H04M1/725GK1674434SQ200410103789
公開日2005年9月28日 申請(qǐng)日期2004年12月1日 優(yōu)先權(quán)日2003年12月1日
發(fā)明者吉澤淳, 田村昌久 申請(qǐng)人:索尼愛立信移動(dòng)通信日本株式會(huì)社