專利名稱：一種針對Mpeg－4運動估計算法的DMA控制器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種Mpeg-4視頻數(shù)據(jù)編解碼過程中采用的DMA控制器，特別是一種針對Mpeg-4運動估計算法的DMA控制器。
技術(shù)背景現(xiàn)有在Mpeg-4視頻數(shù)據(jù)編解碼中采用的DMA(Direct Memory Access，存儲器直接訪問)的寄存器堆非常復雜，一般都包括狀態(tài)寄存器、控制寄存器和命令寄存器，但是其功能單一，不考慮分散的數(shù)據(jù)塊的移動，而僅僅負責完成1個數(shù)據(jù)塊的移動。因此，其在系統(tǒng)運行過程中，需要處理器或者數(shù)字信號處理器頻繁的干預，不但造成系統(tǒng)芯片內(nèi)部總線的爭用，而且降低了系統(tǒng)芯片mpeg-4編碼的效率。
實用新型內(nèi)容本實用新型的目的是針對現(xiàn)有技術(shù)的不足，提供一種結(jié)構(gòu)簡單、工作效率高的針對Mpeg-4運動估計算法的DMA控制器。
為了解決上述技術(shù)問題，本實用新型所采取的技術(shù)方案是一種針對mpeg-4運動估計算法的DMA控制器，其寄存器堆包括宏塊基址寄存器、宏塊行數(shù)寄存器、宏塊列數(shù)寄存器、幀行數(shù)寄存器、幀列數(shù)寄存器、搜索窗口基址寄存器、搜索窗口行數(shù)寄存器、搜索窗口列數(shù)寄存器。
由于Mpeg-4編解碼的標準，在運動估計算法中其數(shù)據(jù)分散的規(guī)律是確定的，由運動估計的算法確定，于是本實用新型讓DMA控制器“掌握”這些信息以自動地完成這些數(shù)據(jù)塊而不是象原有的DMA只傳送1個數(shù)據(jù)塊就非常有價值。尤其是當系統(tǒng)芯片中存在一個移動預測的硬件加速計算部件，而其他編碼任務(wù)由處理器或者數(shù)字信號處理器計算時，該裝置可以有效地提高系統(tǒng)芯片中總線的效率。


附圖1為本實用新型的DMA寄存器堆的結(jié)構(gòu)方框圖。
具體實施方式
下面將結(jié)合說明書附圖及具體實施例對本實用新型作進一步詳細說明。
本實用新型提供一種針對mpeg-4運動估計算法的DMA控制器，其寄存器堆包括宏塊基址寄存器、宏塊行數(shù)寄存器、宏塊列數(shù)寄存器、幀行數(shù)寄存器、幀列數(shù)寄存器、搜索窗口基址寄存器、搜索窗口行數(shù)寄存器、搜索窗口列數(shù)寄存器。
當系統(tǒng)芯片中存在一個移動預測的硬件加速計算部件，而其他編碼任務(wù)由處理器或者數(shù)字信號處理器計算時，該裝置可以有效地提高系統(tǒng)芯片中總線的效率，該DMA可以一次自動傳送將運動估計算法中的一個搜索窗口內(nèi)的全部數(shù)據(jù)而不需要處理器干預。
該DMA將位于一個系統(tǒng)芯片內(nèi)部，通過系統(tǒng)芯片內(nèi)部總線與其他部件連接。軟件可以通過配置幀、搜索窗口大小、宏塊大小以及它們在系統(tǒng)總線地址空間上起始地址并使能該通道來自動完成運動估計硬件加速器所需要的一個搜索窗口數(shù)據(jù)的輸入。
另外當一個搜索窗口傳輸完成，DMA控制器可以根據(jù)指定的運動估計算法自動計算下一個將要傳輸?shù)乃阉鞔翱诘拇笮『臀恢?，自動進行傳輸，使得整個mpeg-4編碼過程中無需處理器或者數(shù)字信號處理器的對數(shù)據(jù)傳輸?shù)母深A，減少了處理器或者數(shù)字信號處理器的控制負擔。
權(quán)利要求1.一種針對mpeg-4運動估計算法的DMA控制器，其特征在于其寄存器堆包括宏塊基址寄存器、宏塊行數(shù)寄存器、宏塊列數(shù)寄存器、幀行數(shù)寄存器、幀列數(shù)寄存器、搜索窗口基址寄存器、搜索窗口行數(shù)寄存器、搜索窗口列數(shù)寄存器。
專利摘要本實用新型公開了一種針對Mpeg－4運動估計算法的DMA控制器，其寄存器堆包括宏塊基址寄存器、宏塊行數(shù)寄存器、宏塊列數(shù)寄存器、幀行數(shù)寄存器、幀列數(shù)寄存器、搜索窗口基址寄存器、搜索窗口行數(shù)寄存器、搜索窗口列數(shù)寄存器。相對現(xiàn)有技術(shù)，本實用新型具有結(jié)構(gòu)簡單、可提高總線工作效率，緩解系統(tǒng)處理器的工作壓力等特點。
文檔編號H04N5/00GK2775974SQ20042012226
公開日2006年4月26日 申請日期2004年12月31日 優(yōu)先權(quán)日2004年12月31日
發(fā)明者白鋒 申請人:北京中星微電子有限公司