專利名稱：一種針對(duì)Mpeg－4編解碼的低功耗SRAM幀緩沖結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種針對(duì)Mpeg-4編解碼的低功耗SRAM幀緩沖結(jié)構(gòu)。
技術(shù)背景目前當(dāng)系統(tǒng)芯片中處理器或者數(shù)字信號(hào)處理器進(jìn)行mpeg-4編解碼時(shí)，由于需要在幀緩沖結(jié)構(gòu)中存儲(chǔ)當(dāng)前幀和參考幀，當(dāng)進(jìn)行運(yùn)動(dòng)估計(jì)計(jì)算時(shí)，會(huì)消耗大量的功耗。圖1、圖2描述了現(xiàn)有的幀緩沖結(jié)構(gòu)。其中使用SRAM(靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器)作為幀(圖像)的物理載體，存放一幀或多幀處理或顯示的圖像數(shù)據(jù)，由于現(xiàn)有的幀緩沖只用了一塊或一組靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器SRAM，即對(duì)SRAM的訪問(wèn)任意一個(gè)時(shí)刻只有一個(gè)，因此在mpeg-4編解碼中如果對(duì)當(dāng)前幀和參考幀同時(shí)處理，現(xiàn)有結(jié)構(gòu)必須等待一個(gè)訪問(wèn)結(jié)束后處理另外一個(gè)訪問(wèn)。在此等待的過(guò)程中存在功耗，而現(xiàn)有的手持設(shè)備的電池容量有限，因此，不必要的功耗浪費(fèi)是電池能源消耗較快的一個(gè)因素。
實(shí)用新型內(nèi)容本實(shí)用新型的目的是針對(duì)現(xiàn)有技術(shù)的不足，提供一種結(jié)構(gòu)簡(jiǎn)單、可降低功耗、節(jié)省能源的針對(duì)Mpeg-4編解碼的低功耗SRAM幀緩沖結(jié)構(gòu)。
為了解決上述技術(shù)問(wèn)題，本實(shí)用新型所采取的技術(shù)方案是一種針對(duì)Mpeg-4編解碼的低功耗SRAM幀緩沖結(jié)構(gòu)，包括SRAM，還包括幀緩沖控制器，所述幀緩沖控制器由總線接口、SRAM控制邏輯、寄存器堆以及功耗控制部件構(gòu)成，所述功耗控制部件用于將SRAM在工作閑時(shí)，置于低功耗狀態(tài)。
所述SRAM通過(guò)讀使能數(shù)據(jù)線、寫使能數(shù)據(jù)線、片選線、就緒線、寫數(shù)據(jù)線、讀數(shù)據(jù)線與幀緩沖控制器進(jìn)行數(shù)據(jù)交互。
在上述技術(shù)方案中，本實(shí)用新型通過(guò)功耗控制部件，可以檢測(cè)SRAM的空閑狀態(tài)，從而在其空閑時(shí)將其置于低功耗狀態(tài)，從而大大降低系統(tǒng)芯片滿負(fù)荷運(yùn)行時(shí)的功耗。相對(duì)現(xiàn)有技術(shù)，本實(shí)用新型具有結(jié)構(gòu)簡(jiǎn)單、節(jié)省能源、延長(zhǎng)電池使用壽命的特點(diǎn)。
附圖1為現(xiàn)有技術(shù)中針對(duì)Mpeg-4編解碼的SRAM幀緩沖結(jié)構(gòu)原理方框圖；附圖2為圖1中幀緩沖控制器的結(jié)構(gòu)原理方框圖；附圖3為本實(shí)用新型的針對(duì)Mpeg-4編解碼的低功耗SRAM幀緩沖結(jié)構(gòu)原理方框圖；附圖4為本實(shí)用新型的一種具體實(shí)施例的三步搜索算法的方法示意圖。
具體實(shí)施方式
下面將結(jié)合說(shuō)明書附圖及具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說(shuō)明。
參考圖3，本實(shí)施例提供一種針對(duì)Mpeg-4編解碼的低功耗SRAM幀緩沖結(jié)構(gòu)，包括SRAM緩沖器和幀緩沖控制器，所述幀緩沖控制器由總線接口、SRAM控制邏輯、寄存器堆以及功耗控制部件構(gòu)成，所述功耗控制部件用于將SRAM在工作閑時(shí)，置于低功耗狀態(tài)。
所述SRAM通過(guò)讀使能數(shù)據(jù)線、寫使能數(shù)據(jù)線、片選線、就緒線、寫數(shù)據(jù)線、讀數(shù)據(jù)線與幀緩沖控制器進(jìn)行數(shù)據(jù)交互。
本實(shí)施例的工作原理是參考圖4，當(dāng)采用一種特定的運(yùn)動(dòng)估計(jì)搜索算法例如圖4所示的三步搜索算法時(shí)，對(duì)幀緩沖訪問(wèn)的次數(shù)是可以預(yù)知的，在2次訪問(wèn)之間功耗控制部件將自動(dòng)把幀緩沖控制器轉(zhuǎn)為低功耗模式以減少系統(tǒng)芯片整體的功耗。
權(quán)利要求1.一種針對(duì)Mpeg-4編解碼的低功耗SRAM幀緩沖結(jié)構(gòu)，包括SRAM，其特征在于還包括幀緩沖控制器，所述幀緩沖控制器由總線接口、SRAM控制邏輯、寄存器堆以及功耗控制部件構(gòu)成，所述功耗控制部件用于將SRAM在工作閑時(shí)，置于低功耗狀態(tài)。
2.如權(quán)利要求1所述針對(duì)Mpeg-4編解碼的低功耗SRAM幀緩沖結(jié)構(gòu)，其特征在于所述SRAM通過(guò)讀使能數(shù)據(jù)線、寫使能數(shù)據(jù)線、片選線、就緒線、寫數(shù)據(jù)線、讀數(shù)據(jù)線與幀緩沖控制器進(jìn)行數(shù)據(jù)交互。
專利摘要本實(shí)用新型公開了一種針對(duì)Mpeg－4編解碼的低功耗SRAM幀緩沖結(jié)構(gòu)，包括SRAM，還包括幀緩沖控制器，所述幀緩沖控制器由總線接口、SRAM控制邏輯、寄存器堆以及功耗控制部件構(gòu)成，所述功耗控制部件用于將SRAM在工作閑時(shí)，置于低功耗狀態(tài)。相對(duì)現(xiàn)有技術(shù)，本實(shí)用新型具有結(jié)構(gòu)簡(jiǎn)單、節(jié)省能源、延長(zhǎng)電池使用壽命的特點(diǎn)。
文檔編號(hào)H04N5/00GK2775975SQ200420122268
公開日2006年4月26日 申請(qǐng)日期2004年12月31日 優(yōu)先權(quán)日2004年12月31日
發(fā)明者白鋒 申請(qǐng)人:北京中星微電子有限公司