專利名稱：一種rs485通信接口轉(zhuǎn)換裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種RS485通信接口轉(zhuǎn)換裝置，尤其涉及一種通用異步收發(fā)器(UART)或者RS232通信接口電路轉(zhuǎn)RS485的轉(zhuǎn)換裝置。在通信電路設(shè)計(jì)中，經(jīng)常需要設(shè)計(jì)UART轉(zhuǎn)RS485電路或者RS232轉(zhuǎn)RS485電路。典型的UART轉(zhuǎn)RS485、RS232轉(zhuǎn)RS485電路原理框圖分別如

圖1、圖2所示。
由于RS485總線是半雙工總線，不能同時進(jìn)行接收和發(fā)數(shù)據(jù)。為了防止總線沖突和數(shù)據(jù)丟失，在發(fā)送數(shù)據(jù)時，應(yīng)將RS485收發(fā)器切換到發(fā)送狀態(tài)；在發(fā)送數(shù)據(jù)完畢之后，應(yīng)及時將收發(fā)器切換到接收狀態(tài)。
在典型的UART轉(zhuǎn)RS485通信中(見圖1)，通過軟件控制RS485收發(fā)器進(jìn)行接收/發(fā)送狀態(tài)切換當(dāng)發(fā)送數(shù)據(jù)時，將UART控制器的GPIO腳置為高電平，RS485收發(fā)器進(jìn)入發(fā)送狀態(tài)，數(shù)據(jù)首先被發(fā)送到UART控制器的寄存器中，UART控制器再將數(shù)據(jù)送到RS485收發(fā)器；當(dāng)數(shù)據(jù)發(fā)送完畢后，需要進(jìn)行延時或者不停查詢UART控制器的狀態(tài)以確保UART控制器已經(jīng)將所有數(shù)據(jù)已經(jīng)全部發(fā)送出去，然后將GPIO腳置為低電平，RS485收發(fā)器進(jìn)入接收狀態(tài)。這種方法存在兩個問題①應(yīng)用程序相對復(fù)雜，需要進(jìn)行RS485收發(fā)狀態(tài)切換，效率低；②不同通信速率時，UART控制器將寄存器中的數(shù)據(jù)發(fā)送到RS485總線所需的時間不同，應(yīng)用程序不能及時知道UART控制器何時已完成數(shù)據(jù)發(fā)送，因此無法根據(jù)通信速率合理延時，不能及時的進(jìn)行RS485總線收發(fā)狀態(tài)切換，這將導(dǎo)致通信效率降低甚至數(shù)據(jù)丟失。
在圖2所示的RS232轉(zhuǎn)RS485電路中，單片機(jī)根據(jù)發(fā)送線(UART_TXD)上信號的變化確定RS485收發(fā)器的狀態(tài)切換。這樣做的問題是成本高且需要對單片機(jī)編程。雖然也有人用簡單的邏輯電路來實(shí)現(xiàn)RS485收發(fā)狀態(tài)的切換，但通信不可靠，在數(shù)據(jù)通信率較高時數(shù)據(jù)會丟失。本發(fā)明所要解決的技術(shù)問題是提供一種RS485通信接口轉(zhuǎn)換裝置，可以實(shí)現(xiàn)RS485收發(fā)器電路收發(fā)狀態(tài)的自動切換。
本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是一種RS485通信接口轉(zhuǎn)換裝置，包括通信接口電路和RS485收發(fā)器電路，兩者相互耦合，還包括與所述通信接口電路及RS485收發(fā)器電路相耦合的智能控制電路；所述智能控制電路根據(jù)通信接口電路的發(fā)送數(shù)據(jù)信號控制RS485收發(fā)器電路的收發(fā)狀態(tài)切換。
所述通信接口電路是通用異步收發(fā)器接口電路，其發(fā)送數(shù)據(jù)端和接收數(shù)據(jù)端分別與所述RS485收發(fā)器電路的接收數(shù)據(jù)端和發(fā)送數(shù)據(jù)端耦合，其發(fā)送數(shù)據(jù)端和時鐘輸出端分別與智能控制電路的信號接收端和時鐘信號輸入端相連。
所述通信接口電路包括一個RS232收發(fā)器電路，所述RS232收發(fā)器電路的第一接收數(shù)據(jù)端、第二數(shù)據(jù)發(fā)送端分別與RS232總線接口電連接，其發(fā)送數(shù)據(jù)端、接收數(shù)據(jù)端分別與所述RS485收發(fā)器電路的接收數(shù)據(jù)端和發(fā)送數(shù)據(jù)端耦合，其發(fā)送數(shù)據(jù)端還與智能控制電路的信號接收端相連。
所述智能控制電路包括一單穩(wěn)態(tài)觸發(fā)器，所述單穩(wěn)態(tài)觸發(fā)器的下降沿觸發(fā)輸入端作為智能控制電路的信號接收端與所述通信接口電路的發(fā)送數(shù)據(jù)端相連，其正向輸出端作為智能控制電路的狀態(tài)切換控制端與所述收發(fā)器電路的收發(fā)片選端耦合。
所述智能控制電路還包括第一與非門、第二與非門、第一計(jì)數(shù)器和第二計(jì)數(shù)器；所述單穩(wěn)態(tài)觸發(fā)器的下降沿觸發(fā)輸入端作為智能控制電路的信號接收端與所述通信接口電路的發(fā)送數(shù)據(jù)端相連，其復(fù)位端與所述第二與非門的輸出端相連，其正向輸出端作為智能控制電路的狀態(tài)切換控制端，與第一與非門的第二輸入端相連；所述第一與非門的第一輸入端與所述通信接口電路的發(fā)送數(shù)據(jù)端相連，其輸出端與所述第一計(jì)數(shù)器的復(fù)位端和第二計(jì)數(shù)器的復(fù)位端相連；所述第一計(jì)數(shù)器的第一輸入端作為智能控制電路的時鐘信號輸入端與所述通信接口電路的時鐘輸出端相連，其第四輸出端與所述第二計(jì)數(shù)器的輸入端相連；所述第二計(jì)數(shù)器的第三和第四輸出端分別與所述第二與非門的第一和第二輸入端相連。
智能控制電路還包括時鐘信號發(fā)生電路，所述時鐘信號發(fā)生電路包括晶體振蕩器、第三計(jì)數(shù)器和撥碼開關(guān)；所述晶體振蕩器的時鐘輸出端與所述第三計(jì)數(shù)器的輸入端、撥碼開關(guān)的第五輸入端相連；所述第三計(jì)數(shù)器的復(fù)位端接地，其第一、第二、第三和第四輸出端分別和所述撥碼開關(guān)的第四、第三、第二和第一輸入端相連；所述撥碼開關(guān)的第十三、第十四、第十五和第十六輸出端與時鐘信號輸入端相連。
上述的任何一種RS485通信接口轉(zhuǎn)換裝置還包括光藕隔離電路，其第一通道的輸入端和第二通道的輸出端分別與所述通信接口電路的發(fā)送數(shù)據(jù)端和接收數(shù)據(jù)端相連，其第一通道輸出端和第二通道輸入端與所述收發(fā)器電路的接收數(shù)據(jù)端和發(fā)送數(shù)據(jù)端相連；所述智能控制電路的狀態(tài)切換控制端與光藕隔離電路的第三通道輸入端相連，所述收發(fā)器電路的收發(fā)片選端與光藕隔離電路的第三通道輸出端相連。
本發(fā)明通過在原有技術(shù)的基礎(chǔ)上增加一個簡單的智能邏輯控制電路，可以實(shí)現(xiàn)RS485收發(fā)器電路收發(fā)狀態(tài)的自動切換1、在UART轉(zhuǎn)RS485通信中，應(yīng)用程序不需要進(jìn)行收發(fā)狀態(tài)切換，智能控制電路可以自動進(jìn)行RS485收發(fā)器電路的收發(fā)狀態(tài)切換，應(yīng)用程序不需要關(guān)心UART的發(fā)送情況；2、在RS232轉(zhuǎn)RS485電路中，不需要采用單片機(jī)，降低了整個電路的成本，同時提高了數(shù)據(jù)通信的可靠性。
圖1是現(xiàn)有技術(shù)中UART轉(zhuǎn)RS485電路結(jié)構(gòu)原理圖。
圖2是現(xiàn)有技術(shù)中RS232轉(zhuǎn)RS485電路結(jié)構(gòu)原理圖。
圖3是本發(fā)明一種RS485通信接口轉(zhuǎn)換裝置的電路結(jié)構(gòu)原理圖。
圖4是本發(fā)明第一個實(shí)施例的電路結(jié)構(gòu)原理圖。
圖5是本發(fā)明光藕隔離電路原理圖。
圖6是本發(fā)明RS485收發(fā)器電路原理圖。
圖7是本發(fā)明智能控制電路原理圖。
圖8是本發(fā)明第二個實(shí)施例的電路結(jié)構(gòu)原理圖。
圖9是本發(fā)明第二種智能控制電路的原理圖。
圖10是本發(fā)明第二種智能控制電路工作原理波形圖。
圖11是本發(fā)明第三個實(shí)施例的電路結(jié)構(gòu)原理圖。
圖12是本發(fā)明RS232收發(fā)器電路原理圖。
圖13是本發(fā)明時鐘信號發(fā)生電路原理圖。下面根據(jù)附圖和具體實(shí)施例對本發(fā)明作進(jìn)一步地闡述。
如圖3所示，本發(fā)明裝置包括通信接口電路1、RS485收發(fā)器電路2和智能控制電路3。所述通信接口電路1的發(fā)送數(shù)據(jù)端UART_TXD和接收數(shù)據(jù)端UART_RXD和RS485收發(fā)器電路2的接收數(shù)據(jù)端DI和發(fā)送數(shù)據(jù)端RO相互耦合。所述智能控制電路3的信號接收端INPUT與所述通信接口電路1的發(fā)送數(shù)據(jù)端UART_TXD相連。所述智能控制電路3的狀態(tài)切換控制端RTS#和所述RS485收發(fā)器電路2的收發(fā)片選端RE/DE相連。智能控制電路3根據(jù)通信接口電路1輸出的發(fā)送數(shù)據(jù)信號控制RS485收發(fā)器電路2的收發(fā)狀態(tài)切換。
實(shí)施例一如圖4所示，一種RS485通信接口轉(zhuǎn)換裝置，包括通信接口電路1、光藕隔離電路4、RS485收發(fā)器電路2和智能控制電路3。
通信接口電路1是通用異步收發(fā)器UART接口電路，其發(fā)送數(shù)據(jù)端UART TXD和接收數(shù)據(jù)端UART_RXD分別與光藕隔離電路4的第一通道的輸入端TXD1和第二通道的輸出端RXD2相連。光藕隔離電路4的第一通道輸出端TXD2、第二通道輸入端RXD1和第三通道輸出端RXD3分別與所述RS485收發(fā)器電路2的接收數(shù)據(jù)端DI、發(fā)送數(shù)據(jù)端RO和收發(fā)片選端RE/DE相連。RS485收發(fā)器電路2的第一通信端TX+/A和第二通信端TX-/B分別和RS485總線接口相連。所述光藕隔離電路4的電路原理圖如圖5所示。所述RS485收發(fā)器電路2的電路原理圖如圖6所示。
如圖7所示，本發(fā)明智能控制電路3包括一單穩(wěn)態(tài)觸發(fā)器U5A。所述單穩(wěn)態(tài)觸發(fā)器U5A的下降沿觸發(fā)輸入端A作為智能控制電路3的信號接收端INPUT與通信接口電路1的發(fā)送數(shù)據(jù)端UART_TXD相連，其正向輸出端Q作為智能控制電路3的狀態(tài)切換控制端RTS#與光藕隔離電路4的第三通道輸入端TXD3相連，還包括一上拉電阻R12連接于電源VCC和REXT/CEXT端口之間。還包括一電容C10連接于CEXT端口和REXT/CEXT端口之間，其正向輸入端B和復(fù)位端CLR與電源VCC相連。
其工作原理為當(dāng)UART發(fā)送數(shù)據(jù)時，其發(fā)送數(shù)據(jù)端UART_TXD上會首先產(chǎn)生一個起始位信號，即一個下降沿。單穩(wěn)態(tài)觸發(fā)器U5A接收到下降沿后，立刻會在狀態(tài)切換控制端RTS#上產(chǎn)生一個高電平將RS485置為發(fā)送狀態(tài)。當(dāng)數(shù)據(jù)全部發(fā)送完畢后，單穩(wěn)態(tài)觸發(fā)器U5A的狀態(tài)切換控制端RTS#回到低電平，RS485收發(fā)器切換到接收狀態(tài)。由于單穩(wěn)態(tài)高脈沖電平脈寬Twp大于一個字節(jié)的發(fā)送時間(一個字節(jié)最多11bit，Twp＞＝12bit時間，1字節(jié)發(fā)送期間最多連續(xù)8bit高電平，)，而發(fā)送每個字節(jié)至少會有一個下降沿，在高脈沖期間(Twp)，每遇到一個下降沿，高脈沖就會展寬Twp秒。因此，在連續(xù)發(fā)送若干字節(jié)時，RTS#將一直為高電平，當(dāng)發(fā)送完最后一個字節(jié)后，距離最后一個字節(jié)的最后一個下降沿Twp秒后，RTS#回到低電平。
通過調(diào)整圖7中上拉電阻R12和電容C10的值，可支持更低的波特率。C10*R12的值越大，單穩(wěn)態(tài)觸發(fā)器U5A被觸發(fā)時產(chǎn)生的脈沖寬度就越寬，反之越小。對于本電路，當(dāng)單穩(wěn)態(tài)的脈寬Twp應(yīng)該大于Tw(計(jì)數(shù)器U7B計(jì)數(shù)到12的時間，也就是UART通信接口發(fā)送12bit數(shù)據(jù)的時間)，Tw＝12*1/baudrate(秒)，當(dāng)通信波特率越高Tw越小，波特率越低Tw越大。當(dāng)Twp＜Tw時，可能就會丟數(shù)。
因?yàn)門wp≈k*R12*C10，k為常數(shù)，且Twp＞Tw，因此可以推導(dǎo)出k*r12*c10＞12/baudate，即Baudrate＞12/(k*r12*c10)。
Baudrate為允許(不丟數(shù))的通信波特率。因此R12*C10決定了不丟數(shù)的最低通信波特率。R12*C10應(yīng)取較大的值，這樣才可在低波特率的時候不丟數(shù)，高波特率也不丟數(shù)。
實(shí)施例二如圖8所示，一種RS485通信接口轉(zhuǎn)換裝置，包括通信接口電路1、光藕隔離電路4、RS485收發(fā)器電路2和智能控制電路3。
通信接口電路1是通用異步收發(fā)器UART接口電路，其發(fā)送數(shù)據(jù)端UART TXD和接收數(shù)據(jù)端UART_RXD分別與光藕隔離電路4的第一通道的輸入端TXD1和第二通道的輸出端RXD2相連，其時鐘輸出端BAUD_CLK和發(fā)送數(shù)據(jù)端UART_TXD分別與所述智能控制電路3的時鐘信號輸入端CLK和信號接收端INPUT相連。光藕隔離電路4的第一通道輸出端TXD2、第二通道輸入端RXD1和第三通道輸出端RXD3分別與所述RS485收發(fā)器電路2的接收數(shù)據(jù)端DI、發(fā)送數(shù)據(jù)端RO和收發(fā)片選端RE/DE相連。RS485收發(fā)器電路2的第一通信端TX+/A和第二通信端TX-/B分別和RS485總線接口相連。所述光藕隔離電路4的電路原理圖如圖5所示。所述RS485收發(fā)器電路2的電路原理圖如圖6所示。
如圖9所示，智能控制電路3包括單穩(wěn)態(tài)觸發(fā)器U5A、第一與非門U6A、第二與非門U6B、第一計(jì)數(shù)器U7A和第二計(jì)數(shù)器U7B。
單穩(wěn)態(tài)觸發(fā)器U5A的下降沿觸發(fā)輸入端A作為智能控制電路3的信號接收端INPUT，與通信接口電路1的發(fā)送數(shù)據(jù)端UART TXD相連，其正向輸入端B與電源VCC相連，其復(fù)位端CLR與第二與非門U6B的輸出端相連，其正向輸出端Q作為智能控制電路3的狀態(tài)切換控制端RTS#，與第一與非門U6A的第二輸入端相連。第一與非門U6A的第一輸入端與單穩(wěn)態(tài)觸發(fā)器U5A的下降沿觸發(fā)輸入端A相連，其輸出端與第一計(jì)數(shù)器U7A的復(fù)位端CLR及第二計(jì)數(shù)器U7B的復(fù)位端CLR相連。第一計(jì)數(shù)器U7A的輸入端A作為智能控制電路3的時鐘信號輸入端CLK，與通信接口電路1的時鐘輸出端BAUD_CLK相連，其第四輸出端QD與第二計(jì)數(shù)器U7B的輸入端A相連。第二計(jì)數(shù)器U7B的第三輸出端QC和第四輸出端QD分別與所述第二與非門U6B的第一和第二輸入端相連。單穩(wěn)態(tài)觸發(fā)器U5A還包括一上拉電阻R12連接于電源VCC和REXT/CEXT端口之間，還包括一電容C10連接于CEXT端口和REXT/CEXT端口之間。
其工作原理為如圖10所示，當(dāng)UART發(fā)送數(shù)據(jù)時，其發(fā)送數(shù)據(jù)端UART_TXD上會首先產(chǎn)生一個起始位信號，即一個下降沿。單穩(wěn)態(tài)觸發(fā)器U5A接收到下降沿后，立刻會在狀態(tài)切換控制端RTS#上產(chǎn)生一個高電平將RS485置為發(fā)送狀態(tài)，此后，當(dāng)發(fā)送數(shù)據(jù)端UART_TXD為高電平時第一計(jì)數(shù)器U7A和第二計(jì)數(shù)器U7B開始計(jì)數(shù)。當(dāng)?shù)诙?jì)數(shù)器U7B計(jì)數(shù)到12個BAUD_CLK(相當(dāng)于發(fā)送12bit數(shù)據(jù)的時間)時，單穩(wěn)態(tài)觸發(fā)器U5A的狀態(tài)切換控制端RTS#回到低電平，RS485收發(fā)器切換到接收狀態(tài)，同時第一計(jì)數(shù)器U7A和第二計(jì)數(shù)器U7B被清零，單穩(wěn)態(tài)觸發(fā)器U5A又回到觸發(fā)狀態(tài)。
UART的發(fā)送數(shù)據(jù)端UART_TXD發(fā)送一個字節(jié)數(shù)據(jù)時，最多發(fā)送11bit數(shù)據(jù)(發(fā)送一個bit所需時間和BAUD_CLK一個周期相同)。而在這些數(shù)據(jù)bit中，至少會有一個bit的低電平(起始位)，這個低電平會將第一計(jì)數(shù)器U7A/第二計(jì)數(shù)器U7B清零。因此，在發(fā)送一個字節(jié)或者連續(xù)發(fā)送若干字節(jié)數(shù)據(jù)的過程中，第二計(jì)數(shù)器U7B永遠(yuǎn)不可能計(jì)數(shù)到12。只有當(dāng)發(fā)送數(shù)據(jù)端UART_TXD發(fā)送完數(shù)據(jù)，第二計(jì)數(shù)器U7B才可能計(jì)數(shù)到12，因此可保證發(fā)送數(shù)據(jù)時數(shù)據(jù)不丟失。
綜上所述，本發(fā)明裝置的特點(diǎn)是①利用單穩(wěn)態(tài)觸發(fā)器U5A實(shí)現(xiàn)RS485收發(fā)器收發(fā)狀態(tài)的自動切換；②利用兩個計(jì)數(shù)器來實(shí)現(xiàn)RS485收發(fā)器收發(fā)狀態(tài)切換時間的通信波特率自適應(yīng)(波特率越高切換越快)；③利用計(jì)數(shù)器的輸出信號來調(diào)制單穩(wěn)態(tài)觸發(fā)器U5A的脈沖寬度，克服了單穩(wěn)態(tài)觸發(fā)器U5A脈沖寬度不穩(wěn)定的缺陷；由于智能控制電路3中器件R12和C10誤差的存在，以及單穩(wěn)態(tài)觸發(fā)器U5A自身機(jī)制的原因，單穩(wěn)態(tài)脈沖寬度存在較大范圍的波動，但是本發(fā)明裝置中單穩(wěn)態(tài)脈沖寬度僅由通信波特率確定，因此脈沖寬度誤差非常?。虎苁瞻l(fā)狀態(tài)切換時間短，通信可靠，RS485口在高波特率通信時數(shù)據(jù)不丟失；⑤利用發(fā)送數(shù)據(jù)端UART_TXD和狀態(tài)切換控制端RTS#上的信號來啟動和停止計(jì)數(shù)器。
實(shí)施例三如圖11所示，一種RS485通信接口轉(zhuǎn)換裝置，包括通信接口電路1、光藕隔離電路4、RS485收發(fā)器電路2和智能控制電路3。
如圖12所示，通信接口電路1包括一個RS232收發(fā)器電路11。所述RS232收發(fā)器電路11的第一通信端RIN和第二通信端TOUT分別和RS232總線接口相連，其發(fā)送數(shù)據(jù)端UART_TXD和接收數(shù)據(jù)端UART_RXD分別與光藕隔離電路4的第一通道的輸入端TXD1和第二通道的輸出端RXD2相連，其發(fā)送數(shù)據(jù)端UART_TXD還與智能控制電路3的信號接收端INPUT相連，智能控制電路3的狀態(tài)切換控制端RTS#與光藕隔離電路的第三通道輸入端TXD3相連。光藕隔離電路4的第一通道輸出端TXD2、第二通道輸入端RXD1和第三通道輸出端RXD3分別與所述RS485收發(fā)器電路2的接收數(shù)據(jù)端DI、發(fā)送數(shù)據(jù)端RO和收發(fā)片選端RE/DE相連。RS485收發(fā)器電路2的第一通信端TX+/A和第二通信端TX-/B分別和RS485總線接口相連。所述光藕隔離電路4的電路原理圖如圖5所示。所述RS485收發(fā)器電路2的電路原理圖如圖6所示。
本實(shí)施例中智能控制電路3是在圖9電路的基礎(chǔ)上增加了一個時鐘信號發(fā)生電路31。所述時鐘信號發(fā)生電路31的時鐘輸出端CLKOUT和所述時鐘信號輸入端CLK相連。
如圖13所示，時鐘信號發(fā)生電路31包括晶體振蕩器U31、第三計(jì)數(shù)器U33A和撥碼開關(guān)S31。晶體振蕩器U31的時鐘輸出端CLK與所述第三計(jì)數(shù)器U33A的輸入端、撥碼開關(guān)S31的第五輸入端相連。第三計(jì)數(shù)器U33A的復(fù)位端CLR接地，其第一、第二、第三和第四輸出端分別和撥碼開關(guān)S31的第四、第三、第二和第一輸入端相連。撥碼開關(guān)S31的第十三、第十四、第十五和第十六輸出端并聯(lián)連接在一起，作為一時鐘輸出端CLKOUT與時鐘信號輸入端CLK相連。
當(dāng)撥碼開關(guān)S31的第一到第五輸入端處于關(guān)斷狀態(tài)(off)時，支持2400bps以上的波特率通信(通過調(diào)整圖9中上拉電阻R12和電容C10的值，可支持更低的波特率)；當(dāng)撥碼開關(guān)S31的第一輸入端處于導(dǎo)通狀態(tài)(on)時，支持9600以上的波特率，以此類推。
本實(shí)施例所述一種RS485通信接口轉(zhuǎn)換裝置的工作原理及特點(diǎn)和實(shí)施例二相似。
權(quán)利要求
1.一種RS485通信接口轉(zhuǎn)換裝置，包括通信接口電路(1)和RS485收發(fā)器電路(2)，兩者相互耦合，其特征在于還包括與所述通信接口電路(1)及RS485收發(fā)器電路(2)相耦合的智能控制電路(3)；所述智能控制電路(3)根據(jù)通信接口電路(1)的發(fā)送數(shù)據(jù)信號控制RS485收發(fā)器電路(2)的收發(fā)狀態(tài)切換。
2.根據(jù)權(quán)利要求1所述的一種RS485通信接口轉(zhuǎn)換裝置，其特征在于所述通信接口電路(1)是通用異步收發(fā)器(UART)，其發(fā)送數(shù)據(jù)端(UART_TXD)和接收數(shù)據(jù)端(UART_RXD)分別與所述RS485收發(fā)器電路(2)的接收數(shù)據(jù)端(DI)和發(fā)送數(shù)據(jù)端(RO)耦合，其發(fā)送數(shù)據(jù)端(UART TXD)和時鐘輸出端(BAUD CLK)分別與智能控制電路(3)的信號接收端(INPUT)和時鐘信號輸入端(CLK)相連。
3.根據(jù)權(quán)利要求1所述的一種RS485通信接口轉(zhuǎn)換裝置，其特征在于所述通信接口電路(1)包括一個RS232收發(fā)器電路(11)，所述RS232收發(fā)器電路(11)的第一接收數(shù)據(jù)端(RIN)、第二數(shù)據(jù)發(fā)送端(TOUT)分別與RS232總線接口相連，其發(fā)送數(shù)據(jù)端(UART_TXD)、接收數(shù)據(jù)端(UART_RXD)分別與所述RS485收發(fā)器電路(2)的接收數(shù)據(jù)端(DI)和發(fā)送數(shù)據(jù)端(RO)耦合，其發(fā)送數(shù)據(jù)端(UART_TXD)還與智能控制電路(3)的信號接收端(INPUT)相連。
4.根據(jù)權(quán)利要求1所述的一種RS485通信接口轉(zhuǎn)換裝置，其特征在于所述智能控制電路(3)包括一個單穩(wěn)態(tài)觸發(fā)器(U5A)，所述單穩(wěn)態(tài)觸發(fā)器(U5A)的下降沿觸發(fā)輸入端(A)作為智能控制電路(3)的信號接收端(INPUT)與所述通信接口電路(1)的發(fā)送數(shù)據(jù)端(UART TXD)相連，其正向輸出端(Q)作為智能控制電路(3)的狀態(tài)切換控制端(RTS#)與所述RS485收發(fā)器電路(2)的收發(fā)片選端(RE/DE)耦合。
5.根據(jù)權(quán)利要求4所述的一種RS485通信接口轉(zhuǎn)換裝置，其特征在于所述智能控制電路(3)還包括第一與非門(U6A)、第二與非門(U6B)、第一計(jì)數(shù)器(U7A)和第二計(jì)數(shù)器(U7B)；所述單穩(wěn)態(tài)觸發(fā)器(U5A)的下降沿觸發(fā)輸入端(A)作為智能控制電路(3)的信號接收端(INPUT)與所述通信接口電路(1)的發(fā)送數(shù)據(jù)端(UART_TXD)相連，其復(fù)位端(CLR)與所述第二與非門(U6B)的輸出端相連，其正向輸出端(Q)作為智能控制電路(3)的狀態(tài)切換控制端(RTS#)，與第一與非門(U6A)的第二輸入端相連；所述第一與非門(U6A)的第一輸入端與所述通信接口電路(1)的發(fā)送數(shù)據(jù)端(UART_TXD)相連，其輸出端與所述第一計(jì)數(shù)器(U7A)的復(fù)位端和第二計(jì)數(shù)器(U7B)的復(fù)位端相連；所述第一計(jì)數(shù)器(U7A)的第一輸入端作為智能控制電路(3)的時鐘信號輸入端(CLK)與所述通信接口電路(1)的時鐘輸出端(BAUD_CLK)相連，其第四輸出端與所述第二計(jì)數(shù)器(U7B)的輸入端相連；所述第二計(jì)數(shù)器(U7B)的第三和第四輸出端分別與所述第二與非門(U6B)的第一和第二輸入端相連。
6.根據(jù)權(quán)利要求5所述的一種RS485通信接口轉(zhuǎn)換裝置，其特征在于智能控制電路(3)還包括時鐘信號發(fā)生電路(31)，所述時鐘信號發(fā)生電路(31)包括晶體振蕩器(U31)、第三計(jì)數(shù)器(U33A)和撥碼開關(guān)(S31)；所述晶體振蕩器(U31)的時鐘輸出端與所述第三計(jì)數(shù)器(U33A)的輸入端(A)、撥碼開關(guān)(S31)的第五輸入端相連；所述第三計(jì)數(shù)器(U33A)的復(fù)位端(CLR)接地，其第一輸出端(QA)、第二輸出端(QB)、第三輸出端(QC)和第四輸出端(QD)分別和所述撥碼開關(guān)(S31)的第四、第三、第二和第一輸入端相連；所述撥碼開關(guān)(S31)的第十三、第十四、第十五和第十六輸出端并聯(lián)在一起作為一個時鐘輸出端(CLKOUT)與時鐘信號輸入端(CLK)相連。
7.根據(jù)權(quán)利要求1到6所述的任何一種RS485通信接口轉(zhuǎn)換裝置，其特征在于還包括光藕隔離電路(4)，其第一通道的輸入端(TXD1)和第二通道的輸出端(RXD2)分別與所述通信接口電路(1)的發(fā)送數(shù)據(jù)端(UART_TXD)和接收數(shù)據(jù)端(UART RXD)相連，其第一通道輸出端(TXD2)和第二通道輸入端(RXD1)與所述RS485收發(fā)器電路(2)的接收數(shù)據(jù)端(DI)和發(fā)送數(shù)據(jù)端(RO)相連；所述智能控制電路(3)的狀態(tài)切換控制端(RTS#)與光藕隔離電路(4)的第三通道輸入端(TXD3)相連，所述RS485收發(fā)器電路(2)的收發(fā)片選端(RE/DE)與光藕隔離電路(4)的第三通道輸出端(RXD3)相連。
全文摘要
本發(fā)明涉及一種RS485通信接口轉(zhuǎn)換裝置，尤其涉及一種通用異步收發(fā)器(UART)或者RS232通信接口電路轉(zhuǎn)RS485的轉(zhuǎn)換裝置，包括通信接口電路和RS485收發(fā)器電路，兩者相互耦合，還包括與所述通信接口電路及RS485收發(fā)器電路相耦合的智能控制電路；所述智能控制電路根據(jù)通信接口電路的發(fā)送數(shù)據(jù)信號控制RS485收發(fā)器電路的收發(fā)狀態(tài)切換。本發(fā)明通過在原有技術(shù)的基礎(chǔ)上增加一個簡單的智能邏輯控制電路，可以實(shí)現(xiàn)RS485收發(fā)器電路收發(fā)狀態(tài)的自動切換。
文檔編號H04L29/10GK1649349SQ200510050978
公開日2005年8月3日 申請日期2005年2月4日 優(yōu)先權(quán)日2005年2月4日
發(fā)明者嚴(yán)慧勇, 李熹, 易序復(fù) 申請人:艾默生網(wǎng)絡(luò)能源系統(tǒng)有限公司