專利名稱：偏置電路、固態(tài)成像裝置及其制造方法
技術領域：
本發(fā)明涉及成像器件及其制造方法，具體涉及電荷耦合器件(CCD)的偏置電路、包括這樣的偏置電路的成像電路及其制造方法。
背景技術：
典型的CCD包括多個光電轉換區(qū)域、多個垂直電荷傳輸區(qū)域、一個水平電荷傳輸區(qū)域和一個浮動擴散區(qū)域。所述光電轉換區(qū)域(例如光電二極管區(qū)域)通常以具有規(guī)則的間隔的矩陣來布置，并且將光信號轉換為電信號以產生電荷。所述垂直電荷傳輸區(qū)域通常被形成在多個光電轉換區(qū)域之間，并且通過門的時鐘控制在垂直(列)方向上傳送在光電轉換區(qū)域中產生的電荷。所述水平電荷傳輸區(qū)域通常在水平(行)方向上傳送垂直傳送的電荷。所述浮動擴散區(qū)域感測所傳送的電荷，并且向外圍電路輸出所述電荷。
CCD已經被廣泛地應用到照像機、攝像機、多媒體和閉路電視(CCTV)中。具體上，隨著CCD的尺寸減小和在CCD中的像素數量增加，具有微透鏡的CCD的使用增加了。
圖1是利用微透鏡的傳統(tǒng)CCD的橫截面圖。p型阱2形成在n型半導體基底1中，垂直電荷傳輸區(qū)域4形成在多個光電二極管區(qū)域3之間的p型阱2中。溝道截斷層5作為在光電二極管區(qū)域3和垂直電荷傳輸區(qū)域4之間的電勢壁壘，多晶硅柵極7形成為在垂直電荷傳輸區(qū)域4之上，并且通過絕緣層6與垂直電荷傳輸區(qū)域4絕緣。除了疊加在光電二極管區(qū)域3上的區(qū)域之外，金屬光阻擋層8形成在多晶硅柵電極7上。濾色器層(未示出)和微透鏡9形成在光電二極管區(qū)域3之上。
入射在CCD上的光通過微透鏡9，并且聚焦在光電二極管區(qū)域3上。微透鏡9被提供用來增強聚光效率。入射光能量被轉換為電荷，所述電荷通過電荷傳輸器件被傳送到輸出節(jié)點，所述電荷傳輸器件諸如是垂直電荷傳輸區(qū)域4和水平電荷傳輸區(qū)域(未示出)。所述圖像信號電荷被作為電子信號輸出。
用于向半導體基底1施加偏壓的偏置電路10被布置在CCD陣列的外部，并且連接到半導體基底1的n+型區(qū)域。當響應于落在光電二極管區(qū)域3上的大量的光而產生過量的電荷時，偏置電路10調整基底偏壓，并且降低光電二極管區(qū)域3的勢阱，以便在已經累積了一定量的電荷后，過量的電荷被排出到半導體基底1。但是，因為各個CCD可能由于制造加工而不同，因此可能需要對于由給定的加工生產的每個CCD施加不同的基底偏壓。
圖2和3圖解了用于施加偏壓的傳統(tǒng)偏置電路。圖2是偏置電路的電路圖，其中使用由被施加到焊點(pad)的電壓切斷的保險絲來控制基底偏壓。參見圖2，通過位于電源電壓VDD節(jié)點和地電壓GND節(jié)點之間的多晶硅電阻器13來分配電源電壓VDD，并且多晶硅電阻器13的連接節(jié)點連接到保險絲12。焊點11用于斷開保險絲?？梢酝ㄟ^選擇性地切斷連接到多晶硅電阻器13的保險絲12來獲得期望的輸出電壓。
圖2的偏置電路會大大地增加由芯片占用的面積，因為所述電路包括相當大量的電阻器和保險絲。圖2的電路也會具有相當大的功耗。而且，錯誤地斷開的保險絲的恢復可能是困難的。
圖3是使用如在日本專利公開出版物第8-32065號中提出的、金屬-絕緣體-半導體場效應晶體管(MISFET)的偏置電路的電路圖。參見圖3，電源電壓VDD被多個MOS晶體管14和一個MISFET 15分隔，所述多個MOS晶體管14和一個MISFET 15串聯連接在電源電壓VDD節(jié)點和地電壓GND節(jié)點之間。在這個偏置電路中，通過控制在MISFET 15上的電壓來調整輸出電壓。通過經由焊點16向MISFET 15的絕緣層施加控制偏壓來控制在MISFET15上的電壓，所述焊點16由氧化氮化氧(ONO)或一氧化氮(NO)形成。偏置電路使用作為有源器件的MOS晶體管14和MISFET 15來取代作為無源器件的電阻器。因此，可以降低功耗，并且與使用電阻器和保險絲的偏置電路相比較可以降低芯片占用的面積。但是，在這個電路上的程序操作可能由于下述原因而不準確在制造加工(例如使用等離子體的加工)期間注入的電荷和/或可能被截留和不良地消除的、在絕緣層中注入的電荷。因此，MISFET15可能不具有穩(wěn)定的特性。
圖4是圖1所示的浮動擴散區(qū)域的橫截面視圖。CCD包括浮動擴散區(qū)域FD、復位柵極RG和復位漏極RD。浮動擴散區(qū)域FD位于水平電荷傳輸區(qū)域(未示出)的后端，用于將電荷轉換為電壓，所述復位柵極RG和復位漏極RD被提供用來對于每個像素復位被傳送到浮動擴散區(qū)域FD的電荷。例如，可以在n型半導體基底1中形成p型阱2，并且可以在所述p型阱2的預定部分中形成所述水平電荷傳輸區(qū)域的電荷傳輸通道區(qū)域17?？梢栽陔姾蓚鬏斖ǖ绤^(qū)域17的一部分上形成柵極絕緣層18，并且可以在柵極絕緣層18上形成復位柵極RG。可以通過向電荷傳輸通道區(qū)域17中注入n型離子雜質而在復位柵極RG的相應側上形成浮動擴散區(qū)域FD和復位漏極RD。浮動擴散區(qū)域FD累積從水平電荷傳輸區(qū)域傳輸的電荷，并且當接通復位柵極RG時，在浮動擴散區(qū)域FD中的電荷被傳送到復位漏極RD。
在這種偏置電路中，通過RG焊點19向復位柵極RG施加偏壓，并且使用與浮動擴散區(qū)域FD連接的感測放大器20來檢測被傳輸到浮動擴散區(qū)域FD的電荷。期望所檢測的信號應當將在浮動擴散區(qū)域FD的累積電荷完全地復位(放電)到復位漏極RD以準備下一次檢測。但是，由于復位晶體管的操作特性，復位操作可能不充分。具體上，可能在擴散區(qū)域中剩余電荷，導致電荷混合和產生圖像噪音。當照度低時，圖像噪音可能變得顯著。
為了便利復位操作，一般期望提高所施加的復位電壓。而且，當在復位柵極RG的時鐘控制中的操作點按照復位電壓而改變時，通常期望將在每個器件中的復位柵極RG的直流(DC)偏置設置為考慮到復位柵極RG的勢能不規(guī)則性的值。

發(fā)明內容
在本發(fā)明的一些實施例中，一種用于電荷耦合器件(CCD)的偏置電路，包括一個或多個晶體管和一個非易失性存儲單元，它們串聯連接在第一電勢節(jié)點和第二電勢節(jié)點之間，并且被配置為在所述非易失性存儲器和所述一個或多個晶體管之一之間的一個節(jié)點上產生偏壓。所述一個或多個晶體管可以包括在所述非易失性存儲單元的第一端和所述第一電勢節(jié)點之間串聯耦合的一個或多個晶體管；在所述非易失性存儲單元的第二端和所述第二電勢節(jié)點之間串聯耦合的一個或多個晶體管。
在一些實施例中，所述非易失性存儲單元包括快閃存儲單元。例如，所述非易失性存儲單元可以包括疊層柵型快閃存儲單元和/或分割柵型快閃存儲單元。
在本發(fā)明的其他實施例中，所述偏置電路還包括與非易失性存儲單元的柵極耦合的輸入焊點。第一和第二電阻器可以耦合在所述輸入焊點與第一和第二電勢節(jié)點的相應的一個之間。
按照本發(fā)明的附加實施例，一種固態(tài)成像裝置包括一個半導體基底和在所述半導體基底上和/或內形成的多個裝置區(qū)域。所述裝置還包括偏置電路，它耦合到所述基底和/或所述裝置區(qū)域之一，并且用于向其施加偏壓，該偏置電路包括一個或多個晶體管和一個非易失性存儲單元，它們串聯連接在第一電勢節(jié)點和第二電勢節(jié)點之間，并且被配置為在所述非易失性存儲器和所述一個或多個晶體管之一之間的一個節(jié)點上產生偏壓。
在本發(fā)明的其他實施例中，固態(tài)成像裝置包括光電轉換區(qū)域；電荷傳輸區(qū)域，被配置為從所述光電轉換區(qū)域傳送電荷；浮動擴散區(qū)域，被配置為向外圍電路傳送由電荷傳輸區(qū)域傳送的電荷；復位柵極和復位漏極，被配置為從浮動擴散區(qū)域傳送電荷。所述裝置還包括偏置電路，它被配置為向復位柵極或復位漏極施加偏壓，所述偏置電路包括一個或多個晶體管和一個非易失性存儲單元，它們串聯耦合在第一電勢節(jié)點和第二電勢節(jié)點之間，并且被配置為在所述非易失性存儲器和所述一個或多個晶體管之一之間的一個節(jié)點上產生偏壓。
在本發(fā)明的一些方法實施例中，制造了固態(tài)成像裝置。在半導體基底上形成柵極絕緣層。在柵極絕緣層上形成第一多晶硅層。所述第一多晶硅層被設計為在裝置區(qū)域中形成第一多晶硅柵極和在偏置電路區(qū)域中形成浮動柵極。在第一多晶硅柵極和浮動柵極上形成柵極間絕緣層。在所述柵極間絕緣層上形成第二多晶硅層，并且設計為在所述裝置區(qū)域中形成第二多晶硅柵極并且在偏置電路區(qū)域中形成控制柵極和一個或多個晶體管柵極，其中，第二多晶硅柵極部分地覆蓋在第一多晶硅柵極上，并且所述控制柵極部分地覆蓋在所述浮動柵極上。在基底中、在所述偏置電路的控制柵極和所述一個或多個晶體管柵極的相應側上形成源極/漏極區(qū)域，以形成與非易失性存儲單元串聯的一個或多個晶體管。所述控制柵極和浮動柵極可以具有疊層柵配置和/或分割柵配置。


圖1是傳統(tǒng)的CCD類型的固態(tài)成像裝置的橫截面視圖；圖2是在圖1的偏置電路中使用的傳統(tǒng)偏置電路的電路圖；圖3是在圖1的偏置電路中使用的另一種傳統(tǒng)的偏置電路的電路圖；圖4是在圖1的器件中包括的浮動擴散區(qū)域的橫截面視圖；圖5是按照本發(fā)明的一些實施例的偏置電路的電路圖；圖6是按照本發(fā)明的另一些實施例的非易失性存儲(NVM)單元的橫截面視圖；圖7是按照本發(fā)明的附加實施例的NVM單元的橫截面視圖；圖8圖解了包括按照本發(fā)明的一些實施例的偏置電路的固態(tài)成像裝置；圖9圖解了包括按照本發(fā)明的另一些實施例的偏置電路的固態(tài)成像裝置；圖10圖解了包括按照本發(fā)明的又一些實施例的偏置電路的固態(tài)成像裝置；圖11-17是制造產品的橫截面視圖，用于圖解制造包括按照本發(fā)明的一些實施例的偏置電路的固態(tài)成像裝置的示范操作。
具體實施例方式
現在參照附圖來更全面地說明本發(fā)明，在附圖中示出了本發(fā)明的實施例。但是，本發(fā)明可以具體化為不同的形式，并且不應當被理解為限于在此給出的實施例。而且，提供這些實施例以便本公開徹底和完整，并且將向本領域內的技術人員全面地傳達本發(fā)明的范圍。相同的編號表示相同的元件。在此使用的術語“和/或”包括一個或多個相關聯地列出的項目的任何一個或所有組合。
在此使用的術語僅僅用于描述特定的實施例，并且并非意欲限定本發(fā)明。在此使用的單數形式“一個”和“所述那個”意欲也包括復數形式，除非上下文另外地明確指示出。還應當明白，術語“包括”當在說明書中使用時，指定所聲明的特征、整數、步驟、操作、元件和/或部件的存在，但是不排除存在或增加一個或多個其他特征、整數、步驟、操作、元件、部件和/或其組合。
可以明白，當一個元件被稱為“連接”或“耦合”到另一個元件時，它可以直接地連接或耦合到其他的元件或者可以存在插入的元件。相反，當一個元件被稱為“直接連接到”或“直接耦合到”另一個元件時，不存在插入的元件。
除非另外限定，在此使用的所有術語(包括科技術語)具有由本發(fā)明所屬領域的普通技術人員通常理解的相同含義。還應當明白，諸如在通常使用的詞典中所限定的那些術語應當被理解為具有與它們在相關領域的環(huán)境中的含義一致的含義，并且將不被理解為理想化的或過度形式的含義，除非在此明確地如此定義。
圖5是按照本發(fā)明的一些實施例的偏置電路500的電路圖。所述偏置電路500包括多個晶體管30和一個非易失性存儲(NVM)單元40，它們串聯連接在諸如電源電壓VDD節(jié)點的第一電勢節(jié)點和諸如地電壓GND節(jié)點的第二電勢節(jié)點之間。電源電壓VDD由晶體管30和NVM單元40分配，并且偏置電路500在晶體管30和NVM單元40之間的觸點產生偏壓，并且向輸出節(jié)點60輸出所述偏壓。NVM單元40可以例如是閃速存儲器。如所公知的，即使其電源突然中斷，閃速存儲器也可以在ONO層或浮動柵極中存儲電荷，以便可以按照輸入到單元的柵極的電壓(門限電壓)來控制輸出電壓。如將參照圖6和7來全面地說明的，NVM單元40優(yōu)選地包括具有浮動柵極和控制柵極的快閃存儲單元。
優(yōu)選的是，所述偏置電路還包括輸入焊點50以及第一和第二電阻器R1和R2。從輸入焊點50輸入控制偏置信號，并且第一和第二電阻器R1和R2連接到輸入焊點50，并且可以穩(wěn)定來自輸入焊點50的控制偏置信號。在NVM單元40中，通過響應于由第一和第二電阻器R1和R2穩(wěn)定的輸入信號而向浮動柵極注入電荷或從其釋放電荷來控制輸出電壓，以便獲得期望的偏壓。晶體管30是緩沖晶體管，并且連接到NVM單元40的源極和漏極，其中每個緩沖晶體管30的柵極連接到其漏極。
一般，具有包括多個選通晶體管的結構的NVM單元(例如快閃存儲單元)可以使用外部偏壓來控制和固定溝道電勢。通過向浮動柵極注入電荷來實現規(guī)劃，并且通過隧道效應機制來消除(放電)在浮動柵極上的電荷。在本發(fā)明的一些實施例中，具有這種結構的NVM單元被插入到偏置電路中，以便可以使用NVM單元的電荷存儲能力來控制門限電壓。特別是，已經證明，具有多個選通晶體管的NVM單元可以在大范圍的條件下顯示穩(wěn)定的特征。因此，本發(fā)明的偏置電路可以輸出穩(wěn)定的偏壓。
圖6是按照本發(fā)明的一些實施例的NVM單元600的橫截面視圖，它可以被包括在圖5的偏置電路中。所圖解的NVM單元600是分割柵(split-gate)型快閃存儲單元，其中控制柵極125覆蓋浮動柵極110的上表面的一部分和一個側壁。源極區(qū)域130位于半導體基底100中并與浮動柵極110相鄰。橢圓形氧化層115覆蓋浮動柵極110的上表面。與源極區(qū)域130相對的浮動柵極110的側壁被控制柵極125覆蓋?？刂茤艠O125從浮動柵極110的側壁延伸，在一個方向上覆蓋橢圓氧化層115的上表面，并且覆蓋與浮動柵極110的源極區(qū)域130相對的半導體基底100的一部分。漏極區(qū)域135位于半導體基底100中并與控制柵極125相鄰，并且控制柵極125部分地與漏極區(qū)域135重疊。柵極絕緣層105位于浮動柵極110和半導體基底100之間。隧道絕緣層120與橢圓形氧化層115的一部分重疊，并且從在控制柵極125和半導體基底100之間的浮動柵極110的側壁延伸。以下，將橢圓形氧化層115和隧道絕緣層120的組合稱為柵極間(intergate)絕緣層。
在分割柵型快閃存儲單元600中，浮動柵極110與控制柵極125分離，并且具有電隔離的結構。在本發(fā)明的一些實施例中，通過向浮動柵極110注入電子或從其發(fā)出電子、即通過寫入和消除操作來控制偏置電路的輸出電壓。在寫入操作中，大約12V的高壓被施加到控制柵極125，大約7V的高壓被施加到源極130，并且0V的電壓被施加到漏極135，使得熱電子穿過在浮動柵極110之下半導體基底100之上、靠近控制柵極125的柵極絕緣層105并且進入浮動柵極110。這增大了門限電壓，因此降低了偏置電路的輸出電壓。如果15V或更高的電壓被施加到控制柵極125，則高電場被施加到浮動柵極110的尖端，并且在浮動柵極110中的電子被傳送到控制柵極1 25。這減小了門限電壓，并且提高了偏置電路的輸出電壓。通過通道熱電子注入(CHEI)來實現向浮動柵極110的電子的注入，并且由Fowler-Nordheim(F-N)隧道效應發(fā)出電子穿過在浮動柵極110和控制柵極125之間的隧道絕緣層120。
圖7是按照本發(fā)明的另一些實施例的、可以在圖5的偏置電路中使用的NVM單元700的橫截面視圖。NVM單元700是疊層柵型快閃存儲單元，其中控制柵極225被堆疊在浮動柵極210上。柵極絕緣層205位于半導體基底200上，并且在其上堆疊浮動柵極210、柵極間絕緣層220和控制柵極225。源極230和漏極235被布置在半導體基底200中位于疊層結構的相應側。
在這個疊層柵型閃速存儲器中，控制柵極225被形成在浮動柵極210上。像在分割柵型閃速存儲器中那樣，通過向浮動柵極210注入電子或從其發(fā)出電子、即通過寫入和消除操作來控制偏置電路的輸出電壓。在寫入操作中，大約10V的高壓被施加到控制柵極225，大約5V的高壓被施加到源極230，并且漏極235浮動，并且從源極230通過柵極絕緣層205向浮動柵極210注入熱電子。因此，門限電壓增大，這減小了在其中使用存儲單元的偏置電路的輸出電壓。在消除操作中，如果大約-10V的電壓被施加到控制柵極225，大約5V的電壓被施加到漏極235，并且源極230浮動，則在浮動柵極210中的電子被傳送到漏極235。這減小了門限電壓，由此增大了偏置電路的輸出電壓。通過熱電子注入而發(fā)生向浮動柵極210中的電子注入，并且通過F-N隧道效應經由隧道絕緣層120從浮動柵極210傳送電子。
如上面參照圖5-7描述的偏置電路可以與固態(tài)成像裝置集成，并且用于向固態(tài)成像裝置的基底、復位柵極和/或復位漏極施加偏壓。圖8-10圖解了使用按照本發(fā)明的各個實施例的偏置電路的固態(tài)成像裝置。
圖8圖解了包括偏置電路360的固態(tài)成像裝置800，在所述偏置電路360中，向其中形成有多個裝置區(qū)域350的基底300施加偏壓。所述裝置區(qū)域350可以例如與圖1所示的在基底1上形成的元件相同，所述元件諸如p型阱2、光電二極管區(qū)域3、垂直電荷傳輸區(qū)域4、溝道截斷層5、絕緣層6、多晶硅柵極7、金屬光阻層8和微透鏡9等。如上參照圖5所述，偏置電路360包括一個或多個晶體管30和NVM單元40，它們串聯連接在第一電勢節(jié)點VDD和第二電勢節(jié)點GND之間。偏置電路360在晶體管30和NVM單元40之間的一個節(jié)點上產生偏壓。在所圖解的實施例中，偏置電路360的輸出節(jié)點連接到基底300的n+型區(qū)域，以便向基底300施加偏壓。
圖9和10圖解了按照本發(fā)明的另一些實施例的固態(tài)成像裝置。圖9和10所示的實施例彼此類似，除了圖9的偏置電路370向復位柵極RG施加偏壓，而圖10的偏置電路380向復位漏極RD施加偏壓。參見圖9，固態(tài)成像裝置900包括光電轉換區(qū)域305、電荷傳輸區(qū)域310、浮動擴散區(qū)域320、復位柵極330、復位漏極340，它們都位于基底300上和/或內。器件900還包括偏置電路370，它向復位柵極330施加偏壓。所述電荷傳輸區(qū)域發(fā)送在所述光電轉換區(qū)域305中產生的電荷，并且浮動擴散區(qū)域320感測由電荷傳輸區(qū)域310發(fā)送的電荷，并且向外圍電路(未示出)輸出電荷。復位柵極330和復位漏極340被提供用來對于每個像素復位向浮動擴散區(qū)域320發(fā)送的電荷。如上參照圖5所述，偏置電路370包括一個或多個晶體管30和一個NVM單元40，它們串聯連接在第一電勢節(jié)點VDD和第二電勢節(jié)點GND之間，并且在晶體管30和NVM單元40之間的一個節(jié)點上輸出偏壓。圖10圖解了固態(tài)成像裝置1000的一個示例，其中偏置電路370向復位漏極340施加偏壓。
按照本發(fā)明的各個實施例的偏置電路可以與固態(tài)成像裝置集成。以下，將參照圖11-17來說明用于制造包括偏置電路的固態(tài)成像裝置的示范操作。
參見圖11，在n型半導體基底400中定義了裝置區(qū)域C和偏置電路區(qū)域B。在基底400中形成p型阱405，并且在p型阱405中形成用于將像素彼此分離的溝道截斷層410。在形成p型阱405之前，可以執(zhí)行清潔處理，并且可以在基底400上形成緩沖氧化層(未示出)?？梢栽诨?00上形成離子注入掩模(未示出)，以大約2.3E11離子/cm2的劑量和大約1.8MeV來摻雜硼離子，由此形成p型阱405。如果必要的話，則p型離子可以以較高的劑量被摻雜到除了裝置區(qū)域C之外的、包括偏置電路區(qū)域的外圍電路部分中。其后，通過形成電荷傳輸通道的離子注入處理在溝道截斷層410旁邊形成CCD通道區(qū)域415，該通道區(qū)域包括垂直和水平電荷傳輸區(qū)域?？梢栽谛纬蓽系澜財鄬?10之前形成CCD通道區(qū)域415。
參見圖12，在其中形成有CCD通道區(qū)域415的基底400的表面上形成柵極絕緣層420。在裝置區(qū)域C中的柵極絕緣層420的一部分可以是ONO層，而在偏置電路區(qū)域B中的柵極絕緣層420的一部分可以是氧化層。例如，可以在大約900℃的溫度使用熱氧化來形成大約300的厚度的第一氧化層。然后可以使用例如低壓化學汽相沉積(LPCVD)來將一個氮化層形成為大約400的厚度。可以通過沉積大約150的厚度的中溫氧化物(MTO)和將所述MTO退火來形成第二氧化層。在基底400的整個表面上形成這個ONO層后，可以從偏置電路區(qū)域B去除所述氮化層和ONO層的第二氧化層。第一多晶硅層425被沉積在柵極絕緣層420上。例如，可以通過LPCVD來將第一多晶硅層425形成為大約3000的厚度。
參見圖13，第一多晶硅層425形成圖案為在裝置區(qū)域C的CCD通道區(qū)域415的特定部分留下第一多晶硅柵極425a。與設計形成第一多晶硅柵極425a的同時，可以在偏置電路區(qū)域B中形成NVM單元的浮動柵極425b?？梢允褂弥T如氧化層或光阻層之類的適當的蝕刻掩模來設計形成第一多晶硅層425。
參見圖14，在第一多晶硅柵極425a和浮動柵極425b上形成用于將電極彼此分離的柵極間絕緣層430a和430b。第二多晶硅層440被沉積在柵極間絕緣層430a和430b上。為了形成柵極間絕緣層430a和430b，可以通過熱氧化第一多晶硅柵極425a和浮動柵極425b來形成厚度大約300的熱氧化層，并且可以在其上沉積厚度大約100的MTO?？梢孕纬珊穸却蠹s300的第二多晶硅層440。
參見圖15，設計第二多晶硅層440以形成第二多晶硅柵極440a，它部分地與第一多晶硅柵極425a以及裝置區(qū)域C的CCD通道區(qū)域415的相鄰部分重疊；控制柵極440b，它與偏置電路區(qū)域B中的浮動柵極425b重疊。所述設計也形成偏置電路區(qū)域B的一個或多個晶體管的柵極440c。
參見圖16，通過向偏置電路區(qū)域B中注入雜質離子而在控制柵極440b的相應側上形成源極區(qū)域445a和漏極區(qū)域445b，因此形成NVM單元450。漏極區(qū)域445b也作為也包括漏極區(qū)域445c的晶體管460的源極區(qū)域445b，以便NVM單元450與晶體管460串聯以形成偏置電路部分465，該偏置電路部分465可以包括與NVM單元450和晶體管460串聯耦合的其他晶體管(未示出)?？梢栽诰w管460和NVM單元450之間的觸點上產生偏壓。
參見圖17，在包括第二多晶硅柵極440a的結構上形成絕緣層470，并且執(zhí)行n型離子注入處理以形成光電二極管區(qū)域475，即光電轉換區(qū)域?？梢栽谛纬稍礃O區(qū)域445a、源極/漏極區(qū)域445b和漏極區(qū)域445c之前形成光電二極管區(qū)域475。
形成金屬光阻層480，它覆蓋除了覆蓋在光電二極管區(qū)域475之上的部分之外的絕緣層470的其它部分?？梢酝ㄟ^沉積厚度大約2000的鎢和設計其圖案來形成所述金屬光阻層480。形成諸如BPSG的鈍化層485，然后通過使用光刻處理選擇性地去除鈍化層485來執(zhí)行焊點打開處理。在鈍化層485上形成諸如氧化層或氮層之類的用于平面化的絕緣層490。在覆蓋在光電二極管區(qū)域475之上的絕緣層490的一部分上形成濾色層495。在覆蓋在光電二極管區(qū)域475之上的濾色層495上形成微透鏡500，由此形成固態(tài)成像裝置。
如上所述，可以同時形成裝置區(qū)域C的第一多晶硅柵極425a和用于偏置電路部分465中的NVM單元450的浮動柵極425b。另外，可以同時形成裝置區(qū)域C的第二多晶硅柵極425a和用于偏置電路部分465中的NVM單元450的控制柵極440b。以這種方式，可以與固態(tài)成像裝置集成用于產生穩(wěn)定的偏壓的偏置電路?？梢悦靼祝梢酝ㄟ^下述方式來修改用于在偏置電路區(qū)域B中形成疊層柵NVM單元的如上所述的操作以形成分割柵極NVM單元通過形成控制柵極440b，使得它與浮動柵極425b重疊和延伸到至相鄰的基底上。
雖然已經參照本發(fā)明的例證實施例而說明了本發(fā)明，但是可以明白，本發(fā)明不限于其所述細節(jié)。已經在上述的說明中提出了各種替代和修改，并且本領域內的普通技術人員可以看出其他的替代和修改。因此，所有這樣的替代和修改意欲被包括在所附的權利要求所定義的本發(fā)明的范圍內。
權利要求
1.一種用于電荷耦合器件的偏置電路，所述偏置電路包括一個或多個晶體管和一個非易失性存儲單元，它們串聯連接在第一電勢節(jié)點和第二電勢節(jié)點之間，并且被配置為在所述非易失性存儲器和所述一個或多個晶體管之一之間的一個節(jié)點上產生偏壓。
2.按照權利要求1的偏置電路，其中，所述一個或多個晶體管包括在所述非易失性存儲單元的第一端和所述第一電勢節(jié)點之間串聯耦合的一個或多個晶體管；在所述非易失性存儲單元的第二端和所述第二電勢節(jié)點之間串聯耦合的一個或多個晶體管。
3.按照權利要求1的偏置電路，其中所述非易失性存儲單元包括快閃存儲單元。
4.按照權利要求3的偏置電路，其中，所述偏壓依賴于非易失性存儲單元的浮動柵極的電荷。
5.按照權利要求3的偏置電路，其中，所述非易失性存儲單元包括疊層柵型快閃存儲單元。
6.按照權利要求3的偏置電路，其中，所述非易失性存儲單元包括分割柵型快閃存儲單元。
7.按照權利要求1的偏置電路，還包括與非易失性存儲單元的柵極耦合的輸入焊點。
8.按照權利要求7的偏置電路，還包括耦合在所述輸入焊點與第一和第二電勢節(jié)點的相應的一個之間的第一和第二電阻器。
9.按照權利要求1的偏置電路，其中，所述一個或多個晶體管被配置為一個或多個緩沖晶體管。
10.一種固態(tài)成像裝置，包括一個半導體基底；在所述半導體基底上和/或內形成的多個裝置區(qū)域；偏置電路，它耦合到所述基底和/或所述裝置區(qū)域之一，并且用于向其施加偏壓，該偏置電路包括一個或多個晶體管和一個非易失性存儲單元，它們串聯連接在第一電勢節(jié)點和第二電勢節(jié)點之間，并且被配置為在所述非易失性存儲器和所述一個或多個晶體管之一之間的一個節(jié)點上產生偏壓。
11.按照權利要求10的器件，其中，所述一個或多個晶體管包括在所述非易失性存儲單元的第一端和所述第一電勢節(jié)點之間串聯耦合的一個或多個晶體管；在所述非易失性存儲單元的第二端和所述第二電勢節(jié)點之間串聯耦合的一個或多個晶體管。
12.按照權利要求11的器件，其中所述非易失性存儲單元包括快閃存儲單元。
13.按照權利要求12的器件，其中，所述偏壓依賴于非易失性存儲單元的浮動柵極的電荷。
14.按照權利要求12的器件，其中，所述非易失性存儲單元包括疊層柵型快閃存儲單元。
15.按照權利要求12的器件，其中，所述非易失性存儲單元包括分割柵型快閃存儲單元。
16.按照權利要求10的器件，還包括與非易失性存儲單元的柵極耦合的輸入焊點。
17.按照權利要求16的器件，還包括耦合在所述輸入焊點與第一和第二電勢節(jié)點的相應的一個之間的第一和第二電阻器。
18.按照權利要求10的器件，其中，所述一個或多個晶體管被配置為一個或多個緩沖晶體管。
19.一種固態(tài)成像裝置，包括光電轉換區(qū)域；電荷傳輸區(qū)域，被配置為從所述光電轉換區(qū)域傳送電荷；浮動擴散區(qū)域，被配置為向外圍電路傳送由電荷傳輸區(qū)域傳送的電荷；復位柵極和復位漏極，被配置為從浮動擴散區(qū)域傳送電荷；偏置電路，它被配置為向復位柵極或復位漏極施加偏壓，所述偏置電路包括一個或多個晶體管和一個非易失性存儲單元，它們串聯耦合在第一電勢節(jié)點和第二電勢節(jié)點之間，并且被配置為在所述非易失性存儲器和所述一個或多個晶體管之一之間的一個節(jié)點上產生偏壓。
20.按照權利要求19的器件，其中所述一個或多個晶體管包括在所述非易失性存儲單元的第一端和所述第一電勢節(jié)點之間串聯耦合的一個或多個晶體管；在所述非易失性存儲單元的第二端和所述第二電勢節(jié)點之間串聯耦合的一個或多個晶體管。
21.按照權利要求19的器件，其中，所述非易失性存儲單元包括快閃存儲單元。
22.按照權利要求21的器件，其中，所述偏壓依賴于非易失性存儲單元的浮動柵極的電荷。
23.按照權利要求21的器件，其中，所述非易失性存儲單元包括疊層柵型快閃存儲單元。
24.按照權利要求21的器件，其中，所述非易失性存儲單元包括分割柵型快閃存儲單元。
25.按照權利要求19的器件，還包括與非易失性存儲單元的柵極耦合的輸入焊點。
26.按照權利要求25的器件，還包括耦合在所述輸入焊點與第一和第二電勢節(jié)點的相應的一個之間的第一和第二電阻器。
27.按照權利要求10的器件，其中，所述一個或多個晶體管被配置為一個或多個緩沖晶體管。
28.一種制造固態(tài)成像裝置的方法，所述方法包括在半導體基底上形成柵極絕緣層；在柵極絕緣層上形成第一多晶硅層；設計所述第一多晶硅層，以在裝置區(qū)域中形成第一多晶硅柵極和在偏置電路區(qū)域中形成浮動柵極；在第一多晶硅柵極和浮動柵極上形成柵極間絕緣層；在所述柵極間絕緣層上形成第二多晶硅層；設計第二多晶硅層，以在所述裝置區(qū)域中形成第二多晶硅柵極并且在偏置電路區(qū)域中形成控制柵極和一個或多個晶體管柵極，其中，第二多晶硅柵極部分地與第一多晶硅柵極重疊，并且所述控制柵極部分地與所述浮動柵極重疊；在基底中、在所述偏置電路的控制柵極和所述一個或多個晶體管柵極的相應側形成源極/漏極區(qū)域，以形成與非易失性存儲單元串聯的一個或多個晶體管。
29.按照權利要求28的方法，其中，所述控制柵極和浮動柵極具有疊層柵配置。
30.按照權利要求28的方法，其中，所述控制柵極和浮動柵極具有分割柵配置。
31.按照權利要求28的方法，其中，所述半導體基底是n型基底，其中所述方法還包括在n型基底中形成p型阱；在p型阱中形成溝道截斷層；形成鄰近溝道截斷層的電荷傳輸區(qū)域；在第二多晶硅柵極上形成絕緣層；在裝置區(qū)域中形成光電二極管區(qū)域；在除了覆蓋在光電二極管區(qū)域之上的部分之外的絕緣層上形成金屬光阻層；在金屬光阻層上形成鈍化層；在鈍化層上形成平面化的絕緣層；在覆蓋在光電二極管區(qū)域的平面化的絕緣層的一部分上形成濾色層；在濾色層上形成微透鏡，并且覆蓋在光電二極管區(qū)域上。
全文摘要
一種用于電荷耦合器件(CCD)的偏置電路，包括一個或多個晶體管和一個非易失性存儲單元，它們串聯連接在第一電勢節(jié)點和第二電勢節(jié)點之間，并且被配置為在所述非易失性存儲器和所述一個或多個晶體管之一之間的一個節(jié)點上產生偏壓。所述一個或多個晶體管可以包括在所述非易失性存儲單元的第一端和所述第一電勢節(jié)點之間串聯耦合的一個或多個晶體管；在所述非易失性存儲單元的第二端和所述第二電勢節(jié)點之間串聯耦合的一個或多個晶體管。所述非易失性存儲單元可以包括快閃存儲單元，例如疊層柵型快閃存儲單元和/或分割柵型快閃存儲單元。
文檔編號H04N5/335GK1665033SQ200510053008
公開日2005年9月7日 申請日期2005年3月4日 優(yōu)先權日2004年3月5日
發(fā)明者柳政澔, 南丁鉉, 盧宰燮 申請人:三星電子株式會社