專利名稱：移動數(shù)據(jù)終端及其通信方法
技術(shù)領(lǐng)域：
本發(fā)明涉及省電的移動數(shù)據(jù)終端及其通信方法。
背景技術(shù)：
諸如移動電話之類的可便攜終端在其電池容量上存在限制。因此，在該技術(shù)領(lǐng)域中，非常需要節(jié)能。
日本早期公開專利公布(公開)No.2000-036770、(公開)No.2000-244351、(公開)No.2002-202830、(公開)No.2002-368676和(公開)No.2003-110484都公開了用于降低移動電話的功耗的技術(shù)。
日本早期公開專利公布(公開)No.2000-036770描述了一種現(xiàn)有技術(shù)，該技術(shù)通過在休眠狀態(tài)中停止用于操作裝置的快時鐘(主時鐘)，并且提供一慢時鐘，以作為替代的另一時鐘，從而降低功耗。
日本早期公開專利公布(公開)No.2000-244351描述了在不同情況下的主時鐘裝置和從時鐘裝置的使用，其中主時鐘裝置用于產(chǎn)生具有高精確度的第一時鐘信號，而從時鐘裝置則用于產(chǎn)生第二時鐘信號，所述第二時鐘信號與主時鐘裝置所產(chǎn)生的第一時鐘信號相比具有較低的精確度，并且從時鐘裝置的功耗也低于主時鐘裝置。
日本早期公開專利公布(公開)No.2002-202830描述了一種微型計算機，其包括用于操作CPU的主時鐘產(chǎn)生裝置以及間歇性操作控制裝置，所述間歇性操作控制裝置用于控制CPU，使CPU除了在接收到比主時鐘更低頻率的從時鐘時進(jìn)行操作外，還可以間歇性地進(jìn)行操作。
日本早期公開專利公布(公開)No.2002-368676描述了用于進(jìn)行正常操作的第一頻率時鐘和用于在休眠狀態(tài)中進(jìn)行控制的第二頻率時鐘的使用。
日本早期公開專利公布(公開)No.2003-110484公開了一種時鐘切換裝置，如果數(shù)據(jù)處理控制裝置處于喚醒狀態(tài)中，該時鐘切換裝置則用于將高速的時鐘信號作為第一時鐘信號而提供到第二時鐘信號提供裝置，并且如果數(shù)據(jù)處理控制裝置處于到喚醒狀態(tài)或休眠狀態(tài)的轉(zhuǎn)換狀態(tài)中，該時鐘切換裝置則用于將低速的時鐘信號作為第一時鐘信號而提供到第二時鐘信號提供裝置。
但是，在以上切換操作時鐘的傳統(tǒng)技術(shù)中，在降低移動電話的功耗方面存在限制。換句話說，在這些技術(shù)中，在利用較低操作時鐘的操作期間的功耗是最小功耗。
但是，傳統(tǒng)技術(shù)具有下述問題。參考圖7，示出了在傳統(tǒng)移動數(shù)據(jù)終端中的CPU操作時鐘信號、存儲器訪問時鐘信號、地址和數(shù)據(jù)的時序圖。如圖7所示，如果CPU操作時鐘信號被改變到低速(低頻率)CPU時鐘<2>，那么存儲器訪問時鐘頻率也會與CPU操作時鐘信號同樣地相應(yīng)于CPU時鐘<2>而變低。
注意，<2>表示低頻狀態(tài)。在圖7中未示出高頻狀態(tài)<1>。
發(fā)明內(nèi)容
鑒于以上和其他示例性問題，本發(fā)明的示例性特征在于提供了一種移動數(shù)據(jù)終端及其通信方法，所述移動數(shù)據(jù)終端及其通信方法可以在保持到ROM/RAM的訪問速度的同時降低CPU的功耗。
具體而言，該示例性特征是通過以下方法來實現(xiàn)的如果移動電話在例如等待狀態(tài)中的處理要少于其在繁忙狀態(tài)中的處理，則將提供到CPU的時鐘信號的頻率設(shè)置為低于繁忙狀態(tài)中的頻率，但是存儲器訪問時鐘控制裝置將提供到ROM/RAM的訪問時鐘信號的頻率保持在與繁忙狀態(tài)相同的頻率上。
為了實現(xiàn)該示例性特征，如果將移動數(shù)據(jù)終端置于等待狀態(tài)中，CPU時鐘控制裝置則將已經(jīng)在移動數(shù)據(jù)終端的繁忙狀態(tài)中被設(shè)置的CPU操作時鐘信號改變到低速度的CPU操作時鐘信號上。
同時，存儲器訪問時鐘控制裝置對提供到存儲控制器的存儲器訪問時鐘信號進(jìn)行控制，以便將其保持在與移動數(shù)據(jù)終端的繁忙狀態(tài)中所設(shè)置的存儲器訪問時鐘信號相同的水平上，其中所述存儲控制器用于調(diào)整ROM/RAM訪問速度以及CPU操作速度。
圖1示出了根據(jù)本發(fā)明示例性實施例的移動數(shù)據(jù)終端中相關(guān)部分的配置的框圖。
圖2是本發(fā)明的示例性實施例的移動數(shù)據(jù)終端在繁忙狀況下的CPU操作時鐘信號、存儲器訪問時鐘信號、地址和數(shù)據(jù)的時序圖。
圖3是本發(fā)明的示例性實施例的移動數(shù)據(jù)終端在不繁忙狀況下的CPU操作時鐘信號、存儲器訪問時鐘信號、地址和數(shù)據(jù)的時序圖。
圖4是本發(fā)明的示例性實施例的移動數(shù)據(jù)終端在服務(wù)區(qū)內(nèi)進(jìn)行等待時所執(zhí)行的操作的流程圖。
圖5是本發(fā)明的示例性實施例的移動數(shù)據(jù)終端在服務(wù)區(qū)外進(jìn)行等待時所執(zhí)行的操作的流程圖。
圖6(A)示出了當(dāng)本發(fā)明的示例性實施例的移動數(shù)據(jù)終端處于繁忙狀態(tài)的情況下，CPU執(zhí)行預(yù)定處理時，在CPU中流動的消耗電流的圖。
圖6(B)示出了當(dāng)在傳統(tǒng)的移動數(shù)據(jù)終端中設(shè)置低速度CPU操作時鐘信號的情況下，CPU執(zhí)行預(yù)定處理時，在CPU中流動的消耗電流的圖。
圖6(C)示出了當(dāng)在本發(fā)明的示例性實施例的移動數(shù)據(jù)終端中設(shè)置低速度CPU操作時鐘信號的情況下，CPU執(zhí)行預(yù)定處理時，在CPU中流動的消耗電流的圖。
圖7是在傳統(tǒng)的移動數(shù)據(jù)終端中的CPU操作時鐘信號、存儲器訪問時鐘信號、地址和數(shù)據(jù)的時序圖。
具體實施例方式
在下文中，將參考附圖來詳細(xì)描述根據(jù)本發(fā)明的省電的移動數(shù)據(jù)終端的示例性實施例。
圖1示出了根據(jù)本發(fā)明示例性實施例的移動數(shù)據(jù)終端的框圖。圖2示出了當(dāng)根據(jù)該實施例的移動數(shù)據(jù)終端100處于繁忙狀況下時，提供到CPU的正常CPU操作時鐘信號、存儲器訪問時鐘信號、地址和數(shù)據(jù)的時序圖。圖3示出了當(dāng)根據(jù)該實施例的移動數(shù)據(jù)終端100處于等待狀況下的CPU操作時鐘信號、存儲器訪問時鐘信號、地址和數(shù)據(jù)的時序圖。圖4示出了當(dāng)該實施例的移動數(shù)據(jù)終端100在服務(wù)區(qū)內(nèi)處于等待狀態(tài)時所執(zhí)行的操作的流程圖。
該實施例的移動數(shù)據(jù)終端100包括CPU1、存儲控制器2、ROM/RAM3、發(fā)射/接收電路4、間歇性接收控制電路5、CPU操作時鐘控制電路6、緩存7、總線8、控制線9、控制線10、專用總線11、控制線12、CPU時鐘控制裝置13和存儲器訪問時鐘控制裝置14。
CPU1經(jīng)由存儲控制器2和總線8而被連接到移動數(shù)據(jù)終端100中的各個部分。CPU1對移動數(shù)據(jù)終端中的這些部分進(jìn)行控制。
存儲控制器2對CPU1中的訪問速度和ROM/RAM3中的訪問速度進(jìn)行調(diào)整。對CPU1執(zhí)行調(diào)整，以經(jīng)由總線8而讀出ROM/RAM3中記錄的程序和數(shù)據(jù)(圖2中的地址<1>和數(shù)據(jù)<1>)。注意，<1>指示正常(高頻)狀態(tài)。
ROM/RAM(外部存儲器)3被用作移動數(shù)據(jù)終端100所需程序的存儲位置或工作存儲器。
發(fā)射/接收電路4用于執(zhí)行無線數(shù)據(jù)發(fā)射或接收。
間歇性接收控制電路5只為了確認(rèn)傳入呼叫等等而間歇性地操作接收電路。間歇性接收控制電路5經(jīng)由控制線12來控制發(fā)射/接收電路4的發(fā)射/接收操作。
CPU1經(jīng)由存儲控制器2和總線8來控制CPU操作時鐘控制電路6。CPU操作時鐘控制電路6包括CPU時鐘控制裝置13和存儲器訪問時鐘控制裝置14，從而對提供到CPU1和存儲控制器2的時鐘信號進(jìn)行控制。CPU操作時鐘控制電路6經(jīng)由控制線9而將存儲器訪問時鐘信號提供到存儲控制器2，并且經(jīng)由控制線10而將CPU操作時鐘信號提供到CPU1。
緩存7用于對ROM/RAM3中所存儲的移動數(shù)據(jù)終端100的程序和數(shù)據(jù)進(jìn)行緩存。緩存7能夠快速訪問，從而經(jīng)由專用總線11來建立與CPU1的連接。
通過使用專用總線11，CPU1能夠以比讀取ROM/RAM3中所存儲的程序和數(shù)據(jù)更高的速度(與提供到CPU1的CPU時鐘相同的速度)來讀取和引用由緩沖存儲器7所緩存的程序和數(shù)據(jù)。
參考圖2，下面將描述當(dāng)該實施例的移動數(shù)據(jù)終端100繁忙時所執(zhí)行的操作。
參考圖2，這里示出了關(guān)于CPU時鐘<1>、存儲器訪問時鐘<1>、地址<1>和數(shù)據(jù)<1>的時序圖。
在圖2中，CPU時鐘<1>是下述CPU操作時鐘信號，如果移動數(shù)據(jù)終端100處于繁忙狀況中，圖1所示的CPU操作時鐘控制電路6則將所述CPU操作時鐘信號提供到CPU1。
存儲器訪問時鐘<1>是CPU操作時鐘控制電路6經(jīng)由控制線9而提供給存儲控制器2的時鐘信號。存儲器訪問時鐘<1>的頻率與CPU1讀出ROM/RAM3中所記錄的程序和數(shù)據(jù)(圖2中的地址<1>和數(shù)據(jù)<1>)的訪問速度相關(guān)。
具體而言，在該實施例中，存儲控制器2通過使用存儲器訪問時鐘<1>而在存儲器訪問時鐘<1>的每個周期中指定ROM/RAM3的地址<1>，或者讀取和寫入ROM/RAM3中所記錄的數(shù)據(jù)<1>。
在圖2中，存儲器訪問時鐘<1>的頻率大約是CPU時鐘<1>的頻率的一半。這種效果是由于將CPU操作時鐘控制電路6配置為通過分割CPU時鐘<1>來產(chǎn)生存儲器訪問時鐘<1>而得到的。
下面將描述當(dāng)該實施例的移動數(shù)據(jù)終端100在服務(wù)區(qū)內(nèi)進(jìn)行等待時所執(zhí)行的操作。
當(dāng)移動數(shù)據(jù)終端100在來自基站(未示出)的無線電波的影響范圍(服務(wù)區(qū))內(nèi)進(jìn)行等待期間，基站和移動數(shù)據(jù)終端100經(jīng)由控制信道(PCH尋呼信道)來交換數(shù)據(jù)。換句話說，移動數(shù)據(jù)終端100在等待期間，在為其分配的每個周期中檢查是否存在向其傳入的傳入呼叫。如果存在任何到移動數(shù)據(jù)終端的傳入呼叫，基站則在所分配的周期中插入指示傳入呼叫的數(shù)據(jù)。在參考PCH而確定傳入呼叫之后，移動數(shù)據(jù)終端100嘗試通過使用專用信道來建立連接。
參考圖4，示出了該實施例的移動數(shù)據(jù)終端100在服務(wù)區(qū)內(nèi)處于等待狀態(tài)中的上述操作的處理的流程圖。
如圖4所示，當(dāng)啟動PCH接收時(步驟101)，如圖1所示的CPU1對CPU操作時鐘控制電路6的CPU時鐘控制裝置13進(jìn)行控制，從而將CPU操作時鐘信號的設(shè)置改變到比在繁忙狀態(tài)中所設(shè)置的正常CPU操作時鐘信號(圖2中的CPU時鐘<1>)更低的速度(更低的頻率)上(步驟102)。
之后，在PCH接收的間歇性接收期間(步驟103)，移動數(shù)據(jù)終端100以慢時鐘信號進(jìn)行操作。
如果存在到移動數(shù)據(jù)終端100的傳入呼叫，或者來自移動數(shù)據(jù)終端100的傳出呼叫，則不再需要等待響應(yīng)，并且從而停止PCH接收(步驟104)。在這種情況下，CPU1對CPU操作時鐘控制電路6的CPU時鐘控制裝置13進(jìn)行控制，以設(shè)置如圖2所示的正常CPU操作時鐘信號(CPU時鐘<1>)。之后，CPU1基于如圖2所示的快CPU時鐘<1>進(jìn)行操作。這樣，CPU1以大約是所設(shè)置的慢CPU時鐘<2>的兩倍的速度進(jìn)行操作。
參考圖3，這里示出了關(guān)于CPU操作時鐘信號、存儲器訪問時鐘信號、地址和數(shù)據(jù)的時序圖。參考圖3，下面將描述當(dāng)CPU操作時鐘信號被設(shè)置為低速度時的移動數(shù)據(jù)終端100的操作。
如圖3所示的CPU時鐘<2>是在上述步驟102的設(shè)置中被改變的低速度(低頻率)CPU操作時鐘信號。在該實施例中，通過分割如圖2所示的CPU時鐘<1>來產(chǎn)生作為低速度(低頻率)CPU操作時鐘信號的CPU時鐘<2>的頻率。
如圖3所示，關(guān)于存儲器訪問時鐘，如圖1所示的存儲器訪問時鐘控制裝置14對存儲器訪問時鐘<1>進(jìn)行設(shè)置，以便保持如圖2所示的移動數(shù)據(jù)終端100的繁忙狀況下的設(shè)置。換句話說，在該實施例中，存儲器訪問時鐘控制裝置14將被分割的CPU時鐘<2>加倍。從而，即使在設(shè)置CPU時鐘<2>之后，也可以保持存儲器訪問時鐘。
以上存儲器訪問時鐘控制裝置14的提供使得在設(shè)置到低速度(低頻率)時，避免存儲器訪問時鐘信號隨著到低速度(低頻率)CPU時鐘<2>的設(shè)置改變而被改變。
由于在存儲器訪問時鐘的每個周期中，對ROM/RAM3中所記錄的地址和數(shù)據(jù)進(jìn)行控制，因此如圖3中的地址<1>和數(shù)據(jù)<1>所示，可以以是傳統(tǒng)技術(shù)兩倍的速度對ROM/RAM3中的地址和數(shù)據(jù)進(jìn)行控制。因此，根據(jù)本發(fā)明的該實施例，當(dāng)CPU1執(zhí)行預(yù)定處理時，與傳統(tǒng)技術(shù)相比，可以減少處理時間。
下面將描述當(dāng)該實施例的移動數(shù)據(jù)終端100在基站(未示出)的服務(wù)區(qū)外進(jìn)行等待(在服務(wù)區(qū)外進(jìn)行等待)時所執(zhí)行的操作。參考圖5，這里示出了當(dāng)該實施例的移動數(shù)據(jù)終端100在服務(wù)區(qū)外進(jìn)行等待時所執(zhí)行的操作的流程圖。
如圖5所示，如果移動數(shù)據(jù)終端100開始在服務(wù)區(qū)外進(jìn)行等待(步驟201)，CPU1則對CPU操作時鐘控制電路6的CPU時鐘控制裝置13進(jìn)行控制，從而將CPU操作時鐘信號的設(shè)置改變到比繁忙狀態(tài)中所設(shè)置的正常CPU操作時鐘信號(圖2中的CPU時鐘<1>)更低的速度(更低的頻率)。這里要注意，術(shù)語“在服務(wù)區(qū)外進(jìn)行等待”暗示出執(zhí)行小區(qū)搜索以找到基站。當(dāng)在步驟202的設(shè)置中改變了CPU操作時鐘信號時，移動數(shù)據(jù)終端100的操作與已經(jīng)參考圖3所描述的操作相同。
因此，在如圖5所示的用于找到基站的小區(qū)搜索(步驟203)期間，移動數(shù)據(jù)終端100與已經(jīng)參考圖3所描述的內(nèi)容類似地進(jìn)行操作。
之后，如果移動數(shù)據(jù)終端100在小區(qū)搜索期間找到了在服務(wù)區(qū)中現(xiàn)有的小區(qū)，控制則前進(jìn)至服務(wù)區(qū)轉(zhuǎn)換步驟(步驟204)。在這種情況下，CPU1則對CPU操作時鐘控制電路6的CPU時鐘控制裝置13進(jìn)行控制，從而將設(shè)置改變到CPU時鐘<1>(在繁忙狀態(tài)中所設(shè)置的正常CPU操作時鐘信號)。從而，CPU1基于圖2中所示的CPU時鐘<1>的周期進(jìn)行操作，并且因此以約為CPU時鐘<2>的設(shè)置的兩倍的速度進(jìn)行操作。
如上所述，該實施例包括第一裝置的應(yīng)用，所述第一裝置用于將設(shè)置改變到具有比正常CPU操作時鐘信號(圖2中所示的CPU時鐘<1>)更低的頻率的CPU操作時鐘信號(圖3中所示的CPU時鐘<2>)。當(dāng)移動數(shù)據(jù)終端100在服務(wù)區(qū)內(nèi)進(jìn)行等待時(在PCH接收時)和在服務(wù)區(qū)外進(jìn)行等待時，則通過圖1中所示的CPU時鐘控制裝置13，設(shè)置其頻率比移動數(shù)據(jù)終端100繁忙時設(shè)置的CPU時鐘<1>低的CPU操作時鐘信號。另一方面，關(guān)于存儲器訪問時鐘信號，存在第二裝置的應(yīng)用，所述第二裝置用于利用圖1中所示的存儲器訪問時鐘控制裝置14來保持移動數(shù)據(jù)終端100在繁忙狀況下的存儲器訪問時鐘信號的設(shè)置，從而避免存儲器訪問速度的降低。
在傳統(tǒng)的移動數(shù)據(jù)終端中，由于CPU操作時鐘控制電路的電路特性，而致使存儲器訪問時鐘信號的頻率依賴于CPU操作時鐘信號。因此，如果CPU操作時鐘信號的設(shè)置被改變到低速度(低頻率)，那么存儲器訪問時鐘信號的設(shè)置也會因此被改變到低速度(低頻率)，如上所述。這導(dǎo)致了CPU對ROM/RAM中所記錄的程序或數(shù)據(jù)的訪問速度的降低。在該實施例中，本發(fā)明的特性在于，存儲器訪問時鐘控制裝置14將存儲器訪問時鐘信號的頻率保持在設(shè)置改變之前所使用的水平上。從而，可以獲得降低移動數(shù)據(jù)終端的CPU功耗的效果，在下文中將對此進(jìn)行詳細(xì)描述。
下面將描述該實施例的移動數(shù)據(jù)終端100中的CPU1的功耗。參考圖6(A)、圖6(B)和圖6(C)，這里示出了用于解釋該實施例的移動數(shù)據(jù)終端100中的CPU1的功耗的圖。
圖6(A)示出了當(dāng)本發(fā)明的示例性實施例的移動數(shù)據(jù)終端處于繁忙狀態(tài)的情況下，CPU1執(zhí)行預(yù)定處理時，在CPU1中流動的消耗電流的圖。其中縱軸指示在CPU1中流動的電流的軸，并且橫軸指示時間軸。
圖6(B)示出了當(dāng)在傳統(tǒng)的移動數(shù)據(jù)終端中設(shè)置低速度(低頻率)CPU操作時鐘信號的情況下(參見圖7)，CPU執(zhí)行預(yù)定處理時，在CPU中流動的消耗電流的圖。其中縱軸指示在CPU中流動的電流的軸，并且橫軸指示時間軸。
圖6(C)示出了當(dāng)在該實施例的移動數(shù)據(jù)終端中設(shè)置低速度(低頻率)CPU操作時鐘信號的情況下(參見圖3)，CPU1執(zhí)行預(yù)定處理時，在CPU1中流動的消耗電流的圖。其中縱軸指示在CPU1中流動的電流的軸，并且橫軸指示時間軸。
如圖6(A)所示，當(dāng)該實施例的移動數(shù)據(jù)終端100繁忙時，如已經(jīng)參考圖2所描述的，將CPU時鐘<1>(高頻率)提供到CPU1，并且因此消耗電流大約是如圖6(B)中所示的將CPU時鐘<2>(低頻率)提供到CPU1的情況的兩倍。
在圖6(B)中，使用了傳統(tǒng)的移動數(shù)據(jù)終端，并且將具有低頻率的CPU時鐘<2>提供到該傳統(tǒng)的移動數(shù)據(jù)終端，其中CPU時鐘<2>的頻率大約是CPU時鐘<1>的頻率的一半，并且在CPU1中流動的電流大約是圖6(A)中的電流的一半。
另一方面，在圖6(B)中，CPU時鐘<2>的頻率大約是CPU時鐘<1>的頻率的一半，因此CPU1執(zhí)行預(yù)定處理的時間大約是圖6(A)中的時間的兩倍。因此，CPU1用于執(zhí)行預(yù)定處理所必需的功耗獨立于CPU操作時鐘信號的頻率。這樣，圖6(A)中的功耗與圖6(B)中的功耗大致相等。
另一方面，如圖6(C)所示，如果如已經(jīng)參考圖3所描述的，在該實施例的移動數(shù)據(jù)終端100中，將CPU時鐘<2>提供到CPU1，并且通過使用圖1中所示的存儲器訪問時鐘控制裝置14來設(shè)置存儲器訪問時鐘<1>，那么存儲器訪問速度要高于如已經(jīng)參考圖7所描述的，在圖6(B)中提供存儲器訪問時鐘<2>的情況下的存儲器訪問速度，并且因此與傳統(tǒng)的移動數(shù)據(jù)終端相比，可以減少CPU1執(zhí)行預(yù)定處理的時間。
如圖6(C)中的實線所指出的，與圖6(B)中使用傳統(tǒng)的移動數(shù)據(jù)終端100的情況(圖6(C)中的虛線所包圍的區(qū)域)相比，減少了CPU1執(zhí)行預(yù)定處理的時間。因此，根據(jù)該實施例，本發(fā)明獲得了降低CPU1的功耗的效果。
順便提及，如上所述，在該實施例中，僅僅利用第一裝置(用于設(shè)置其頻率低于繁忙狀態(tài)中的CPU時鐘信號頻率的CPU時鐘信號參見圖3)則無法獲得降低CPU1的功耗的效果。但是，第一裝置(用于將圖1中的CPU操作時鐘控制電路6所設(shè)置的CPU操作時鐘信號的頻率改變到低頻率)是應(yīng)用第二裝置(用于以如下方式來避免對ROM/RAM的訪問速度的降低在設(shè)置到低速度(低頻率)的過程中，存儲器訪問時鐘信號不會隨著第一裝置的應(yīng)用而同時被改變，(從而獲得了與移動數(shù)據(jù)終端處于繁忙狀況時相同的存儲器訪問時鐘信號的設(shè)置))所必需的。
在該實施例中，ROM/RAM訪問速度被保持在一定或更高速度上，以減少存儲器訪問時間，從而減少了CPU執(zhí)行預(yù)定處理的處理時間，并且因此獲得了降低CPU功耗的效果。因此，為了達(dá)到用于實現(xiàn)該實施例的示例性效果所需的ROM/RAM訪問速度，存儲器訪問時鐘信號的頻率則需要相應(yīng)地具有一定或更高頻率。但是，由于圖1中所示的CPU操作時鐘控制電路6的電路特性，在存儲器訪問時鐘信號的頻率和CPU操作時鐘信號的頻率之間具有預(yù)定的關(guān)系。這樣，由于與CPU操作時鐘信號的頻率之間的關(guān)系，因而限制了可設(shè)置的存儲器訪問時鐘信號的頻率。
具體而言，如果在為該實施例的移動數(shù)據(jù)終端的繁忙狀況所設(shè)置的CPU時鐘<1>中不存在改變，頻率則過高，并且因此難以設(shè)置具有所需頻率的存儲器訪問時鐘信號。因此，為了能夠設(shè)置具有所需頻率的存儲器訪問時鐘信號(存儲器訪問時鐘<1>)(第二裝置)，則必須將CPU時鐘<1>改變到其頻率低于CPU時鐘<1>的頻率的CPU時鐘<2>(第一裝置)。
順便提及，如果雖然移動數(shù)據(jù)終端繁忙，但不存在那么多所需處理，則可應(yīng)用本發(fā)明，以便獲得降低功耗的效果。
另外，發(fā)明人的意圖在于，即使以后在申請進(jìn)行期間會對權(quán)利要求書進(jìn)行修改，也能夠保留本發(fā)明所要求保護的所有設(shè)備。
權(quán)利要求
1.一種移動數(shù)據(jù)終端，包括用于操作CPU的CPU操作時鐘信號，CPU時鐘控制裝置，用于如果所述移動數(shù)據(jù)終端被置于等待狀態(tài)中，則將已經(jīng)在所述移動數(shù)據(jù)終端的繁忙狀態(tài)中所設(shè)置的所述CPU操作時鐘信號改變到低速度的CPU操作時鐘信號。
2.如權(quán)利要求1所述的移動數(shù)據(jù)終端，還包括存儲器訪問時鐘控制裝置，該存儲器訪問時鐘控制裝置用于一旦在所述CPU時鐘控制裝置將設(shè)置改變到所述低速度的CPU操作時鐘信號，就對提供到存儲控制器的存儲器訪問時鐘信號進(jìn)行控制，以便將所述存儲器訪問時鐘信號保持在與所述移動數(shù)據(jù)終端的繁忙狀態(tài)中所設(shè)置的存儲器訪問信號相同的設(shè)置上，其中所述存儲控制器被設(shè)置在所述移動數(shù)據(jù)終端中，并且用于調(diào)整外部存儲器訪問速度和CPU操作速度。
3.一種移動數(shù)據(jù)終端，包括CPU時鐘控制裝置，用于如果所述移動數(shù)據(jù)終端被置于等待狀態(tài)中，或者如果在所述移動數(shù)據(jù)終端繁忙時不存在那么多所需處理，則將已經(jīng)在所述移動數(shù)據(jù)終端的繁忙狀態(tài)中所設(shè)置的CPU操作時鐘信號改變到低速度的CPU操作時鐘信號；以及存儲器訪問時鐘控制裝置，用于一旦所述CPU時鐘控制裝置將設(shè)置改變到所述低速度的CPU操作時鐘信號，就對提供到存儲控制器的存儲器訪問時鐘信號進(jìn)行控制，以便將所述存儲器訪問時鐘信號保持在與所述移動數(shù)據(jù)終端的繁忙狀態(tài)中所設(shè)置的存儲器訪問信號相同的設(shè)置上，其中所述存儲控制器被設(shè)置在所述移動數(shù)據(jù)終端中，并且用于調(diào)整外部存儲器訪問速度和CPU操作速度。
4.一種移動數(shù)據(jù)終端的通信方法，包括如下的CPU時鐘控制步驟如果所述移動數(shù)據(jù)終端在服務(wù)區(qū)內(nèi)或服務(wù)區(qū)外被置于等待狀態(tài)中，則將已經(jīng)在所述移動數(shù)據(jù)終端的繁忙狀態(tài)中所設(shè)置的CPU操作時鐘信號改變到低速度的CPU操作時鐘信號。
5.如權(quán)利要求4所述的移動數(shù)據(jù)終端的通信方法，還包括如下的存儲器訪問時鐘控制步驟在所述CPU時鐘控制步驟中將設(shè)置改變到低速度的CPU操作時鐘信號的同時，對提供到存儲控制器的存儲器訪問時鐘信號進(jìn)行控制，以便將所述存儲器訪問時鐘信號保持在與所述移動數(shù)據(jù)終端的繁忙狀態(tài)中所設(shè)置的存儲器訪問信號相同的設(shè)置上，其中所述存儲控制器被設(shè)置在所述移動數(shù)據(jù)終端中，并且用于調(diào)整外部存儲器訪問速度和CPU操作速度。
6.一種移動數(shù)據(jù)終端的通信方法，包括CPU時鐘控制，該步驟用于如果所述移動數(shù)據(jù)終端在服務(wù)區(qū)內(nèi)或服務(wù)區(qū)外被置于等待狀態(tài)中，或者如果在所述移動數(shù)據(jù)終端繁忙時存在預(yù)定量或更少量的所需處理，則將已經(jīng)在所述移動數(shù)據(jù)終端的繁忙狀態(tài)中所設(shè)置的CPU操作時鐘信號改變到低速度的CPU操作時鐘信號；以及存儲器訪問時鐘控制，該步驟用于在所述CPU時鐘控制中將設(shè)置改變到低速度的CPU操作時鐘信號的同時，對提供到存儲控制器的存儲器訪問時鐘信號進(jìn)行控制，以便將所述存儲器訪問時鐘信號保持在與所述移動數(shù)據(jù)終端的繁忙狀態(tài)中所設(shè)置的存儲器訪問信號相同的設(shè)置上，其中所述存儲控制器被設(shè)置在所述移動數(shù)據(jù)終端中，并且用于調(diào)整外部存儲器訪問速度和CPU操作速度。
7.一種移動數(shù)據(jù)終端，包括在CPU時鐘信號上進(jìn)行操作的CPU；以及在存儲器訪問時鐘信號上進(jìn)行操作的存儲控制器，其中所述CPU時鐘信號和所述存儲器訪問時鐘信號被獨立控制。
8.如權(quán)利要求7所述的移動數(shù)據(jù)終端，其中如果將所述移動數(shù)據(jù)終端被置于可以減慢處理速度的狀態(tài)中，那么所述CPU時鐘信號被從繁忙狀態(tài)中的高頻率改變到較低頻率。
9.如權(quán)利要求8所述的移動數(shù)據(jù)終端，其中當(dāng)所述CPU時鐘信號被從所述高頻率改變到所述較低頻率時，不將所述存儲器訪問時鐘信號降低到較低頻率。
10.如權(quán)利要求9所述的移動數(shù)據(jù)終端，其中所述CPU時鐘信號被CPU時鐘控制器所控制，并且所述存儲器訪問時鐘信號被存儲器訪問時鐘控制器所控制；所述CPU時鐘控制器通過對所述高頻率的CPU時鐘信號進(jìn)行頻率分割來產(chǎn)生所述較低頻率的CPU時鐘信號；并且當(dāng)降低所述CPU時鐘信號的頻率時，所述存儲器訪問時鐘控制器通過對所述CPU時鐘信號進(jìn)行倍頻來保持所述存儲器訪問時鐘信號的頻率。
11.一種降低移動數(shù)據(jù)終端中的功耗的方法，所述方法包括控制到CPU的時鐘信號；以及獨立地控制存儲器訪問信號，從而當(dāng)在較慢的處理模式期間降低所述CPU時鐘信號的頻率時，所述存儲器訪問時鐘信號的頻率被保持。
全文摘要
一種移動數(shù)據(jù)終端及其通信方法，通過將CPU操作時鐘信號的設(shè)置改變到比繁忙狀態(tài)更低的頻率，并且將存儲器訪問時鐘信號的頻率保持在與繁忙狀態(tài)相同的水平上，從而能夠降低CPU的功耗。如果在服務(wù)區(qū)內(nèi)或服務(wù)區(qū)外將移動數(shù)據(jù)終端置于等待狀態(tài)，則使用CPU時鐘控制裝置對已經(jīng)在繁忙狀態(tài)中被設(shè)置的CPU操作時鐘信號進(jìn)行控制，從而將其設(shè)置到較低速度的CPU操作時鐘信號上，并且在CPU操作時鐘信號的設(shè)置改變的同時，使用存儲器訪問時鐘控制裝置對提供到存儲控制器的存儲器訪問時鐘信號進(jìn)行控制，從而將其保持在與狀態(tài)中所設(shè)置的存儲器訪問信號相同的水平上，其中所述存儲控制器被設(shè)置在移動數(shù)據(jù)終端中，并且用于調(diào)整外部存儲器訪問速度和CPU操作速度。
文檔編號H04B1/40GK1668130SQ200510053888
公開日2005年9月14日 申請日期2005年3月14日 優(yōu)先權(quán)日2004年3月12日
發(fā)明者淺田英昭 申請人:日本電氣株式會社