專利名稱：可控自然數(shù)混沌密碼序列產(chǎn)生方法及數(shù)字芯片核的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于信息領(lǐng)域信息安全的加密序列產(chǎn)生方法與數(shù)字芯片核技術(shù)，具體涉及一種可控自然數(shù)混沌密碼序列產(chǎn)生方法及數(shù)字芯片核。
背景技術(shù)：
隨著移動通信、無線通信的發(fā)展，嵌入式系統(tǒng)和數(shù)字芯片產(chǎn)品越來越得到廣泛應用，相應的信息安全越來越得到重視。Shannon證明了只有一次一密鑰是完全安全的，即在加密過程中隨時改變加密密鑰而不是固定密鑰，采用隨機序列的序列密碼正好可以實現(xiàn)這種加密方式。采用序列密碼的關(guān)鍵是序列的產(chǎn)生和傳遞。如果研究采用少量的參數(shù)表示序列，則序列的傳遞就只要傳遞這少量的參數(shù)，而采用序列值作為每次加密的密鑰，從而方便實現(xiàn)安全加密通信。真正的隨機序列不能獲得，一般采用偽隨機序列。在信息通信與信息加密中，偽隨機序列具有廣泛的應用。
混沌序列具有偽隨機特性，對初始條件敏感以及具有白噪聲的統(tǒng)計特性?；跓o限精度的混沌序列具有容易生成，但對處理器要求具有浮點處理能力。采用有限精度的混沌迭代使得混沌序列周期短，失去了混沌的偽隨機特性。
在嵌入式系統(tǒng)中或數(shù)字芯片中，由于對處理浮點數(shù)的能力和速度限制，特別需求一種適合的混沌計算迭代方法，該算法采用整數(shù)或自然數(shù)進行迭代計算，避免浮點運算，適合位運算的特點。發(fā)明此類的自然數(shù)混沌序列產(chǎn)生方法，必將為移動通信、無線通信等嵌入式數(shù)字產(chǎn)品的信息安全加密提供簡單方便安全性高的手段。將自然數(shù)混沌序列產(chǎn)生方法用硅知識產(chǎn)權(quán)芯片核實現(xiàn)，可以方便與其它數(shù)字系統(tǒng)集成。

發(fā)明內(nèi)容
為了研究一種適合嵌入環(huán)境或數(shù)字芯片處理的自然數(shù)運算或數(shù)字化運算，產(chǎn)生自然數(shù)混沌序列，該發(fā)明的目的在于提供一種可控自然數(shù)混沌密碼序列產(chǎn)生方法及數(shù)字芯片核，它首先提出了一種自然數(shù)迭代的計算方法，進而在此基礎(chǔ)上實現(xiàn)自然數(shù)混沌序列，并完成自然數(shù)混沌密碼序列產(chǎn)生方法的硅芯片核。
為了實現(xiàn)上述發(fā)明目的，本發(fā)明所采用的技術(shù)方案本發(fā)明提出的可控自然數(shù)混沌密碼序列產(chǎn)生方法包括以下步驟1.采用自然數(shù)迭代的類混沌序列算式實現(xiàn)自然數(shù)序列的迭代根據(jù)動力學系統(tǒng)Logistic映射的迭代公式，由無限精度的迭代推導出了有限精度的自然數(shù)迭代算式?？勺冏止?jié)數(shù)的可控自然數(shù)序列迭代方法是采用形如下算式zk+w=4zk-2azk2,]]>其中a＝28q-1，而q＝2，3…，表示所取的字節(jié)數(shù)；自然數(shù)序列的取值范圍通過參數(shù)a或q的取值決定zk∈(0，2a)＝(O，28q)，其中k＝0，1，2，…，當w＝1時則變?yōu)閱尾降絲k+1=4zk-2azk2.]]>通過三個參數(shù)初始值z0、q和步長w就確定了整個自然數(shù)序列。在嵌入系統(tǒng)或數(shù)字芯片處理中，根據(jù)選定的w、所取的初始值z0和q，只進行乘法zk×zk、求補(即求負數(shù)-zk2)、移位(即除以a2=28q-2]]>及zk乘以4的操作4zk)、加法4zk+(-2azk2)]]>運算就可以迭代計算獲得整個自然數(shù)序列{zk|zk+w=4zk-2azk2,a=28q-1,k=0,1,2,...}.]]>2.采用周期延拓擴展的方法使得序列迭代中的零值消失由于自然數(shù)表示的有限精度，導致迭代所得序列周期變短，迭代中出現(xiàn)停止迭代等現(xiàn)象。本發(fā)明提出了周期延拓擴展的方法，即采用非零值區(qū)的值代替出現(xiàn)零值區(qū)的值繼續(xù)迭代zk+hTn=zk,]]>其中k為序列的序號，k∈[1，Tn]Tn為混沌序列連續(xù)非零值的最大長度；h為序列的循環(huán)周期序，h＝0，1，2，…。
3.采用三個以上的自然數(shù)序列的加擾獲得自然數(shù)混沌序列為了延長序列周期，本發(fā)明采用了三個以上自然數(shù)序列進行同步二進制位乘加擾。多個自然數(shù)序列{pi(k)|pi(k)＝zk，序列編號i≥3；k＝0，1，2，…)通過二進制位乘加擾后獲得新的自然數(shù)混沌序列p1(k)p2(k)p3(k)…p(k)，k＝0，1，2，…。其中p1(k)、p2(k)，p3(k)，…為由上述l、2步驟產(chǎn)生的序列，p(k)即為可控自然數(shù)混沌密碼序列。通過選定字節(jié)參數(shù)q和調(diào)整控制各自然數(shù)序列初始參數(shù)z0(z01，z02，z03，…)和步長w(w1，w2，w3，…)w(w1，w2，w3，…)就可以獲得不同的自然數(shù)類混沌序列。
該自然數(shù)混沌序列產(chǎn)生方法可以通過16位，32位嵌入系統(tǒng)方便實現(xiàn)，也可方便通過數(shù)字芯片硬件實現(xiàn)。
本發(fā)明進一步提出了一種為實現(xiàn)上述自然數(shù)混沌序列產(chǎn)生方法的數(shù)字芯片核，芯片采用了硬件描述語言實現(xiàn)了上述自然數(shù)混沌序列產(chǎn)生方法。其組成包括三個周期延拓自然數(shù)類混沌單序列發(fā)生器模塊和鐘控三異或門模塊。其中的周期延拓自然數(shù)類混沌單序列發(fā)生器模塊組成又包括自然數(shù)迭代模塊、鐘控寄存器和數(shù)據(jù)選擇器。其中的自然數(shù)迭代模塊完成zk+1=4zk-2azk2]]>的運算；鐘控寄存器在時鐘沿完成對預置的保存；數(shù)據(jù)選擇器完成非零數(shù)據(jù)的輸出。鐘控三異或門在時鐘沿完成并輸出三個輸入數(shù)據(jù)的異或運算結(jié)果。該芯片核具有三個數(shù)據(jù)輸入端口A、B、C(分別用以輸入z01、z02、z03三個初始值)和一個輸出端口Z(用以輸出p(k))，三個控制端口分別是時鐘(CLK)、預置(SET)、清零端口(CLR)。該芯片核可以通過預置端(SET)重新設(shè)置初始迭代值(z01、z02、z03)，可以通過清零端(CLR)清除迭代值。通過改變?nèi)齻€初始值(z01、z02、z03)獲得不同的自然數(shù)混沌序列。輸出序列對參數(shù)改變具有敏感性。
本發(fā)明的有益效果是1、采用自然數(shù)迭代的類混沌序列算式減少了處理器或數(shù)字芯片處理浮點的復雜要求。采用乘法、求補、移位、加法等簡單運算即可實現(xiàn)自然數(shù)序列的迭代。迭代數(shù)的范圍由參數(shù)調(diào)整。通過初始值控制確定了整個迭代序列。該迭代方法具有對初始值敏感的特點。
2、采用周期延拓擴展的方法使得序列迭代中的零值消失。該方法從而使得自然數(shù)迭代序列任意長，克服了有限精度迭代中的迭代終止現(xiàn)象。為產(chǎn)生序列提供了手段。
3、采用三個以上的自然數(shù)序列進行加擾。將三個以上的自然數(shù)序列值同步進行二進制異或運算，獲得新的自然數(shù)混沌序列值。該方法具有參數(shù)少，安全性高的特點。
4、發(fā)明的自然數(shù)混沌序列數(shù)字芯片核既可以采用CPLD/FPGA實現(xiàn)形成數(shù)字芯片，也可以方便地與大規(guī)模數(shù)字系統(tǒng)集成。


附圖1是序列產(chǎn)生的原理圖。在圖1中，各數(shù)字的含義如下1.初始自然數(shù)1；2.初始自然數(shù)2；3.初始自然數(shù)3；4.預置信號；5.清零信號；6.同步時鐘信號；7.含有周期延拓的自然數(shù)混沌發(fā)生器1；8.含有周期延拓的自然數(shù)混沌發(fā)生器2；9.含有周期延拓的自然數(shù)混沌發(fā)生器3；10.二進制乘積加擾(異或)運算；11.混沌序列附圖2為自然數(shù)迭代周期延拓的序列結(jié)果(圖(a)、(b)、(c)，初始參數(shù)分別為9、10、11)及其三個序列加擾后的自然混沌序列(圖(d))的效果例圖。
附圖3為采用圖2所示的周期延拓加擾序列計算到長度至105所得混沌序列的例圖(初始參數(shù)分別為9、10、11)。
附圖4為自然數(shù)混沌產(chǎn)生方法的數(shù)字硅芯片核符-號。具有三個數(shù)據(jù)輸入端口A
、B
、C
和一個輸出端口Z
，三個控制端口(時鐘CLK、預置SET、清零CLR)。該芯片核可以通過SET預置初始迭代值A(chǔ)
、B
、C
，可以通過CLR清除迭代值。通過改變?nèi)齻€初始值A(chǔ)
、B
、C
獲得不同的自然數(shù)混沌序列Z
。
附圖5為附圖4所述芯片核的內(nèi)部組成，由三個相同的myiterate和一個my3xor模塊組成。一個myiterate模塊見附圖6。My3xor是鐘控三異或門，在時鐘沿完成三個輸入信號的異或運算。
附圖6為一個myiterate模塊的內(nèi)部組成，又由con_reg、iterate和comp三個模塊組成。其中的con_reg是鐘控寄存器，當set有效時對預置值的保存；其中的iterate是采用乘法、求補、移位、加法等運算實現(xiàn)迭代算式zk+1=4zk-2azk2]]>功能；其中的comp是數(shù)據(jù)比較器，當din
＝0時，dout
輸出dkep
的值，否則dout
輸出din
的值。
附圖7為芯片核的仿真圖。A、B、C為預置初始值，Z為芯片核產(chǎn)生的序列輸出值。CLK為芯片核工作的時鐘信號；SET為初始值預置信號；CLR為清除芯片核輸出信號。
具體實施例方式參見圖1，本發(fā)明方法可由此圖體現(xiàn)該方法是通過預置初始自然數(shù)參數(shù)，即圖1中初始自然數(shù)1、初始自然數(shù)2、初始自然數(shù)3，在同步時鐘信號6作用下進行迭帶產(chǎn)生自然數(shù)混沌序列11。當使能預置信號4時，可以改變初使自然參數(shù)1、2或3，再當預置信號4去掉后的下一時鐘開始按照新的初始值1、2、3進行迭代運算，產(chǎn)生新的混沌序列11。當使能清零信號5時，自然數(shù)混沌序列算法的輸出11變?yōu)榱阒怠Ｓ捎诤兄芷谘油?，自然?shù)混沌發(fā)生器7、8、9不會出現(xiàn)零值。通過不同初始自然參數(shù)1、2、3的組合，就可以獲得不同自然數(shù)混沌密碼序列11，且序列11對初始參數(shù)1、2、3的改變具有敏感性。
圖5是圖1的具體實現(xiàn)。由三個相同的myiterate和一個my3xor模塊組成。一個myiterate模塊見附圖6。My3xor是鐘控三異或門，在時鐘沿完成三個輸入信號的異或運算。附圖6為一個myiterate模塊的內(nèi)部組成，又由con_reg、iterate和comp三個模塊組成。其中的con_reg是鐘控寄存器，當set有效時對預置值的保存；其中的iterate是采用乘法、求補、移位、加法等運算實現(xiàn)迭代算式zk+1=4zk-2azk2]]>功能；其中的comp是數(shù)據(jù)比較器，當din
＝0時，dout
輸出dkep
的值，否則dout
輸出din
的值。
基于周期延拓的嵌入式16bits整數(shù)混沌密碼序列產(chǎn)生方法描述(行為級整體描述)如下(1)設(shè)定初始參數(shù)z0(z01，z02，z03)(即圖1中1、2、3)、w(w1，w2，w3)，j＝1，以及所求序列長度n；(2)若j＝＝n算法結(jié)束；否則j+1j，繼續(xù)；(3)令i＝0；(注以下(4)~(11)步計算完成圖1中7、8、9)(4)令z(1)為z(1)＝z01；k＝1；(5)若k＝＝w，t3z(j)，1k轉(zhuǎn)(9)；否則t3z(j-1)，繼續(xù)；
(6)計算z(j-1)左移2位t1；(7)計算z(j-1)*z(j-1)并右移14位t2；(8)計算t1-t2t3，k＝k+1，轉(zhuǎn)(5)(9)計算z(j)pi(j)；(10)周期延拓判斷a.若pi(j)＝0或65536，記錄Tn，置周期延拓標志signal＝1；否則清周期延拓標志signal＝0；繼續(xù)b；b.若signal＝1，則pi(j-Tn+1)pi(j)；(11)i＝i+1，若i≠3，轉(zhuǎn)(4)，否則繼續(xù)下步(12)；(12)p1(j)p2(j)p3(j)p(j)；(注該步完成圖1中10、11)(13)轉(zhuǎn)步驟(2)。
將上述算法采用硬件描述語言在EDA(Electronic Design Automation)中進行綜合，產(chǎn)生了硅芯片核。并進行功能仿真。
按照上述算法(4)~(11)步驟獲得的例圖如圖2(a)、圖2(b)、圖2(c)；步驟(12)獲得的例圖如2(d)和圖3。圖4為采用硬件描述語言在EDA中實現(xiàn)的上述算法的芯片核符號。圖7為該算法芯片核功能仿真圖。
權(quán)利要求
1.一種可控自然數(shù)混沌密碼序列產(chǎn)生方法，所述方法包括以下步驟(1)采用自然數(shù)迭代的類混沌序列算式實現(xiàn)自然數(shù)序列的迭代通過字節(jié)的改變獲得不同范圍內(nèi)的自然數(shù)序列，通過初始參數(shù)控制獲得不同的自然數(shù)序列；可控自然數(shù)序列迭代方法是采用以下類混沌序列算式zk+w=4zk-2azk2,]]>其中a＝28q-1，而q＝2，3...，表示所取的字節(jié)數(shù)；自然數(shù)序列的取值范圍通過參數(shù)a或q的取值決定zk∈(0，2a)＝(0，28q)，其中k＝0，1，2，...，當w＝1時則變?yōu)閱尾降絲k+1=4zk-2azk2;]]>通過三個參數(shù)初始值z0、q和步長w就確定了整個自然數(shù)序列；(2)采用周期延拓擴展的方法使得序列迭代中的零值消失采用非零區(qū)的序列進行周期延拓擴展覆蓋迭代中的零值區(qū)域，獲得長自然數(shù)序列，即zk+hTn=zk,]]>其中k為序列的序號，k∈[1，Tn]；h為序列的循環(huán)周期序，h＝0，1，2，...；Tn為序列迭帶連續(xù)非零區(qū)的最大長度；(3)采用三個以上的自然數(shù)序列的加擾獲得自然數(shù)混沌序列即p1(k)p2(k)p3(k)…p(k)，其中p1(k)、p2(k)，p3(k)，…為由上述(2)步驟產(chǎn)生的序列，p(k)即為可控自然數(shù)類混沌密碼序列，通過選定字節(jié)參數(shù)q和調(diào)整控制各自然數(shù)序列初始參數(shù)z0(z01，z02，z03，…)和步長w(w1，w2，w3，…)就可以獲得不同的自然數(shù)類混沌序列。
2.一種實現(xiàn)權(quán)利要求1所述的可控自然數(shù)混沌加密序列產(chǎn)生方法的數(shù)字芯片核，其特征在于數(shù)字芯片核采用硬件描述語言實現(xiàn)權(quán)利要求1所述的可控自然數(shù)混沌加密序列產(chǎn)生方法，其組成包括三個周期延拓自然數(shù)類混沌單序列發(fā)生器模塊和鐘控三異或門模塊；其中的周期延拓自然數(shù)類混沌單序列發(fā)生器模塊組成又包括自然數(shù)迭代模塊、鐘控寄存器和數(shù)據(jù)選擇器；其中的自然數(shù)迭代模塊完成zk+1=4zk-2azk2]]>的運算；鐘控寄存器在時鐘沿完成對預置的保存；數(shù)據(jù)選擇器完成非零數(shù)據(jù)的輸出；鐘控三異或門在時鐘沿完成并輸出三個輸入數(shù)據(jù)的異或運算結(jié)果；該芯片核具有三個數(shù)據(jù)輸入端口和一個輸出端口，三個控制端口分別為時鐘、預置、清零端口，進行預置初始迭代值，清除迭代值，改變?nèi)齻€初始值，獲得不同的自然數(shù)混沌密碼序列，自然數(shù)混沌序列加擾的各自然數(shù)序列初始參數(shù)作為加密密鑰用于信息安全。
全文摘要
一種用于可控自然數(shù)混沌密碼序列產(chǎn)生的方法及數(shù)字芯片核，它首先通過一種自然數(shù)迭代的計算方法產(chǎn)生可控自然數(shù)序列，在用周期延拓擴展算法產(chǎn)生可控自然數(shù)混沌序列，進而在此基礎(chǔ)上采用三個以上的自然數(shù)混沌序列進行二進制乘法(異或)加擾運算產(chǎn)生自然數(shù)混沌長序列，并采用硬件語言實現(xiàn)了自然數(shù)混沌序列發(fā)生器數(shù)字芯片核。本發(fā)明方法對初始值具有敏感性，集合了混沌技術(shù)密碼算法和自然數(shù)運算簡單的優(yōu)點，可廣泛用于擴頻及數(shù)據(jù)加密、保密通信等信息安全之中。
文檔編號H04L9/00GK1697366SQ200510074598
公開日2005年11月16日 申請日期2005年5月30日 優(yōu)先權(quán)日2005年1月18日
發(fā)明者鐘先信, 陳帥, 石軍鋒 申請人:重慶大學