專利名稱：Cmos圖像傳感器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種CMOS圖像傳感器，更具體地，涉及一種CMOS圖像傳感器及其制造方法。盡管本發(fā)明適用于廣泛的應(yīng)用，但尤其適用于減少暗電流。
背景技術(shù)：
通常，使用標(biāo)準CMOS工藝制造的CMOS傳感器的優(yōu)點在于低功率消耗、低工藝成本、和高集成度等。特別地，得益于現(xiàn)代高科技，CMOS傳感器引人注目地在很多應(yīng)用領(lǐng)域中代替了電荷耦合器件(以下簡稱為CCD)。而且，通過IEEE Trans.Electron Devices，vol.44，pp.1689-1698，Oct.1997 by E.R.Fossum中披露的“CMOSimage sensorsElectronic Camera on a Chip”(參考資料[1])、ISSCDTech.Dig.，1996，pp.22-25 by B.Ackland and A.Dickinsond中披露的“Camera-on-a-chip”(參考資料[2])、以及IEDM Tech.Dig.，2001，pp.555-558 by S.G.Wuu，H.C.Chien，D.N.Yaung，C.H.Tseng，C.S.Wang，C.K.Chang and Y.K.Hsaio中披露的“A high performanceactive pixel sensor with 0.18μm CMOS color imager technology”(參考資料[3])，而使CMOS圖像傳感器眾所周知。
然而，根據(jù)IEEE Electron Device Lett，vol.23，pp.538-540，Nov.2002.by H.Y.Cheng and Y.C.King中披露的“An ultra-low darkcurrent CMOS image sensor cell using n+ring reset”(參考資料[4])，CMOS圖像傳感器的暗信號電平至少比CCD高1-order。
因此，一個緊迫的問題是，需要降低暗電流電平，以增強CMOS圖像傳感器的SNR(信噪比(signal-to-noise ratio))和低照度。
此外，根據(jù)IEEE Trans.Electron Devices，vol.50，pp.77-83，Jan.2003 by N.V.Loukianova，H.O.Folkerts，J.P.V.Maas，D.W.E.Verbugt，A.J.Mierop，W.Hoekestra，E.Roks and A.J.P.Theuwissen中披露的“Leakage current modeling of test structures forcharacterization of dark current in CMOS image sensors”(參考資料[5])、Opt.Eng.，vol.41，pp.1216-1219，June 2002 by I.Shcherback，A.Belenky and O.Yadid-Pecht中披露的“Empirical dark currentmodeling for complementary metal oxide semiconductor active pixelsensor”(參考資料[6])、Proc.IEEE Workshop on CCDs and AIS，1999，pp.76-79 by C.C.Wang，I.L Fujimori and C.G.Sodini中披露的“Characterization of CMOS photo diodes for imager applications”(參考資料[7])、以及Proc.IEEE Workshop on CCDs and AIS，2001，pp.122-124 by D.N.Yaung，S.G.Wuu，H.C.Chien，C.H.Tseng andC.S.Wang中披露的“Effects of hydrogen annealing on CMOS imagesensor”(參考資料[8])，暗電流根據(jù)像素位置及時間而變化，以改變輸出信號。
根據(jù)像素位置變化的暗電流產(chǎn)生CMOS圖像傳感器的固定圖形噪聲，而暫時增大的暗電流導(dǎo)致被稱作“暗電流散粒噪聲”的隨機噪聲。
當(dāng)將標(biāo)準CMOS工藝按比例縮小至深亞微米領(lǐng)域(deepsubmicron regime)中時，將變得更難以制造具有低電平暗電流的CMOS圖像傳感器。
這是因為用于STI(shallow trench isolation淺溝道隔離)、自對準多晶硅化物、以及淺源/漏結(jié)等的工藝被深亞微米CMOS所采用，以提供邏輯或混合型電路的高效運行。因此，要降低CMOS圖像傳感器的暗電流，最重要的一點是要知道暗電流的產(chǎn)生原因和種類。
以下參照附圖對相關(guān)技術(shù)進行說明。
圖1是根據(jù)相關(guān)技術(shù)的3-T CMOS圖像傳感器的布局，圖2是沿圖1中的I-I’截線的CMOS圖像傳感器的截面圖。
參照圖1，3-T CMOS圖像傳感器的單位像素包括一個光電二極管PD、和讀出電路。讀出電路包括三個晶體管，其包括復(fù)位晶體管(rest transistor)Rx，用于復(fù)位由光電二極管PD收集的光電荷；激勵晶體管Dx，起到源跟蹤器緩沖放大器的作用；以及選擇晶體管(select transistor)Sx，起到開關(guān)的作用，以能夠?qū)ぶ贰?br> 參照圖2，場區(qū)和有源區(qū)限定于半導(dǎo)體襯底1上，重摻P型半導(dǎo)體層(heavily doped P type semiconductor layer)和P型外延層順序地層疊于該半導(dǎo)體襯底上。STI(淺溝道隔離)層6形成于該場區(qū)上。以及，柵氧化層2和柵電極3層疊于半導(dǎo)體襯底1的有源區(qū)中的一個區(qū)上，以成為上述各晶體管的柵電極3。
摻N型雜質(zhì)的光電二極管區(qū)(以下簡稱為PD區(qū))形成于鄰近柵電極3的有源區(qū)上，以及源極及漏極分別設(shè)置在鄰近柵電極3的兩側(cè)。
然而，相關(guān)技術(shù)的CMOS圖像傳感器具有以下問題。
首先，由于STI層6的周圍的結(jié)泄漏，在讀取電路中存在各晶體管的關(guān)態(tài)電流(off-current)，以及在半導(dǎo)體襯底1的表面上的懸鍵(dangling bonds)等，而產(chǎn)生泄漏電流。
其次，由于光電二極管PD內(nèi)的P/N結(jié)泄漏等而產(chǎn)生暗電流。

發(fā)明內(nèi)容
因此，本發(fā)明涉及CMOS圖像傳感器及其制造方法，主要為消除由于相關(guān)技術(shù)的局限性和缺陷導(dǎo)致的一個或多個問題。
本發(fā)明的一個目的在于提供一種CMOS圖像傳感器及其制造方法，借此可減少暗電流。
本發(fā)明的另一個目的在于提供一種CMOS圖像傳感器及其制造方法，借此可通過減少暗電流來制造深亞微米以下的CMOS圖像傳感器。
本發(fā)明的其他優(yōu)點、目的和特征將作為說明書的一部分隨后闡述，在本領(lǐng)域技術(shù)人員分析以下內(nèi)容的基礎(chǔ)上變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在說明書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。
為了實現(xiàn)與本發(fā)明的目的一致的目標(biāo)和其它優(yōu)點，根據(jù)本發(fā)明的一種CMOS圖像傳感器，包括第一導(dǎo)電類型半導(dǎo)體襯底，其分成有源區(qū)和場區(qū)；STI層，其形成于場區(qū)中，以將第一導(dǎo)電類型半導(dǎo)體襯底分成有源區(qū)和場區(qū)；第二導(dǎo)電類型光電二極管區(qū)，其形成于第一導(dǎo)電類型半導(dǎo)體襯底的有源區(qū)中；讀出電路，其形成于第一導(dǎo)電類型半導(dǎo)體襯底的有源區(qū)中，以讀出光電二極管區(qū)的數(shù)據(jù)；以及第一導(dǎo)電類型阱，其形成于第二導(dǎo)電類型光電二極管區(qū)與STI層之間。
根據(jù)本發(fā)明的另一方面，提供了一種CMOS圖像傳感器，其包括第一導(dǎo)電類型半導(dǎo)體襯底，其分成有源區(qū)和場區(qū)；STI層，其形成于場區(qū)中，以將第一導(dǎo)電類型半導(dǎo)體襯底分成有源區(qū)和場區(qū)；第二導(dǎo)電類型光電二極管區(qū)，其形成于第一導(dǎo)電類型半導(dǎo)體襯底的有源區(qū)中；讀出電路，其形成于第一導(dǎo)電類型半導(dǎo)體襯底的有源區(qū)中，以讀出光電二極管區(qū)的數(shù)據(jù)；以及第一導(dǎo)電類型阱，其形成于STI層與第一導(dǎo)電類型半導(dǎo)體襯底的有源區(qū)之間。
根據(jù)本發(fā)明的另一方面，提供了一種制造CMOS圖像傳感器的方法，其包括以下步驟在第一導(dǎo)電類型半導(dǎo)體襯底的場區(qū)中形成溝道，其中將有源區(qū)及場區(qū)限定于第一導(dǎo)電類型半導(dǎo)體襯底上，并且其中將光電二極管區(qū)及用于讀出光電二極管區(qū)的數(shù)據(jù)的讀出電路區(qū)限定于有源區(qū)中；通過將第一導(dǎo)電類型雜質(zhì)注入與光電二極管區(qū)相鄰的溝道中以形成第一導(dǎo)電類型阱；以及通過用絕緣層填充溝道以形成STI層。
根據(jù)本發(fā)明的另一方面，提供了一種制造CMOS圖像傳感器的方法，其包括以下步驟在第一導(dǎo)電類型半導(dǎo)體襯底的場區(qū)中形成溝道，其中將有源區(qū)及場區(qū)限定于第一導(dǎo)電類型半導(dǎo)體襯底上，并且其中將光電二極管區(qū)及用于讀出光電二極管區(qū)的數(shù)據(jù)的讀出電路區(qū)限定于有源區(qū)中；通過將第一導(dǎo)電類型雜質(zhì)注入有源區(qū)附近的溝道中以形成第一導(dǎo)電類型阱；以及通過用絕緣層填充溝道以形成STI層。
根據(jù)本發(fā)明的又一方面，提供了一種制造CMOS圖像傳感器的方法，其包括以下步驟準備第一導(dǎo)電類型半導(dǎo)體襯底，其中將有源區(qū)及場區(qū)限定于第一導(dǎo)電類型半導(dǎo)體襯底上，并且其中將光電二極管區(qū)及用于讀出光電二極管區(qū)的數(shù)據(jù)的讀出電路區(qū)限定于有源區(qū)中；在場區(qū)中形成溝道；通過將第一導(dǎo)電類型雜質(zhì)注入與光電二極管區(qū)相鄰的溝道中以形成第一導(dǎo)電類型阱；通過用絕緣層填充溝道以形成STI層；將第二導(dǎo)電類型雜質(zhì)注入光電二極管區(qū)中；以及大量地將第一導(dǎo)電類型雜質(zhì)注入到注入有第二導(dǎo)電類型雜質(zhì)的光電二極管區(qū)的表面中。
應(yīng)該了解，前面的概述以及隨后的本發(fā)明的詳述是示例性和說明性的，目的在于提供對所申請的本發(fā)明的進一步的說明。


加入附圖是為了提供對本發(fā)明的進一步的理解，附圖被并入并構(gòu)成了本申請的一部分，本發(fā)明的圖示實施例和說明書一起用來說明本發(fā)明的原理。在附圖中圖1是根據(jù)相關(guān)技術(shù)的3-T CMOS圖像傳感器的布局；圖2是沿圖1中的I-I’截線的CMOS圖像傳感器的截面圖；圖3是根據(jù)本發(fā)明的區(qū)域類型N+/P結(jié)泄漏的阿赫紐斯曲線圖(Arrhenius Plot)；圖4是將根據(jù)本發(fā)明的區(qū)域類型N+/P結(jié)泄漏與周邊類型N+/P結(jié)泄漏進行比較的阿赫紐斯曲線圖；圖5是根據(jù)本發(fā)明的第一實施例的CMOS圖像傳感器的截面圖；圖6是用于說明一種情況的布局，該情況為根據(jù)本發(fā)明利用第一掩模(掩模A)，使P阱7形成于讀出電路區(qū)中的STI層6的邊界上，以及形成于光電二極管(PD)區(qū)的邊界上；
圖7是用于說明一種情況的布局，該情況為根據(jù)本發(fā)明使用第二掩模(掩模B)，使P阱7形成于光電二極管(PD)區(qū)中的STI層6的邊界上；圖8是示出了根據(jù)本發(fā)明通過P阱(P-well)導(dǎo)致的暗信號下降效果的曲線圖；圖9是閾電壓Vth隨著根據(jù)本發(fā)明對溝道邊緣區(qū)進行STI離子注入處理而變化的曲線圖；圖10是由根據(jù)本發(fā)明對溝道邊緣區(qū)進行STI離子注入處理而導(dǎo)致的激勵電流Idsat變化的曲線圖；圖11是根據(jù)本發(fā)明的第二實施例的CMOS圖像傳感器的截面圖；圖12是根據(jù)本發(fā)明的CMOS圖像傳感器在60℃時暗電流隨積分時間變化的模擬曲線圖；圖13是根據(jù)本發(fā)明在柵襯墊形成之后剩余氧化層(remainingoxide layer)Rox的厚度和暗缺陷發(fā)生率之間的關(guān)系曲線圖；圖14是根據(jù)本發(fā)明的暗信號隨光電二極管表面離子注入劑量變化的曲線圖；圖15是根據(jù)本發(fā)明的由于硅表面上的氫原子導(dǎo)致懸鍵鈍化和界面阱密度減少的示意圖；圖16是根據(jù)本發(fā)明的由于柵側(cè)壁氧化和柵襯墊蝕刻不足導(dǎo)致的暗缺陷變化的曲線圖；
圖17是根據(jù)本發(fā)明的用于形成貧化區(qū)(denuded zone)的熱循環(huán)；圖18是由圖17中的熱循環(huán)產(chǎn)生的貧化區(qū)和SiOx沉淀物的SEM圖；圖19A和圖19B分別是根據(jù)相關(guān)技術(shù)的CMOS圖像傳感器的10-lux和160-lux圖像；以及圖20A和圖20B分別是根據(jù)本發(fā)明的CMOS圖像傳感器的10-lux和160-lux圖像。
具體實施例方式
以下將詳細參照本發(fā)明的優(yōu)選實施例，其實例在附圖中示出。任何可能的情況下，附圖中將使用相同的附圖標(biāo)號來表示相同或相似的部件。
在CMOS圖像傳感器中，由于在STI層周圍的結(jié)泄漏、在讀出電路中存在晶體管關(guān)態(tài)電流、來自于半導(dǎo)體層表面上的懸鍵的泄漏電流、以及光電二極管(PD)內(nèi)的P/N結(jié)泄漏等，而產(chǎn)生暗電流。
因此，暗電流的產(chǎn)生原因分析如下。
圖3示出了通過泄漏電流的阿赫紐斯曲線圖的斜率計算出的激活能Ea，該曲線圖是根據(jù)本發(fā)明的測試圖樣上的區(qū)域類型N+/P結(jié)圖樣處測量每個溫度的泄漏電流而得到的。
首先，以下將說明在STI層周圍的結(jié)泄漏的減少。
如圖3所示，可將泄漏電流機制看作來自于激活能值Ea。即，在高溫時對應(yīng)于硅帶隙，激活能值Ea為～Eg(1.12[eV])，或在低溫時近似于～Eg/2(0.56[eV])。
這意味著，從光電二極管區(qū)所產(chǎn)生的暗電流電平在高溫時取決于擴散機制，或在低溫時取決于結(jié)晶缺陷函數(shù)的再結(jié)合-生成機制，IEEE Trans.Electron Devices，vol.47，pp.762-767，Apr.2000.byH.D.Lee中披露的“Characterization of shallow silicided junctions forsub-quarter micron ULSI technology extraction of silicidation inducedSchottky contact area”教導(dǎo)了該情況。
圖4是將根據(jù)本發(fā)明的區(qū)域類型N+/P結(jié)泄漏與周邊類型N+/P結(jié)泄漏進行比較的阿赫紐斯曲線圖，其中泄漏是在測試圖樣上在每個溫度處進行測量。
參照圖4，在低溫處主要由STI邊界(側(cè)壁)生成泄漏電流的周邊類型的泄漏電流大于區(qū)域類型的泄漏電流。
由此，可知道STI邊界作為結(jié)晶缺陷區(qū)，應(yīng)該與光電二極管耗盡區(qū)隔離，以減少來自于CMOS圖像傳感器的STI邊界的泄漏電流。
圖5是根據(jù)本發(fā)明的第一實施例的CMOS圖像傳感器的截面圖，其中使用了與圖2中的相關(guān)技術(shù)的CMOS圖像傳感器相同的標(biāo)號。此外，圖2中的相關(guān)技術(shù)CMOS圖像傳感器的相同標(biāo)號將用于后面的附圖。
參照圖5，P阱7設(shè)置于STI層6與光電二極管(PD)區(qū)4之間，用于與耗盡區(qū)隔離，在耗盡區(qū)中通過來自于作為結(jié)晶缺陷區(qū)的STI層6邊界的P+/N結(jié)構(gòu)造來形成電子-空穴對。
通過在形成STI層6之后進行離子注入和退火，通常由擴散來形成P阱。然而，在本發(fā)明中，通過在用絕緣層填充溝道(間隙填充)之前注入P+型摻雜劑來形成P阱7。
在本發(fā)明的第一實施例中，在STI間隙填充之前執(zhí)行離子注入的情況下，最好利用低能量來選擇性地摻雜STI邊界區(qū)。
其次，用以下方式來減少晶體管關(guān)態(tài)電流。
可在柵電極襯墊(SiN)沉積之前，通過重摻P型雜質(zhì)到溝道邊緣區(qū)或通過增加側(cè)壁氧化層的厚度，來實現(xiàn)減少晶體管的關(guān)態(tài)電流。
下面將說明重摻P型雜質(zhì)到溝道邊緣區(qū)的情況。
圖6是用于說明一種情況的布局，即根據(jù)本發(fā)明利用第一掩模(掩模A)使P阱7形成于讀出電路區(qū)中的STI層6的邊界上，以及形成于光電二極管(PD)區(qū)的邊界上；圖7是用于說明一種情況的布局，即根據(jù)本發(fā)明利用第二掩模(掩模B)使P阱7形成于光電二極管(PD)區(qū)中的STI層6的邊界上；以及圖8示出了根據(jù)本發(fā)明的通過P阱導(dǎo)致的暗信號減小效果的曲線圖。
根據(jù)圖8中所示的曲線圖的結(jié)果，可以得知暗信號在通過在STI間隙填充之前增加P+STI離子注入處理來形成P阱的情況下會增強(STI與掩模A、STI與掩模B)，而在僅形成STI層的情況下不會增強(STI與省略(STI & Skip))。
這是因為，由于根據(jù)圍繞STI邊界P+摻雜密度的提高，向STI邊界延伸的耗盡層寬度減少導(dǎo)致的結(jié)晶缺陷更容易形成熱激勵，而熱激勵降低了電子-空穴對的數(shù)量。
而且，值得注意的是，在如圖6所示，P阱形成于讀出電路的STI層6的邊界中以及形成于光電二極管(PD)區(qū)中的情況下，暗特性增強效果變得相當(dāng)大，而不是在P阱7僅形成于光電二極管(PD)的STI層6的邊界中的情況下。
這可歸因于提供給讀出電路的窄寬度NMOS晶體管(narrow-width NMOS transistor)的關(guān)態(tài)電流減少。
在采用STI結(jié)構(gòu)用于CMOS圖像傳感器的情況下，在形成有源區(qū)或柵電極過程中實行了多次濕法蝕刻處理。通過濕法蝕刻處理，使凹穴(divot)出現(xiàn)在隨后將被填充柵極多晶物(gate poly)的有源區(qū)附近的STI間隙填充TEOS中。即，STI間隙填充TEOS在凹穴中與柵極多晶物重疊。所以，如果施加?xùn)牌珘?，則電場由于凹穴的邊緣幾何形狀而集中在凹穴上。
因此，在溝道邊緣區(qū)中反轉(zhuǎn)所需要的柵電壓比在溝道中心區(qū)中所需的電壓減少得更多，其導(dǎo)致了溝道邊緣區(qū)的閾電壓減少以及關(guān)態(tài)電流上升。
根據(jù)vol.3 The Submicron MOSFET，lattice Press by S.Wol中披露的“Silicon processing for the VLSI era，vol.3 The SubmicronMOSFET”，該現(xiàn)象被稱作“反轉(zhuǎn)窄寬度效應(yīng)(Reverse Narrow WidthEffect)”，并隨著晶體管寬度的減少而變得更嚴重。
因此，在對使用掩模A的STI邊界上執(zhí)行離子注入的情況下(圖6)，P+型摻雜在構(gòu)成讀出電路的窄寬度晶體管的溝道邊緣區(qū)中被增加。
因此，當(dāng)補償“反轉(zhuǎn)窄寬度效應(yīng)”以抑制晶體管的閾電壓減少時，關(guān)態(tài)電流(off-current)被減少了。
圖9是根據(jù)本發(fā)明閾電壓Vth隨著對溝道邊緣區(qū)進行STI離子注入處理而變化的曲線圖；以及圖10是根據(jù)本發(fā)明由對溝道邊緣區(qū)進行STI離子注入處理而導(dǎo)致的激勵電流Idsat變化的曲線圖。
隨著STI離子注入劑量增加，窄寬度NMOS晶體管的閾電壓Vth上升而激勵電流Idsat則下降。
正如上述描述所說明的，P阱7設(shè)置于讀出電路的STI層6的邊界和光電二極管(PD)區(qū)的STI層6的邊界，暗信號特性借此進一步加強，而不是在P阱7僅形成于光電二極管(PD)區(qū)的STI層6的邊界中的情況下加強。以下將說明其主要應(yīng)用。
圖11是根據(jù)本發(fā)明的第二實施例的CMOS圖像傳感器的截面圖。
參照圖11，P阱7設(shè)置于讀出電路的STI層6的邊界以及光電二極管(PD)區(qū)的STI層6的邊界。
同時，以下將說明在沉積柵極多晶物襯墊(SiN)之前增加側(cè)壁氧化層的厚度的方法。
從光電二極管區(qū)產(chǎn)生的電子被傳送到激勵晶體管，以調(diào)節(jié)傳送至選擇晶體管的電壓。
構(gòu)成讀出電路的各個晶體管的泄漏電流變成了噪聲源，其降低了CMOS圖像傳感器的暗特性。
晶體管的泄漏主要由源-襯底結(jié)上的亞閾值泄漏、柵泄漏、GIDL(gate induced drain leakage，柵極感應(yīng)漏極泄漏)或BTBT(band toband tunneling，帶對帶隧道效應(yīng))泄漏引起。
為了減少亞閾值泄漏，只需提高溝道區(qū)的摻雜密度。然而，根據(jù)IEEE Trans.Electron Devices，vol.23，pp.719-721，Dec.2002 by S.H.Seo，W.S.Yang，H.S.Lee，M.S.Kim，K.O.Koh，S.H.Park and K.T.Kim中披露的“A novel double offset-implanted source/draintechnology for reduction of Gate-Induced Drain Leakage with 0.12umsingle gate low-power SRAM device”、以及C.C.Wu，C.H.Diaz，B.L.Lin，S.Z.Chang，C.C.Wang，J.J.Liaw，C.H.Wang，K.K.Young，K.H.Lee，B.K.Liew and J.Y.C.Sun的“Ultra-low leakage 0.16umCMOS for low-standby power application”，提高晶體管溝道區(qū)的摻雜密度，將導(dǎo)致晶體管性能下降，并導(dǎo)致結(jié)泄漏上升。
因此，為了減少單位晶體管的關(guān)態(tài)電流，本發(fā)明采用了在柵極多晶物確定之后在LDD(lightly doped drain，輕摻漏極)形成之前增加?xùn)艂?cè)壁氧化層厚度的方法。
GIDL(柵極感應(yīng)漏極泄漏)主要歸因于柵極與漏極結(jié)之間的電場。因此，可通過增加側(cè)壁氧化層的厚度以局部增加?xùn)艠O與漏極邊緣之間的柵氧化層厚度，來減少GIDL。
表1示出了根據(jù)側(cè)壁氧化層厚度，將激勵電流Idsat與關(guān)態(tài)泄漏電流Ioff進行比較的結(jié)果。

參照表1，如果將側(cè)壁氧化層的厚度增加20，則可看到關(guān)態(tài)電流Ioff下降了1-order。然而，電流激勵能力，即，激勵電流Idsat下降了3～5％。
因此，可以確定通過增加側(cè)壁氧化層厚度的方式，可使關(guān)態(tài)電流下降而不會導(dǎo)致電流驅(qū)動能力的太多損失。
圖12是根據(jù)本發(fā)明的CMOS圖像傳感器在60℃時暗電流隨積分時間變化的模擬曲線圖。
參照圖12，通過STI側(cè)壁注入使像素側(cè)壁優(yōu)化和通過增加側(cè)壁氧化層厚度使讀出電路的晶體管關(guān)態(tài)特性加強，可以看出CMOS圖像傳感器的暗特性顯著加強了。
此外，增加側(cè)壁氧化層厚度可防止硅表面的離子損害減小。
圖13是根據(jù)本發(fā)明的在柵襯墊形成之后剩余氧化層Rox的厚度和暗缺陷發(fā)生率之間的關(guān)系曲線圖。
參照圖13，暗缺陷發(fā)生率隨著剩余氧化層Rox的減少而暫時上升，并隨后在閾值之后突然上升。
由于常規(guī)的CMOS邏輯電路加工用于制造構(gòu)成像素讀出電路的晶體管，所以包括光電二極管的整個像素在進行柵襯墊RIE處理時不得不暴露給離子轟擊。由于在柵襯墊形成之后剩余氧化層Rox成為在執(zhí)行柵襯墊RIE處理中過度蝕刻的量度，所以剩余氧化層Rox的減少表示了光電二極管表面離子損害增加。
因此，本發(fā)明提出在柵襯墊SiN沉積之前，將在整個硅表面上生長的側(cè)壁氧化層的厚度增加。這對于光電二極管的離子損害減少，以及對于晶體管關(guān)態(tài)特性增強非常有效。
第三，以下將說明硅表面泄漏減少的方法。
根據(jù)“vol.3，The Submicron MOSFET，lattice Press”by S.Wolf中披露的“Silicon processing for the VLSI era，vol.3，The SubmicronMOSFET”，硅表面晶格的每原子1/4鍵(per-atomic 1/4)包括懸鍵。盡管可通過在硅表面上執(zhí)行熱氧化來減少懸鍵，但不能夠形成理想的Si/SiO2界面結(jié)構(gòu)。即使將硅表面非常小比率的原子轉(zhuǎn)換為懸鍵，也將生成相當(dāng)多數(shù)量的表面態(tài)。例如，在(100)平面上存在6.8×1014atoms/cm2。如果這些原子中的1/1,000作為懸鍵存在，則懸鍵界面中捕獲的電荷密度可達到6.8×1011atoms/cm2。
表面態(tài)可捕獲或發(fā)射電荷，并形成禁止頻帶內(nèi)的能量態(tài)。因此，如上所述的STI界面的結(jié)晶缺陷，表面態(tài)導(dǎo)致降低CMOS圖像傳感器的暗特性的泄漏。
通過增加N-摻雜的光電二極管區(qū)表面上的P+型離子注入和劑量以減少表面懸鍵效應(yīng)，而觀測到暗信號的變化。
圖14是根據(jù)本發(fā)明暗信號隨光電二極管表面離子注入劑量變化的曲線圖。
參照圖14，如果在光電二極管表面上執(zhí)行P+摻雜，則圖像傳感器的暗特性得到加強。并且，該加強效果取決于P+摻雜密度。
這是因為，隨著硅表面上的P+/N結(jié)中P+摻雜密度的增加，耗盡區(qū)寬度向硅表面延伸。類似于將圖像傳感區(qū)與STI橫側(cè)隔離，通過增加硅表面的P+密度，來減少懸鍵效應(yīng)。
代替通過增加硅表面的P+摻雜密度來將圖像傳感區(qū)與懸鍵隔離，可通過以下建議方式減少懸鍵。
首先，在100％H2或4％-H2構(gòu)成氣體的氫環(huán)境中進行退火處理，氫原子滲透SiO2，以與懸鍵結(jié)合。因此，在后金屬退火、BPSG回流、和氮化硅沉積等后續(xù)處理中使用的H2流的處理需要被優(yōu)化。
圖15是根據(jù)本發(fā)明在硅表面上通過氫原子進行懸鍵鈍化和界面阱密度減少的示意圖。
參照圖15，氫原子滲透SiO2，以與Si/SiO2界面上的懸鍵結(jié)合，借此降低懸鍵的數(shù)量。
可選地，可以通過選擇合適的晶片的方式來降低懸鍵的數(shù)量。用于制造CMOS圖像傳感器的晶片是EPI晶片。特別地，0℃傾斜(tile，傾角)晶片或4℃傾斜晶片適合于減少懸鍵。
此外，應(yīng)該進行工藝相關(guān)的表面損害減少。
如圖13所示，在執(zhí)行等離子體蝕刻時可對光電二極管表面產(chǎn)生離子損害。因此，為了執(zhí)行導(dǎo)致對整個像素離子轟擊的柵極多晶物和柵襯墊RIE，需要低損害狀態(tài)。
圖16是根據(jù)本發(fā)明柵側(cè)壁氧化和柵襯墊蝕刻不足(under-etch，底部蝕刻)導(dǎo)致的暗缺陷變化的曲線圖。
參照圖16，通過調(diào)整柵側(cè)壁氧化和柵襯底RIE處理，使柵側(cè)壁氧化厚度增加。并且，柵襯墊被蝕刻不足(under-etch)，以相當(dāng)大地降低具有100碼(code)或更高暗缺陷的像素數(shù)量。
第四，可通過以下方式減少晶片內(nèi)的大缺陷(bulk defect)。
硅晶片內(nèi)的過飽和氧在熱處理中沉淀，以形成凝塊(cluster)。該凝塊發(fā)展為更大的沉淀，以致引起應(yīng)力(stress)。以及，該應(yīng)力可通過形成位錯環(huán)(dislocation loop)來釋放。位錯環(huán)充當(dāng)雜質(zhì)被捕集或局部化的地方。通過有效的內(nèi)部吸除處理(intrinsic getteringprocess)，使沉淀應(yīng)該在對應(yīng)于圖像區(qū)的Epi層的周邊上形成。據(jù)報告，可通過一系列溫度循環(huán)來實現(xiàn)內(nèi)部吸氣。
圖17是根據(jù)本發(fā)明用于形成貧化區(qū)的熱循環(huán)的曲線圖；圖18是由圖17中的熱循環(huán)產(chǎn)生的貧化區(qū)和SiOx沉淀物(precipitate)的SEM圖。
通過初始高溫處理使晶片表面附近中的氧密度降低，通過低溫處理從SiOx沉淀區(qū)均勻地生成晶核，于是通過最終的高溫處理使SiOx晶核生長。因此，位錯環(huán)在未嚴重影響器件特性的部分中生長。
為了減少CMOS圖像傳感器的Epi層的大缺陷，有必要在通過與晶片經(jīng)銷商合作來選擇晶片或優(yōu)化Epi層處理之前/之后的退火處理的過程中，考慮貧化區(qū)。
圖19A和圖19B分別是根據(jù)相關(guān)技術(shù)的CMOS圖像傳感器的10-lux和160-lux圖像；以及圖20A和圖20B分別是根據(jù)本發(fā)明的CMOS圖像傳感器的10-lux和160-lux圖像。
通過本發(fā)明，可以確定160lux的圖像被增強了，以及為10lux時測量到的低照度圖像也被增強了。
因此，本發(fā)明提供了以下效果。
首先，通過將STI側(cè)壁及硅表面(其是結(jié)晶缺陷區(qū))與N型光電二極管區(qū)隔離，使得可抑制反轉(zhuǎn)窄寬度效應(yīng)，并可加強關(guān)態(tài)特性。
因此，CMOS圖像傳感器的暗特性可加強。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種CMOS圖像傳感器，包括第一導(dǎo)電類型半導(dǎo)體襯底，其分成有源區(qū)和場區(qū)；STI層，形成于所述場區(qū)中，用于將所述第一導(dǎo)電類型半導(dǎo)體襯底分成所述有源區(qū)和所述場區(qū)；第二導(dǎo)電類型光電二極管區(qū)，形成于所述第一導(dǎo)電類型半導(dǎo)體襯底的所述有源區(qū)中；讀出電路，形成于所述第一導(dǎo)電類型半導(dǎo)體襯底的所述有源區(qū)中，用于讀出所述光電二極管區(qū)的數(shù)據(jù)；以及第一導(dǎo)電類型阱，形成于所述第二導(dǎo)電類型光電二極管區(qū)與所述STI層之間。
2.根據(jù)權(quán)利要求1所述的CMOS圖像傳感器，其中，所述第一導(dǎo)電類型半導(dǎo)體襯底包括具有0°或4°傾角的外延晶片。
3.根據(jù)權(quán)利要求1所述的CMOS圖像傳感器，進一步包括第一導(dǎo)電類型重摻層，位于所述第二導(dǎo)電類型光電二極管區(qū)的表面上。
4.一種CMOS圖像傳感器，包括第一導(dǎo)電類型半導(dǎo)體襯底，其分成有源區(qū)和場區(qū)；STI層，形成于所述場區(qū)中，用于將所述第一導(dǎo)電類型半導(dǎo)體襯底分成所述有源區(qū)和所述場區(qū)；第二導(dǎo)電類型光電二極管區(qū)，形成于所述第一導(dǎo)電類型半導(dǎo)體襯底的所述有源區(qū)中；讀出電路，形成于所述第一導(dǎo)電類型半導(dǎo)體襯底的所述有源區(qū)中，用于讀出所述光電二極管區(qū)的數(shù)據(jù)；以及第一導(dǎo)電類型阱，形成于所述STI層與所述第一導(dǎo)電類型半導(dǎo)體襯底的所述有源區(qū)之間。
5.根據(jù)權(quán)利要求4所述的CMOS圖像傳感器，其中所述第一導(dǎo)電類型半導(dǎo)體襯底包括具有0°或4°傾角的外延晶片。
6.根據(jù)權(quán)利要求4所述的CMOS圖像傳感器，進一步包括第一導(dǎo)電類型重摻層，位于所述第二導(dǎo)電類型光電二極管區(qū)的表面上。
7.一種制造CMOS圖像傳感器的方法，包括以下步驟在第一導(dǎo)電類型半導(dǎo)體襯底的場區(qū)中形成溝道，其中有源區(qū)及所述場區(qū)被限定于所述第一導(dǎo)電類型半導(dǎo)體襯底上，并且其中光電二極管區(qū)及用于讀出所述光電二極管區(qū)的數(shù)據(jù)的讀出電路區(qū)被限定于所述有源區(qū)中；通過將第一導(dǎo)電類型雜質(zhì)注入與所述光電二極管區(qū)相鄰的所述溝道中，形成第一導(dǎo)電類型阱；以及通過用絕緣層填充所述溝道，形成STI層。
8.一種制造CMOS圖像傳感器的方法，包括以下步驟在第一導(dǎo)電類型半導(dǎo)體襯底的場區(qū)中形成溝道，其中有源區(qū)及所述場區(qū)被限定于所述第一導(dǎo)電類型半導(dǎo)體襯底上，并且其中光電二極管區(qū)及用于讀出所述光電二極管區(qū)的數(shù)據(jù)的讀出電路區(qū)被限定于所述有源區(qū)中；通過將第一導(dǎo)電類型雜質(zhì)注入所述有源區(qū)附近的所述溝道中，形成第一導(dǎo)電類型阱；以及通過用絕緣層填充所述溝道，形成STI層。
9.一種制造CMOS圖像傳感器的方法，包括以下步驟預(yù)備第一導(dǎo)電類型半導(dǎo)體襯底，其中有源區(qū)及場區(qū)被限定于所述第一導(dǎo)電類型半導(dǎo)體襯底上，并且其中光電二極管區(qū)及用于讀出所述光電二極管區(qū)的數(shù)據(jù)的讀出電路區(qū)被限定于所述有源區(qū)中；在所述場區(qū)中形成溝道；通過將第一導(dǎo)電類型雜質(zhì)注入到所述有源區(qū)附近的所述溝道中，形成第一導(dǎo)電類型阱；通過用絕緣層填充所述溝道，形成STI層；將第二導(dǎo)電類型雜質(zhì)注入到所述光電二極管區(qū)中；以及將所述第一導(dǎo)電類型雜質(zhì)大量地注入到注入有所述第二導(dǎo)電類型雜質(zhì)的所述光電二極管區(qū)的表面中。
全文摘要
本發(fā)明提供了CMOS圖像傳感器及其制造方法，借此可減少暗電流。本發(fā)明包括第一導(dǎo)電類型半導(dǎo)體襯底，其分成有源區(qū)和場區(qū)；STI層，其形成于場區(qū)中，以將第一導(dǎo)電類型半導(dǎo)體襯底分成有源區(qū)和場區(qū)；第二導(dǎo)電類型光電二極管區(qū)，其形成于第一導(dǎo)電類型半導(dǎo)體襯底的有源區(qū)中；讀出電路，其形成于第一導(dǎo)電類型半導(dǎo)體襯底的有源區(qū)中，以讀出光電二極管區(qū)的數(shù)據(jù)；以及第一導(dǎo)電類型阱，其形成于第二導(dǎo)電類型光電二極管區(qū)與STI層之間。
文檔編號H04N5/361GK1716625SQ200510080449
公開日2006年1月4日 申請日期2005年7月1日 優(yōu)先權(quán)日2004年7月1日
發(fā)明者沈喜成 申請人:東部亞南半導(dǎo)體株式會社