專利名稱：一種相位獲取裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種正交頻分復用(OFDM)通信系統(tǒng)的相位獲取裝置，尤其涉及的是一種用低復雜度硬件來實現(xiàn)高精度要求的相位獲取裝置。
背景技術(shù)：
現(xiàn)有技術(shù)中，作為一種多載波傳輸模式，OFDM通過將一高速傳輸?shù)臄?shù)據(jù)流轉(zhuǎn)換為一組低速并行傳輸?shù)臄?shù)據(jù)流，使系統(tǒng)對多徑衰落信道頻率選擇性的敏感度大大降低，在寬帶無線傳輸系統(tǒng)中具有廣泛的應用價值。目前發(fā)展的寬帶無線通信技術(shù)大都采用OFDM作為核心技術(shù)，如寬帶無線局域網(wǎng)標準IEEE802.11，寬帶無線城域網(wǎng)標準IEEE802.16(俗稱Wimax標準)、高清數(shù)字音頻廣播(DAB)系統(tǒng)、高清數(shù)字圖像廣播(HDTV)系統(tǒng)等。
為了實現(xiàn)OFDM通信，需要進行頻率偏移估計、頻率偏移校正、符號同步、信道估計等運算。這些運算都涉及到高精度要求的相位獲取問題。硬件實現(xiàn)相位獲取的傳統(tǒng)方法一般是采用查表法。然而，為了實現(xiàn)高精度要求的相位獲取，查表法將不得不犧牲大量的硬件資源來滿足精度要求，這勢必大大提高OFDM通信系統(tǒng)的硬件實現(xiàn)成本。
美國專利專利號6567777，名稱為高效廣譜頻移估計efficientmagnitude spectrum approximation的專利文獻中公開了一方法的實現(xiàn)方式，但該實現(xiàn)方法較為復雜；另美國專利號6002793，名稱為machinevision method and apparatus for finding an object orientation angle of arectilinear object，其使用了查表的方法來實現(xiàn)相位獲取功能，實現(xiàn)它所需的硬件成本過高。
因此，現(xiàn)有技術(shù)存在缺陷，而有待于改進和發(fā)展。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種相位獲取裝置，彌補了現(xiàn)有技術(shù)中的不足之處，即高精度獲取相位時，資源消耗過大的問題，通過硬件實現(xiàn)簡單的移位、相加等操作，能快速獲取出相位值，且具有較高的獲取精度，是一種低復雜度、低硬件資源消耗的高精度相位獲取硬件實現(xiàn)裝置，能大大降低OFDM通信的硬件實現(xiàn)成本。
本發(fā)明的技術(shù)方案包括一種相位獲取裝置，其中，包括一查找表，一時鐘計數(shù)器，兩個移位器，三個反向器和三個累加器；某點橫坐標值輸入所述第一移位器，縱坐標值輸入第二移位器；所述第一移位器的輸出輸入到第一反向器，第一反向器的輸出輸入到第一累加器；所述第二移位器的輸出輸入到第二反向器，第二反向器的輸出輸入到第二累加器；所述第一累加器的輸出反饋到自己的一個輸入端和所述第二移位器，所述第二累加器的輸出反饋到自己的一個輸入端和所述第一移位器，所述第一累加器的輸出的最高位還輸入給第一反向器、第二反向器、第三反向器；所述時鐘計數(shù)器的輸出輸入到第一移位器、第二移位器和所述查找表；所述查找表的輸出輸入到所述第三反向器，所述第三反向器輸出到第三累加器，第三累加器的輸出反饋回自身，到時鐘計數(shù)器計滿數(shù)以后，所述第三累加器的輸出為獲取的相位。
所述的裝置，其中，所述裝置在開始運行后，所述時鐘計數(shù)器清0，其phase端清0；每兩個時鐘上跳沿，所述時鐘計數(shù)器加1。
所述的裝置，其中，所述第一移位器、第二移位器受時鐘計數(shù)器控制，所述時鐘計數(shù)器的值是多少，就右移多少位。
所述的裝置，其中，所述三個反向器受縱坐標的最高位的控制，如果符號位為1，所述第二反向器和第三反向器就將輸入取反后輸出，第一反向器的輸出等于輸入；如果符號位為0，所述第二反向器和第三反向器的輸出等于輸入，第一反向器將輸入取反后輸出。
所述的裝置，其中，所述第一累加器、第二累加器分別將各自的輸入相加后送回到橫/縱坐標的輸入端，所述第三累加器將輸出送回到phase端。
本發(fā)明所提供的一種相位獲取裝置，與現(xiàn)有技術(shù)相比，在未降低精度的情況下，已經(jīng)在FPGA中得到了實現(xiàn)，本發(fā)明共使用2332個邏輯單元，只占FPGA(ALTERA EP2S90)資源的3％，并且能運行到105MHz這樣一個最高頻率上，實現(xiàn)了一種低復雜度、低硬件資源消耗的高精度相位獲取的硬件實現(xiàn)裝置。


圖1是本發(fā)明裝置的硬件結(jié)構(gòu)圖；圖2是使用本發(fā)明裝置獲取相位時的波形圖。
具體實施例方式
以下結(jié)合附圖，將對本發(fā)明的具體實施例進行較為詳細的說明。
本發(fā)明所述相位獲取裝置，其結(jié)構(gòu)如圖1所示，包括一個查找表，一個時鐘計數(shù)器，兩個移位器，3個反向器，3個累加器；Nbit的橫坐標值X輸入第一移位器，Nbit的縱坐標值Y輸入第二移位器；第一移位器的輸出輸入到第一反向器，第一反向器的輸出輸入到第一累加器；第二移位器的輸出輸入到第二反向器，第二反向器的輸出輸入到第二累加器；第一累加器的輸出反饋到自己的一個輸入端和所述第二移位器，第二累加器的輸出反饋到自己的一個輸入端和所述第一移位器，第一累加器的輸出的最高位還輸入給第一反向器、第二反向器、第三反向器；時鐘計數(shù)器的輸出輸入到第一移位器、第二移位器和所述查找表；所述查找表的輸出輸入到所述第三反向器，所述第三反向器輸出到第三累加器，第三累加器的輸出反饋回自身，到時鐘計數(shù)器計滿數(shù)以后，所述第三累加器的輸出就是所獲取的相位。
為了獲取一個直角座標系中點(x，y)的相位，本發(fā)明裝置首先將點(x，y)旋轉(zhuǎn)phi角度，則該點新坐標(x’，y’)為x’＝x*cos(phi)-y*sin(phi)y’＝x*sin(phi)+y*cos(phi)即x’＝cos(phi)*(x-y*tan(phi))y’＝cos(phi)*(y+x*tan(phi))如果phi值滿足tan(phi)＝2^(-i)，i＝0，1，2，3......，那么上式可以寫成這樣的迭代式x(i+1)＝x(i)-y(i)*d(i)*2^(-i)y(i+1)＝y(tǒng)(i)+x(i)*d(i)*2^(-i)其中d(i)＝1 or -1；在迭代過程中，每次將點旋轉(zhuǎn)tan-1(2^(-i))，直到這個點最后落在X座標軸上，這樣就能算出這個點的相位了，且具有接近于浮點獲取的精度。
根據(jù)上述原理在硬件設(shè)計中，乘以2^(-i)的運算可以用移位來實現(xiàn)，因此這個硬件電路只要包括加法器，移位器和一個很小的查找表就能實現(xiàn)，實現(xiàn)的難度非常小。而且根據(jù)算法仿真，只需要迭代(N-3)次，2*(N-3)+1個時鐘周期后就可以得出結(jié)果，誤差不超過1％，這個精度完全滿足要求。
本發(fā)明實施例的所述查找表中的內(nèi)容是argtan(2**(-i))的值，i＝0，1，2，......；假如N的值為16，那么查找表中共有13個數(shù)據(jù)，經(jīng)過歸一化以后是4095，2417，1277，648，325，162，81，40，20，10，5，2，1。
上述電路裝置在開始運行后，所述時鐘計數(shù)器清0，phase端清0，X、Y端分別為橫、縱坐標值；每兩個時鐘上跳沿，時鐘計數(shù)器加1。第一移位器、第二移位器受時鐘計數(shù)器控制，時鐘計數(shù)器的值是多少，就右移多少位，這樣就實現(xiàn)了乘以2^(-i)的乘法。3個反向器受Y的最高位，也就是符號位Ymax的控制，如果符號位為1，第二反向器和第三反向器就將輸入取反后輸出，第一反向器的輸出等于輸入；如果符號位為0，第二反向器和第三反向器的輸出等于輸入，第一反向器將輸入取反后輸出。第一累加器、第二累加器分別將各自的輸入相加后送回到X，Y的輸入端，第三累加器將輸出送回到phase端。查找表受時鐘計數(shù)器的控制，在第一次迭代時，輸出tan(2^0)的值，歸一化后是4095，第二此迭代時，輸出tan(1/2)的值，即2417，根據(jù)算法一共只需要迭代13次就可以得出結(jié)果，因此這個查找表只需要存儲13個數(shù)據(jù)，非常小。這13次迭代完成后，第三累加器的輸出就是本發(fā)明所求的相位。
如圖2所示是這個電路的仿真波形圖，X的初始值是3000H，Y的初始值是4000H，那么理論上相位是0.9273，歸一化后是12E4H，從波形圖上看，硬件仿真的結(jié)果是12FDH，誤差為(12FDH-12E4H)/12E4H＝0.52％，這個結(jié)果小于百分之一，應該是可以接受的。
從本發(fā)明實施例可以清楚的看出，本發(fā)明裝置的優(yōu)勢在于，只使用了較少的硬件資源，較簡單的硬件結(jié)構(gòu)和較短的時間，就能算出ATAN的函數(shù)的結(jié)果，而且里面的器件均為通用器件，不受FPGA型號的影響，且能方便的移植到ASIC設(shè)計中。
采用本發(fā)明所述的裝置，彌補了現(xiàn)有技術(shù)中很大的一個不足之處，即高精度獲取相位時，資源消耗過大的問題。比如采用現(xiàn)有技術(shù)查表法，X，Y值用16bit表示，相位也用16bit表示，那么需要一個4G*16bit這么大一個的查找表，實際電路中不可能有如此多的資源可供利用，因此往往采用的是降低精度的做法。而本發(fā)明在未降低精度的情況下，已經(jīng)在FPGA中得到了實現(xiàn)，本發(fā)明共使用2332個邏輯單元，只占FPGA(ALTERA EP2S90)資源的3％，并且能運行到105MHz這樣一個最高頻率上。
但應當理解的是，上述針對本發(fā)明具體實施例的描述較為詳細，并不能因此而認為是對本發(fā)明專利保護范圍的限制，本發(fā)明的專利保護范圍應以所附權(quán)利要求為準。
權(quán)利要求
1.一種相位獲取裝置，其特征在于，包括一查找表，一時鐘計數(shù)器，兩個移位器，三個反向器和三個累加器；某點橫坐標值輸入所述第一移位器，縱坐標值輸入第二移位器；所述第一移位器的輸出輸入到第一反向器，第一反向器的輸出輸入到第一累加器；所述第二移位器的輸出輸入到第二反向器，第二反向器的輸出輸入到第二累加器；所述第一累加器的輸出反饋到自己的一個輸入端和所述第二移位器，所述第二累加器的輸出反饋到自己的一個輸入端和所述第一移位器，所述第一累加器的輸出的最高位還輸入給第一反向器、第二反向器、第三反向器；所述時鐘計數(shù)器的輸出輸入到第一移位器、第二移位器和所述查找表；所述查找表的輸出輸入到所述第三反向器，所述第三反向器輸出到第三累加器，第三累加器的輸出反饋回自身，到時鐘計數(shù)器計滿數(shù)以后，所述第三累加器的輸出為獲取的相位。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述裝置在開始運行后，所述時鐘計數(shù)器清0，其phase端清0；每兩個時鐘上跳沿，所述時鐘計數(shù)器加1。
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述第一移位器、第二移位器受時鐘計數(shù)器控制，所述時鐘計數(shù)器的值是多少，就右移多少位。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述三個反向器受縱坐標的最高位的控制，如果符號位為1，所述第二反向器和第三反向器就將輸入取反后輸出，第一反向器的輸出等于輸入；如果符號位為0，所述第二反向器和第三反向器的輸出等于輸入，第一反向器將輸入取反后輸出。
5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述第一累加器、第二累加器分別將各自的輸入相加后送回到橫/縱坐標的輸入端，所述第三累加器將輸出送回到phase端。
全文摘要
本發(fā)明公開了一種相位獲取裝置，用于正交頻分復用(OFDM)通信系統(tǒng)，包括一查找表，一時鐘計數(shù)器，兩個移位器，三個反向器和三個累加器；某點橫坐標值輸入所述第一移位器，縱坐標值輸入第二移位器；所述第一移位器的輸出輸入到第一反向器，第一反向器的輸出輸入到第一累加器；所述第二移位器的輸出輸入到第二反向器，第二反向器的輸出輸入到第二累加器；所述時鐘計數(shù)器的輸出輸入到第一移位器、第二移位器和所述查找表；所述查找表的輸出輸入到所述第三反向器，所述第三反向器輸出到第三累加器，所述第三累加器的輸出為獲取的相位。本發(fā)明裝置在未降低精度的情況下，實現(xiàn)了一種低復雜度、低硬件資源消耗的高精度相位獲取的硬件實現(xiàn)裝置。
文檔編號H04L27/26GK1937605SQ20051010351
公開日2007年3月28日 申請日期2005年9月19日 優(yōu)先權(quán)日2005年9月19日
發(fā)明者蔡海寧, 朱勵行, 滕煥勇, 田津, 呂舒予, 溫梁, 伍守豪 申請人:中興通訊股份有限公司