專利名稱：一種刪包電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種刪包電路。
背景技術(shù)：
在數(shù)字通信系統(tǒng)中，都會將數(shù)據(jù)和一些控制開銷組合成包的形式，比如ITU(國際電信同盟)指定的光通信SDH(同步數(shù)字系列)體系規(guī)定的STM-1，STM-4開銷字節(jié)，移動數(shù)字通信中的導(dǎo)頻訓(xùn)練碼，這些額外的開銷信息都是非數(shù)據(jù)的，要從最后的數(shù)據(jù)流中剝離出去。
目前的做法一般都是通過FIFO(先入先出)的方法來緩存，通過讀取地址的變化，去除非數(shù)據(jù)的方式來實現(xiàn)。這種方法在實現(xiàn)時，遇到要剝離的數(shù)據(jù)時，讀取地址要加上一個特定的數(shù)字，如此，則可能導(dǎo)致讀取的地址發(fā)生溢出，所以要設(shè)計一個變換電路判斷地址是否溢出，溢出時的長度，并換算到以初始地址為開始點的新地址。
目前，有些實現(xiàn)電路是通過將數(shù)據(jù)全部寫入FIFO中，在讀取數(shù)據(jù)的時候，遇到非有效數(shù)據(jù)時，采取跳過的方法，避免讀取這些非有效數(shù)據(jù)。這種方法的通行做法是進行讀取地址的變換。這種方法必然會導(dǎo)致讀取地址在變換時，發(fā)生地址非正常溢出的情況。
實用新型內(nèi)容本實用新型提供的一種刪包電路，可以從接收到的數(shù)據(jù)流里，提取出有效數(shù)據(jù)，將有效的數(shù)據(jù)寫入，非有效數(shù)據(jù)自動去除。
為了達到上述目的，本實用新型提供了一種刪包電路，其包含以下2種技術(shù)方案；一種刪包電路，其包含依次連接的FIFO(先入先出)寄存器模塊、FIFO(先入先出)控制模塊和比較器，特點在于，還包含連接比較器的非有效數(shù)據(jù)計數(shù)器；
所述的非有效數(shù)據(jù)計數(shù)器對數(shù)據(jù)流中的非有效數(shù)據(jù)進行計數(shù)，并將每累加一次的計數(shù)值輸出至比較器；所述的比較器的輸入端連接非有效數(shù)據(jù)計數(shù)器的輸出端，將非有效數(shù)據(jù)計數(shù)器每次的輸出值與非有效數(shù)據(jù)的長度值Lmax進行比較，若非有效數(shù)據(jù)計數(shù)器的輸出值大于Lmax，則比較器輸出有效數(shù)據(jù)使能信號En；若非有效數(shù)據(jù)計數(shù)器的輸出值小于Lmax，則比較器不輸出有效數(shù)據(jù)使能信號En；所述的FIFO控制模塊的輸入端連接比較器的輸出端，若其接收到比較器輸出的有效信號En時，F(xiàn)IFO控制模塊產(chǎn)生寫入有效信號，并累加數(shù)據(jù)流的數(shù)據(jù)寫入地址；所述FIFO寄存器模塊通過控制總線與所述的FIFO控制模塊相連，對于當前數(shù)據(jù)，若FIFO寄存器模塊接收到FIFO控制模塊輸出的寫入有效信號時，根據(jù)FIFO控制模塊輸出的數(shù)據(jù)寫入地址，將該有效數(shù)據(jù)寫入FIFO寄存器模塊；若FIFO寄存器模塊沒有接收到FIFO控制模塊輸出的寫入有效信號，則說明當前數(shù)據(jù)是非有效數(shù)據(jù)，摒棄該數(shù)據(jù)，不將其寫入FIFO寄存器模塊。
進一步，所述的非有效數(shù)據(jù)計數(shù)器每對一組非有效數(shù)據(jù)進行計數(shù)前，通過其輸入端輸入的清零脈沖，以同步方式對非有效數(shù)據(jù)計數(shù)器進行清零操作；所述的非有效數(shù)據(jù)計數(shù)器設(shè)置計數(shù)值達到Lmax+1時，停止計數(shù)，直至要對下一組非有效數(shù)據(jù)進行計數(shù)，即有下一個清零脈沖達到。
本實用新型第2種技術(shù)方案提供的一種刪包電路，其包含依次連接的FIFO寄存器模塊、FIFO控制模塊和比較器，特點在于，還包含連接比較器的有效數(shù)據(jù)計數(shù)器；所述的有效數(shù)據(jù)計數(shù)器對數(shù)據(jù)流中的有效數(shù)據(jù)進行計數(shù)，并將每累加一次的計數(shù)值輸出至比較器；所述的比較器的輸入端連接有效數(shù)據(jù)計數(shù)器的輸出端，將有效數(shù)據(jù)計數(shù)器每次的輸出值與有效數(shù)據(jù)的長度值Nmax進行比較，若有效數(shù)據(jù)計數(shù)器的輸出值小于Nmax+1，則比較器輸出有效數(shù)據(jù)使能信號En；若有效數(shù)據(jù)計數(shù)器的輸出值大于Nmax，則比較器不輸出有效數(shù)據(jù)使能信號En；所述的FIFO控制模塊的輸入端連接比較器的輸出端，若其接收到比較器輸出的有效信號En時，F(xiàn)IFO控制模塊產(chǎn)生寫入有效信號，并累加數(shù)據(jù)流的數(shù)據(jù)寫入地址；
所述FIFO寄存器模塊通過控制總線與所述的FIFO控制模塊相連，對于當前數(shù)據(jù)，若FIFO寄存器模塊接收到FIFO控制模塊輸出的寫入有效信號時，根據(jù)FIFO控制模塊輸出的數(shù)據(jù)寫入地址，將該有效數(shù)據(jù)寫入FIFO寄存器模塊；若FIFO寄存器模塊沒有接收到FIFO控制模塊輸出的寫入有效信號，則說明當前數(shù)據(jù)是非有效數(shù)據(jù)，摒棄該數(shù)據(jù)，不將其寫入FIFO寄存器模塊。
進一步，所述的有效數(shù)據(jù)計數(shù)器每對一組有效數(shù)據(jù)進行計數(shù)前，通過其輸入端輸入的清零脈沖，以同步方式對有效數(shù)據(jù)計數(shù)器進行清零操作；所述的有效數(shù)據(jù)計數(shù)器設(shè)置計數(shù)值達到Nmax+1時，停止計數(shù)，直至要對下一組有效數(shù)據(jù)進行計數(shù)，即有下一個清零脈沖達到。
本實用新型提供的刪包電路，由于所述FIFO控制模塊的寫入地址和寫入有效信號都受所述比較器輸出的有效信號En信號控制，因此，寫入FIFO寄存器模塊的數(shù)據(jù)就只會是有效數(shù)據(jù)了；寫入地址由于是在有效信號En信號的控制下，所以每次累加都是“1”，對于呈隊列模式的FIFO控制模塊來說，不會出現(xiàn)非正常的溢出，也就避免了非正常溢出判斷電路，在對FIFO寄存器模塊讀取數(shù)據(jù)時，讀取地址也只需一直累加“1”即可，也就不存在非正常的溢出，同時也就不必對數(shù)據(jù)的有效性進行判斷。
本實用新型提供的一種刪包電路，具有以下優(yōu)點1、與對讀取進行控制的電路相比，本實用新型只需引入一個計數(shù)器，一個比較器，就能夠?qū)崿F(xiàn)對非有效數(shù)據(jù)的去除功能；而傳統(tǒng)的方式至少需要兩個比較器，一個減法電路，一個加法電路。
2、傳統(tǒng)電路結(jié)構(gòu)比較復(fù)雜，組合邏輯多，如此導(dǎo)致速度上有所限制；本實用新型由于引入了寄存器，組合邏輯簡單，速度會加快很多。
3、本實用新型的電路結(jié)構(gòu)簡單，設(shè)計時，只需考慮計數(shù)器輸出值與有效數(shù)據(jù)長度值比較，還是與非有效數(shù)據(jù)長度比較，這個長度值是多少即可。


圖1是本實用新型提供的刪包電路的結(jié)構(gòu)示意圖；圖2是本實用新型提供的刪包電路的結(jié)構(gòu)示意圖；圖3是本實用新型提供的刪包電路的實施例的示意圖。
具體實施方式
以下根據(jù)圖1～圖3，具體說明本實用新型的一種最佳實施方式如圖1所示，本實用新型提供的第1種技術(shù)方案的刪包電路，其包含依次連接的FIFO寄存器模塊104、FIFO控制模塊103和比較器102，特點在于，還包含連接比較器102的非有效數(shù)據(jù)計數(shù)器101；所述的非有效數(shù)據(jù)計數(shù)器101對數(shù)據(jù)流中的非有效數(shù)據(jù)進行計數(shù)，并將每累加一次的計數(shù)值輸出至比較器102；所述的比較器102的輸入端連接非有效數(shù)據(jù)計數(shù)器101的輸出端，將非有效數(shù)據(jù)計數(shù)器101每次的輸出值與非有效數(shù)據(jù)的長度值Lmax進行比較，若非有效數(shù)據(jù)計數(shù)器101的輸出值大于Lmax，則比較器102輸出有效數(shù)據(jù)使能信號En；若非有效數(shù)據(jù)計數(shù)器101的輸出值小于Lmax，則比較器102不輸出有效數(shù)據(jù)使能信號En；所述的FIFO控制模塊103的輸入端連接比較器102的輸出端，若其接收到比較器102輸出的有效信號En時，F(xiàn)IFO控制模塊103產(chǎn)生寫入有效信號，并累加數(shù)據(jù)流的數(shù)據(jù)寫入地址；所述FIFO寄存器模塊104通過控制總線與所述的FIFO控制模塊103相連，對于當前數(shù)據(jù)，若FIFO寄存器模塊104接收到FIFO控制模塊103輸出的寫入有效信號時，根據(jù)FIFO控制模塊104輸出的數(shù)據(jù)寫入地址，將該有效數(shù)據(jù)寫入FIFO寄存器模塊104；若FIFO寄存器模塊104沒有接收到FIFO控制模塊103輸出的寫入有效信號，則說明當前數(shù)據(jù)是非有效數(shù)據(jù)，摒棄該數(shù)據(jù)，不將其寫入FIFO寄存器模塊104。
進一步，所述的非有效數(shù)據(jù)計數(shù)器101每對一組非有效數(shù)據(jù)進行計數(shù)前，通過其輸入端輸入的清零脈沖，以同步方式對非有效數(shù)據(jù)計數(shù)器101進行清零操作；所述的非有效數(shù)據(jù)計數(shù)器101設(shè)置計數(shù)值達到Lmax+1時，停止計數(shù)，直至要對下一組非有效數(shù)據(jù)進行計數(shù)，即有下一個清零脈沖達到。
如圖2所示，為本實用新型提供的第2種技術(shù)方案的刪包電路，其包含依次連接的FIFO寄存器模塊104、FIFO控制模塊103和比較器102，特點在于，還包含連接比較器102的有效數(shù)據(jù)計數(shù)器105；所述的有效數(shù)據(jù)計數(shù)器105對數(shù)據(jù)流中的有效數(shù)據(jù)進行計數(shù)，并將每累加一次的計數(shù)值輸出至比較器102；所述的比較器102的輸入端連接有效數(shù)據(jù)計數(shù)器105的輸出端，將有效數(shù)據(jù)計數(shù)器105每次的輸出值與有效數(shù)據(jù)的長度值Nmax進行比較，若有效數(shù)據(jù)計數(shù)器105的輸出值小于Nmax+1，則比較器102輸出有效數(shù)據(jù)使能信號En；若有效數(shù)據(jù)計數(shù)器105的輸出值大于Nmax，則比較器102不輸出有效數(shù)據(jù)使能信號En；所述的FIFO控制模塊103的輸入端連接比較器102的輸出端，若其接收到比較器102輸出的有效信號En時，F(xiàn)IFO控制模塊103產(chǎn)生寫入有效信號，并累加數(shù)據(jù)流的數(shù)據(jù)寫入地址；所述FIFO寄存器模塊104通過控制總線與所述的FIFO控制模塊103相連，對于當前數(shù)據(jù)，若FIFO寄存器模塊104接收到FIFO控制模塊103輸出的寫入有效信號時，根據(jù)FIFO控制模塊103輸出的數(shù)據(jù)寫入地址，將該有效數(shù)據(jù)寫入FIFO寄存器模塊104；若FIFO寄存器模塊104沒有接收到FIFO控制模塊103輸出的寫入有效信號，則說明當前數(shù)據(jù)是非有效數(shù)據(jù)，摒棄該數(shù)據(jù)，不將其寫入FIFO寄存器模塊104。
進一步，所述的有效數(shù)據(jù)計數(shù)器105每對一組有效數(shù)據(jù)進行計數(shù)前，通過其輸入端輸入的清零脈沖，以同步方式對有效數(shù)據(jù)計數(shù)器105進行清零操作；所述的有效數(shù)據(jù)計數(shù)器105設(shè)置計數(shù)值達到Nmax+1時，停止計數(shù)，直至要對下一組有效數(shù)據(jù)進行計數(shù)，即有下一個清零脈沖達到。
本實用新型提供的刪包電路，由于所述FIFO控制模塊103的寫入地址和寫入有效信號都受所述比較器102輸出的有效信號En信號控制，因此，寫入FIFO寄存器模塊104的數(shù)據(jù)就只會是有效數(shù)據(jù)了；寫入地址由于是在有效信號En信號的控制下，所以每次累加都是“1”，對于呈隊列模式的FIFO控制模塊103來說，不會出現(xiàn)非正常的溢出，也就避免了非正常溢出判斷電路，在對FIFO寄存器模塊104讀取數(shù)據(jù)時，讀取地址也只需一直累加“1”即可，也就不存在非正常的溢出，同時也就不必對數(shù)據(jù)的有效性進行判斷。
實施例如圖3所示，本實用新型在一個無線數(shù)字通信系統(tǒng)中得到了很好的應(yīng)用，這個應(yīng)用中的非有效數(shù)據(jù)為一段訓(xùn)練序列碼GCR(成組編碼)，這段訓(xùn)練序列碼可以通過相關(guān)運算的方式得到位置信息；實施例中外部清零信號由一峰值指示脈沖取代，而延時FIFO的作用則是為GCR訓(xùn)練碼的相關(guān)運算提供必要的時間開銷，在產(chǎn)生使能信號后，通過刪包FIFO將GCR訓(xùn)練碼去除掉了，并通過外部PLL(相同步邏輯)的方式，將去除訓(xùn)練碼的數(shù)據(jù)的速率進行了調(diào)整；從實際測試效果來看，達到了預(yù)定要求。
本實用新型提供的一種刪包電路，具有以下優(yōu)點1、與對讀取進行控制的電路相比，本實用新型只需引入一個計數(shù)器，一個比較器，就能夠?qū)崿F(xiàn)對非有效數(shù)據(jù)的去除功能；而傳統(tǒng)的方式至少需要兩個比較器，一個減法電路，一個加法電路。
2、傳統(tǒng)電路結(jié)構(gòu)比較復(fù)雜，組合邏輯多，如此導(dǎo)致速度上有所限制；本實用新型由于引入了寄存器，組合邏輯簡單，速度會加快很多。
3、本實用新型的電路結(jié)構(gòu)簡單，設(shè)計時，只需考慮計數(shù)器輸出值與有效數(shù)據(jù)長度值比較，還是與非有效數(shù)據(jù)長度比較，這個長度值是多少即可。
權(quán)利要求1.一種刪包電路，其包含依次連接的先入先出寄存器模塊(104)、先入先出控制模塊(103)和比較器(102)，特征在于，還包含連接比較器(102)的非有效數(shù)據(jù)計數(shù)器(101)；所述的非有效數(shù)據(jù)計數(shù)器(101)對數(shù)據(jù)流中的非有效數(shù)據(jù)進行計數(shù)，并將每累加一次的計數(shù)值輸出至比較器(102)；所述的比較器(102)的輸入端連接非有效數(shù)據(jù)計數(shù)器(101)的輸出端，將非有效數(shù)據(jù)計數(shù)器(101)每次的輸出值與非有效數(shù)據(jù)的長度值Lmax進行比較，若非有效數(shù)據(jù)計數(shù)器(101)的輸出值大于Lmax，則比較器(102)輸出有效數(shù)據(jù)使能信號En；若非有效數(shù)據(jù)計數(shù)器(101)的輸出值小于Lmax，則比較器(102)不輸出有效數(shù)據(jù)使能信號En；所述的先入先出控制模塊(103)的輸入端連接比較器(102)的輸出端，若其接收到比較器(102)輸出的有效信號En時，先入先出控制模塊(103)產(chǎn)生寫入有效信號，并累加數(shù)據(jù)流的數(shù)據(jù)寫入地址；所述先入先出寄存器模塊(104)通過控制總線與所述的先入先出控制模塊(103)相連，對于當前數(shù)據(jù)，若先入先出寄存器模塊(104)接收到先入先出控制模塊(103)輸出的寫入有效信號時，根據(jù)先入先出控制模塊(104)輸出的數(shù)據(jù)寫入地址，將該有效數(shù)據(jù)寫入先入先出寄存器模塊(104)；若先入先出寄存器模塊(104)沒有接收到先入先出控制模塊(103)輸出的寫入有效信號，則說明當前數(shù)據(jù)是非有效數(shù)據(jù)，摒棄該數(shù)據(jù)，不將其寫入先入先出寄存器模塊(104)。
2.一種刪包電路，其包含依次連接的先入先出寄存器模塊(104)、先入先出控制模塊(103)和比較器(102)，特征在于，還包含連接比較器(102)的有效數(shù)據(jù)計數(shù)器(105)；所述的有效數(shù)據(jù)計數(shù)器(105)對數(shù)據(jù)流中的有效數(shù)據(jù)進行計數(shù)，并將每累加一次的計數(shù)值輸出至比較器(102)；所述的比較器(102)的輸入端連接有效數(shù)據(jù)計數(shù)器(105)的輸出端，將有效數(shù)據(jù)計數(shù)器(105)每次的輸出值與有效數(shù)據(jù)的長度值Nmax進行比較，若有效數(shù)據(jù)計數(shù)器(105)的輸出值小于Nmax+1，則比較器(102)輸出有效數(shù)據(jù)使能信號En；若有效數(shù)據(jù)計數(shù)器(105)的輸出值大于Nmax，則比較器(102)不輸出有效數(shù)據(jù)使能信號En；所述的先入先出控制模塊(103)的輸入端連接比較器(102)的輸出端，若其接收到比較器(102)輸出的有效信號En時，先入先出控制模塊(103)產(chǎn)生寫入有效信號，并累加數(shù)據(jù)流的數(shù)據(jù)寫入地址；所述先入先出寄存器模塊(104)通過控制總線與所述的先入先出控制模塊(103)相連，對于當前數(shù)據(jù)，若先入先出寄存器模塊(104)接收到先入先出控制模塊(103)輸出的寫入有效信號時，根據(jù)先入先出控制模塊(103)輸出的數(shù)據(jù)寫入地址，將該有效數(shù)據(jù)寫入先入先出寄存器模塊(104)；若先入先出寄存器模塊(104)沒有接收到先入先出控制模塊(103)輸出的寫入有效信號，則說明當前數(shù)據(jù)是非有效數(shù)據(jù)，摒棄該數(shù)據(jù)，不將其寫入先入先出寄存器模塊(104)。
專利摘要本實用新型提供一種刪包電路，其包含依次連接的FIFO寄存器模塊、FIFO控制模塊和比較器，特點在于，還包含連接比較器的非有效數(shù)據(jù)計數(shù)器或有效數(shù)據(jù)計數(shù)器。本實用新型提供的刪包電路，可以從接收到的數(shù)據(jù)流里，提取出有效數(shù)據(jù)，將有效的數(shù)據(jù)寫入，非有效數(shù)據(jù)自動去除；電路結(jié)構(gòu)簡單，實現(xiàn)方便。
文檔編號H04L12/56GK2870316SQ20052004722
公開日2007年2月14日 申請日期2005年12月5日 優(yōu)先權(quán)日2005年12月5日
發(fā)明者劉才勇, 竺海安, 陳巧玲, 侯鋼, 王國中 申請人:上海廣電(集團)有限公司中央研究院