專利名稱：有線數(shù)字電視中的卷積解交織裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字信號的編碼解碼技術(shù)，具體涉及一種符合DVB-C標(biāo)準(zhǔn)的有線數(shù)字電視中的卷積解交織裝置。
背景技術(shù)：
在通信系統(tǒng)中，一般采用信道編碼來糾正錯誤。信道編碼通常用來糾正隨機錯誤，當(dāng)信道發(fā)生突發(fā)錯誤時，會造成連續(xù)的錯誤，超過糾錯碼的糾錯能力。為了提高系統(tǒng)抗突發(fā)錯誤的能力，同時減小系統(tǒng)信道編碼器的復(fù)雜度，最常用的是采用交織器和解交織器。在發(fā)送端，交織器根據(jù)特定的順序重新排列數(shù)據(jù)的位置，在接收端，解交織器恢復(fù)數(shù)據(jù)原來的順序，使得信道的突發(fā)錯誤被分散開來，從而可以充分發(fā)揮糾錯編碼的作用。
解交織一般有兩種方法，卷積解交織和塊解交織。卷積解交織器延時小，同步簡單，存儲容量小，應(yīng)用較廣泛。
卷積解交織器一般由I個分支構(gòu)成，從0到I-1，每個分支的延遲單元數(shù)為(I-1)×M、……3×M、2×M、1×M、0，其中M由數(shù)據(jù)周期長度和I確定。數(shù)據(jù)的輸入和輸出依次循環(huán)從第0分支到第I-1分支，由于各分支的延時不同，造成數(shù)據(jù)讀出的順序不同，完成解交織的功能。
卷積解交織器每個分支就相當(dāng)于一個先進(jìn)先出移位寄存器，傳統(tǒng)的方法用D觸發(fā)器來實現(xiàn)，需要很多個D觸發(fā)器，在專用集成電路芯片中要占用很大的面積，很不經(jīng)濟。

發(fā)明內(nèi)容
本發(fā)明的目的在于解決上述問題，提供一種有線數(shù)字電視中的卷積解交織裝置，它能夠降低有線數(shù)字電視接收芯片中解交織部分的面積和成本。
本發(fā)明采用如下技術(shù)方案來解決技術(shù)問題
本發(fā)明的有線數(shù)字電視中的卷積解交織裝置，包含分支基地址產(chǎn)生器101、分支偏移地址產(chǎn)生器102、控制電路103、加法器104和數(shù)據(jù)選擇器106；控制電路103的輸出信號SEL用于控制分支基地址產(chǎn)生器101產(chǎn)生分支基地址，控制電路103的輸出信號CLR用于控制分支偏移地址產(chǎn)生器102產(chǎn)生分支偏移地址，將上述分支基地址和分支偏移地址分別接加法器104的兩個輸入端，同時控制電路103也被分支基地址產(chǎn)生器101和分支偏移地址產(chǎn)生器102控制，還包含第一靜態(tài)隨機存取存儲器105；解交織數(shù)據(jù)分別輸入數(shù)據(jù)選擇器106的一個輸入端和第一靜態(tài)隨機存取存儲器105的數(shù)據(jù)輸入端，上述加法器104的輸出接第一靜態(tài)隨機存取存儲器105的地址輸入端，根據(jù)相應(yīng)的讀寫控制信號，使第一靜態(tài)隨機存取存儲器105在某個地址時，在一個時鐘周期內(nèi)先讀后寫，實現(xiàn)延時的不同，完成解交織的功能；第一靜態(tài)隨機存取存儲器105的輸出接數(shù)據(jù)選擇器106的另一個輸入端，控制電路103的輸出信號SEL同時接數(shù)據(jù)選擇器106的控制端，數(shù)據(jù)選擇器106的輸出為數(shù)據(jù)輸出。
與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點本發(fā)明的卷積解交織器采用兩個靜態(tài)隨機存取存儲器，能有效地減小芯片的面積。通常認(rèn)為，一個D觸發(fā)器包含5個門電路，一個靜態(tài)隨機存取存儲器單元等價于一個門電路。在DVB-C標(biāo)準(zhǔn)中，RS碼為(204，188)，因此I＝12，M＝17，就需要1122×8個D觸發(fā)器，相當(dāng)于1122×8×5個門電路，而用靜態(tài)隨機存取存儲器來實現(xiàn)，只相當(dāng)于1122×8個門電路；傳統(tǒng)的方法用計數(shù)器來計算各個分支的偏移地址，每個計數(shù)器包含D觸發(fā)器和加法器，這里用另一靜態(tài)隨機存取存儲器來存儲偏移地址，復(fù)用了加法器，代替了D觸發(fā)器，能進(jìn)一步減小面積。
同時，靜態(tài)隨機存取存儲器采用相同的讀寫地址，也減小了電路實現(xiàn)的復(fù)雜度。


圖1是交織深度I＝12的DVB-C的卷積解交織原理圖。
圖2是有線數(shù)字電視中的卷積解交織裝置原理框圖。
圖3是靜態(tài)隨機存取存儲器的存儲單元電路圖。
圖4是分支基地址產(chǎn)生器、分支偏移地址產(chǎn)生器及控制電路的電路圖。
圖5是判零器電路圖。
圖6是比較器電路圖。
圖7是鎖存器電路圖。
具體實施例方式
參照圖2，本發(fā)明所述的有線數(shù)字電視中的卷積解交織裝置，包含分支基地址產(chǎn)生器101、分支偏移地址產(chǎn)生器102、控制電路103、加法器104和數(shù)據(jù)選擇器106(C＝0，Y＝A；C＝1，Y＝B，本發(fā)明涉及的數(shù)據(jù)選擇器的工作原理均與此相同)；控制電路103的輸出信號SEL用于控制分支基地址產(chǎn)生器101產(chǎn)生分支基地址，控制電路103的輸出信號CLR用于控制分支偏移地址產(chǎn)生器102產(chǎn)生分支偏移地址，將上述分支基地址和分支偏移地址分別接加法器104的兩個輸入端，同時控制電路103也被分支基地址產(chǎn)生器101和分支偏移地址產(chǎn)生器102控制，還包含第一靜態(tài)隨機存取存儲器105；解交織數(shù)據(jù)分別輸入數(shù)據(jù)選擇器106的一個輸入端和第一靜態(tài)隨機存取存儲器105的數(shù)據(jù)輸入端，上述加法器104的輸出接第一靜態(tài)隨機存取存儲器105的地址輸入端，根據(jù)相應(yīng)的讀寫控制信號，使第一靜態(tài)隨機存取存儲器105在某個地址時，在一個時鐘周期內(nèi)先讀后寫，實現(xiàn)延時的不同，完成解交織的功能；第一靜態(tài)隨機存取存儲器105的輸出接數(shù)據(jù)選擇器106的另一個輸入端，控制電路103的輸出信號SEL同時接數(shù)據(jù)選擇器106的控制端，數(shù)據(jù)選擇器106的輸出為數(shù)據(jù)輸出。
上述分支基地址產(chǎn)生器101(如圖4)，包含數(shù)據(jù)選擇器201、鎖存器202、減法器203、加法器204、數(shù)據(jù)選擇器205和鎖存器206；數(shù)據(jù)選擇器201、鎖存器202和減法器203組成一個遞減電路，數(shù)據(jù)選擇器201的一個輸入端是一個固定值INI，上述控制電路103的輸出信號SEL接數(shù)據(jù)選擇器201的控制端，數(shù)據(jù)選擇器201的輸出接鎖存器202，鎖存器202的輸出接減法器203的一個輸入端，減法器203的另一個輸入端為是一個固定值SUB，減法器203的輸出接數(shù)據(jù)選擇器201的另一個輸入端，鎖存器202輸出到上述控制電路103，同時，鎖存器202的低4位輸出ADD，輸出到上述分支偏移地址產(chǎn)生器102；加法器204、數(shù)據(jù)選擇器205和鎖存器206組成一個累加電路，上述鎖存器202的輸出同時接加法器204的一個輸入端，加法器204的輸出接數(shù)據(jù)選擇器205的一個輸入端，數(shù)據(jù)選擇器205的另一個輸入信號是一個固定值GND，上述控制電路103的輸出信號SEL接數(shù)據(jù)選擇器205的控制端，數(shù)據(jù)選擇器205的輸出接鎖存器206的輸入端，鎖存器206的輸出接加法器204的另一個輸入端，鎖存器206輸出分支基地址。
上述分支偏移地址產(chǎn)生器102(如圖4)，包含加法器209、數(shù)據(jù)選擇器210和第二靜態(tài)隨機存取存儲器211；由上述分支基地址產(chǎn)生器101產(chǎn)生的低4位輸出ADD接第二靜態(tài)隨機存取存儲器211的地址輸入端，第二靜態(tài)隨機存取存儲器211的輸出接加法器209的一個輸入端，加法器209的另一個輸入信號是一個固定值ONE，加法器209的輸出接數(shù)據(jù)選擇器210的一個輸入端，同時，加法器209輸出到上述控制電路103，數(shù)據(jù)選擇器210的另一個輸入端為GND，是一個固定值，上述控制電路103的輸出信號CLR接數(shù)據(jù)選擇器210的控制端，數(shù)據(jù)選擇器210的輸出接第二靜態(tài)隨機存取存儲器211的數(shù)據(jù)輸入端，第二靜態(tài)隨機存取存儲器211輸出分支偏移地址。
上述控制電路103(如圖2及圖4)，包含判零器207、比較器208，上述分支基地址產(chǎn)生器101中的鎖存器202的輸出接判零器207的輸入端和比較器208的一個輸入端，比較器208的另一個輸入端為上述分支偏移地址產(chǎn)生器102中加法器(209)的輸出，判零器207的輸出信號接到上述分支基地址產(chǎn)生器101和數(shù)據(jù)選擇器106中，比較器208的輸出信號接到上述分支偏移地址產(chǎn)生器102中。
以下，參照附圖，針對關(guān)于本發(fā)明的有線數(shù)字電視中的卷積解交織裝置的實施形態(tài)，進(jìn)行詳細(xì)的說明。
下面，按照DVB-C標(biāo)準(zhǔn)進(jìn)行說明，其中交織深度I＝12。
圖1是交織深度I＝12的DVB-C的卷積解交織原理圖。
將統(tǒng)一編址的第一靜態(tài)隨機存取存儲器按卷積解交織器不同分支大小劃分為I-1，即11個存儲區(qū)，其中第零個存儲區(qū)大小為11×17字節(jié)，第一個存儲區(qū)大小為10×17字節(jié)，依此類推，第九個存儲區(qū)大小為2×17字節(jié)，第十個存儲區(qū)大小為1×17字節(jié)；第十一個分支不需要延時，所以不需要存儲單元，但是為了便于地址計算，在本發(fā)明中也分配一個存儲區(qū)，大小為1字節(jié)。所以總共需要的存儲單元為1123個字節(jié)，用11位地址就可以實現(xiàn)。
下表是采用靜態(tài)隨機存取存儲器來實現(xiàn)交織深度I＝12的卷積解交織中各個分支的數(shù)據(jù)讀寫地址、分支基地址及分支偏移地址，其中數(shù)據(jù)讀寫地址是對應(yīng)于第一靜態(tài)隨機存取存儲器的。

在圖2中，分支基地址產(chǎn)生器101產(chǎn)生該分支在第一靜態(tài)隨機存取存儲器105中的基地址，分支偏移地址產(chǎn)生器102產(chǎn)生該分支相對于基地址的偏移地址，基地址和偏移地址相加得到第一靜態(tài)隨機存取存儲器105的讀寫地址，同時根據(jù)相應(yīng)的讀寫控制信號，使第一靜態(tài)隨機存取存儲器105在某個地址時，在一個時鐘周期內(nèi)先讀后寫，實現(xiàn)延時的不同，完成解交織的功能。同時分支偏移地址產(chǎn)生器102使用第二靜態(tài)隨機存取存儲器211存儲偏移地址，也在一個時鐘周期內(nèi)先讀后寫，完成偏移地址的累加。由上表可知，分支內(nèi)的最大偏移地址是186，所以采用1個字節(jié)的空間就可以完成存儲功能，同樣，雖然第十一分支的偏移地址始終是0，但是為了便于地址計算，也分配一個字節(jié)，所以第二靜態(tài)隨機存取存儲器211只需要12個字節(jié)的存儲大小，4位地址就可以實現(xiàn)?？刂齐娐房刂剖€分支之間的循環(huán)變化以及偏移地址在范圍之內(nèi)的循環(huán)變化，同時，當(dāng)選擇第十一分支時，由于不需要延時，通過控制電路103的輸出信號SEL控制數(shù)據(jù)選擇器106直接選擇解交織數(shù)據(jù)輸入，不經(jīng)過第一靜態(tài)隨機存取存儲器105。
本發(fā)明中第一靜態(tài)隨機存取存儲器105和第二靜態(tài)隨機存取存儲器211的存儲單元由六管單元電路構(gòu)成(如圖3)。采用通用的六管單元，B和BL是相反的信號，用來改善讀操作和寫操作期間的噪聲容限，W是字線。第一靜態(tài)隨機存取存儲器105需要1123個字節(jié)，第二靜態(tài)隨機存取存儲器需要12個字節(jié)，采用公知的結(jié)構(gòu)，例如可以采用朱正涌《半導(dǎo)體集成電路》清華大學(xué)出版社p207～p216中公開的結(jié)構(gòu)。
在圖4中，數(shù)據(jù)選擇器201、鎖存器202和減法器203組成一個遞減電路，它們都是8位的，其中數(shù)據(jù)選擇器201的輸入端INI取187，即8位二進(jìn)制數(shù)10111011，用對應(yīng)位接高低電平來實現(xiàn)，減法器203的輸入端SUB取17，即8位二進(jìn)制數(shù)00010001，用對應(yīng)位接高低電平來實現(xiàn)。當(dāng)鎖存器202的時鐘信號有效時，若SEL為1，完成鎖存器202減17的功能；若SEL為0，讀入初始值INI，即187。加法器204、數(shù)據(jù)選擇器205和鎖存器206組成一個累加電路，它們都是11位的，其中數(shù)據(jù)選擇器205的輸入端GND為0，即11位二進(jìn)制數(shù)00000000000，直接接地來實現(xiàn)。當(dāng)鎖存器206的時鐘信號有效時，若SEL為1，完成鎖存器202和鎖存器206的累加功能，這里是實現(xiàn)兩個位數(shù)不同數(shù)的相加，把8位的鎖存器202的輸出作為低位與11位的鎖存器206的輸出相加；若SEL為0，讀入初值GND，即0。加法器209、數(shù)據(jù)選擇器210和第二靜態(tài)隨機存取存儲器211實現(xiàn)偏移地址的累加，它們都是8位的，其中加法器209的輸入端ONE取1，即8位二進(jìn)制數(shù)00000001，用對應(yīng)位接高低電平來實現(xiàn)，數(shù)據(jù)選擇器210的輸入端GND為0，即8位二進(jìn)制數(shù)00000000，直接接地來實現(xiàn)。當(dāng)?shù)诙o態(tài)隨機存取存儲器211在某個地址時，首先讀出存儲的數(shù)據(jù)，當(dāng)作當(dāng)前的偏移地址，同時，若CLR為1，把當(dāng)前的偏移地址加1后寫入第二靜態(tài)隨機存取存儲器211，作為第二靜態(tài)隨機存取存儲器211下次選中這個地址時候的偏移地址；若CLR為0，則把0寫入第二靜態(tài)隨機存取存儲器211。判零器207和比較器208用來控制分支基地址和偏移地址的循環(huán)變化。判零器207判斷鎖存器202的輸出是否為0，即判斷是否已經(jīng)到第十一分支，如果是，則判零器207的輸出信號SEL為0，控制數(shù)據(jù)選擇器201和數(shù)據(jù)選擇器205讀入初值，實現(xiàn)基地址從0、187、357……1105、1122的循環(huán)變化；同時，輸出信號SEL還控制圖2中的數(shù)據(jù)選擇器106，在第十一分支的時候，數(shù)據(jù)不需要延時，數(shù)據(jù)選擇器106直接選擇解交織數(shù)據(jù)輸入，實現(xiàn)功能。否則，判零器207的輸出信號SEL為1，控制數(shù)據(jù)選擇器201和數(shù)據(jù)選擇器205分別選擇減法器203和加法器204的輸出，實現(xiàn)遞減和遞加；同時，控制數(shù)據(jù)選擇器106讀入第一靜態(tài)隨機存取存儲器105的輸出。比較器208把鎖存器202的輸出和加法器209的輸出作比較，即判斷偏移地址是否已經(jīng)達(dá)到當(dāng)前分支的最大值，如果是，則比較器208的輸出信號CLR為0，控制數(shù)據(jù)選擇器210讀入初值0，并寫入第二靜態(tài)隨機存取存儲器211，實現(xiàn)分支內(nèi)偏移地址的循環(huán)。否則，比較器208的輸出信號CLR為1，控制數(shù)據(jù)選擇器210選擇加法器209的輸出，實現(xiàn)偏移地址的累加。
這里假設(shè)同步信號已經(jīng)取得，電路開始正常工作，同時鎖存器都經(jīng)過清零信號清零，第一靜態(tài)隨機存取存儲器105和第二靜態(tài)隨機存取存儲器都已經(jīng)初始為全0。
經(jīng)過清零，鎖存器202輸出為0，判零器207輸出為0，即SEL為0。當(dāng)時鐘信號有效時，鎖存器206的輸出為0，即基地址為0；同時，鎖存器202的輸出為187，其低4位ADD為1011(二進(jìn)制)，選中第二靜態(tài)隨機存取存儲器的相應(yīng)位置，讀出初始值0，作為偏移地址，將上述基地址和偏移地址相加得到當(dāng)前第一靜態(tài)隨機存取存儲器105的讀寫地址0；同時偏移地址加1后的值1寫入第二靜態(tài)隨機存取存儲器，作為下一次選擇這個地址的偏移地址。當(dāng)下一個時鐘信號有效時，SEL為1，鎖存器202的輸出為187-17＝170，鎖存器206的輸出為187，即基地址為187；同時，鎖存器202的低4位ADD為1010(二進(jìn)制)，選中第二靜態(tài)隨機存取存儲器的相應(yīng)位置，讀出初始值0，作為偏移地址，則得到當(dāng)前SRAM1的地址187；同時，CLR為1，偏移地址加1后的值1寫入第二靜態(tài)隨機存取存儲器，作為下一次選擇這個地址的偏移地址。依此類推，當(dāng)鎖存器202輸出為17時，其低4位ADD為0001(二進(jìn)制)，偏移地址為0，鎖存器206的輸出為1105，第一靜態(tài)隨機存取存儲器105的地址是1105；同時偏移地址加1后的值1寫入第二靜態(tài)隨機存取存儲器，作為下一次選擇這個地址的偏移地址。在下一個時鐘信號有效時，鎖存器202的輸出為0，鎖存器206的輸出為1122，這時候，SEL為0，控制圖2中的數(shù)據(jù)選擇器106直接選擇解交織數(shù)據(jù)輸入，這樣數(shù)據(jù)就沒有延時。再下一個時鐘信號有效時，鎖存器206的輸出為0，即基地址為0；鎖存器202的輸出為187，其低4位ADD為1011(二進(jìn)制)，選中第二靜態(tài)隨機存取存儲器的位置，讀出存儲值1，作為偏移地址，將上述基地址和偏移地址相加得到當(dāng)前第一靜態(tài)隨機存取存儲器105的讀寫地址1；同時將偏移地址加1后的值2寫入第二靜態(tài)隨機存取存儲器，作為下一次選擇這個地址的偏移地址。這樣，基地址就在0、187、357、510、646、765、867、952、1020、1071、1105、1122之間循環(huán)變化；偏移地址的變化則隨各個分支而不同，見上表。例如，當(dāng)鎖存器202的輸出為187，即選擇第零分支時，若從第二靜態(tài)隨機存取存儲器中讀出的數(shù)據(jù)是186，則第一靜態(tài)隨機存取存儲器的地址為186，同時，經(jīng)過加法器209加1后得到187，比較器208的比較結(jié)果即輸出信號CLR為0，控制數(shù)據(jù)選擇器210選擇0輸出，寫入到第二靜態(tài)隨機存取存儲器中，實現(xiàn)偏移地址的循環(huán)變化。
在本發(fā)明中，可以直接使用鎖存器202輸出的低4位ADD作為第二靜態(tài)隨機存取存儲器的地址。因為DVB-C標(biāo)準(zhǔn)中只有12個分支，且M＝17＝16+1，當(dāng)鎖存器202從187(11×17)開始以17遞減時，對各個分支來講，鎖存器202的低4位值是唯一的，所以可以用來作為第二靜態(tài)隨機存取存儲器211的讀寫地址。
另外，判零器207電路圖如圖5所示。其工作原理如下，對于判零器207，當(dāng)A＝0時，Y＝0；當(dāng)A＞0時，Y＝1；對于比較器208(如圖6)，當(dāng)A＞B時，Y＝1；當(dāng)A＝B時，Y＝0。判零器207只是用來判斷是否全為0，所以直接用或門來實現(xiàn)，采用兩級的或非與非來實現(xiàn)8輸入的或門。當(dāng)鎖存器202的輸出為0，即到第十一分支時，或門輸出為0，則輸出信號SEL為0，實現(xiàn)功能。由于偏移地址是逐漸累加的，所以比較器208只要判斷兩個數(shù)據(jù)是否相等，先各位異或，再用或門來實現(xiàn)，同樣，或門用兩級的或非與非來實現(xiàn)。當(dāng)鎖存器202與加法器209的輸出相等時，8個異或門的輸出都為0，或門輸出為0，則輸出信號CLR為0，控制數(shù)據(jù)選擇器210，實現(xiàn)功能。
另外，鎖存器202、206的電路圖如圖7所示。鎖存器202、206由數(shù)據(jù)選擇器和D觸發(fā)器組成。當(dāng)時鐘信號有效時，即為高時，鎖存器讀入外部數(shù)據(jù)；當(dāng)時鐘信號無效時，即為低時，鎖存器實現(xiàn)鎖存。
權(quán)利要求
1.一種有線數(shù)字電視中的卷積解交織裝置，包含分支基地址產(chǎn)生器(101)、分支偏移地址產(chǎn)生器(102)、控制電路(103)、加法器(104)和數(shù)據(jù)選擇器(106)；控制電路(103)的輸出信號SEL用于控制分支基地址產(chǎn)生器(101)產(chǎn)生分支基地址，控制電路(103)的輸出信號CLR用于控制分支偏移地址產(chǎn)生器(102)產(chǎn)生分支偏移地址，將上述分支基地址和分支偏移地址分別接加法器(104)的兩個輸入端，同時控制電路(103)也被分支基地址產(chǎn)生器(101)和分支偏移地址產(chǎn)生器(102)控制，其特征在于，還包含第一靜態(tài)隨機存取存儲器(105)；解交織數(shù)據(jù)分別輸入數(shù)據(jù)選擇器(106)的一個輸入端和第一靜態(tài)隨機存取存儲器(105)的數(shù)據(jù)輸入端，上述加法器(104)的輸出接第一靜態(tài)隨機存取存儲器(105)的地址輸入端，根據(jù)相應(yīng)的讀寫控制信號，使第一靜態(tài)隨機存取存儲器(105)在某個地址時，在一個時鐘周期內(nèi)先讀后寫，實現(xiàn)延時的不同，完成解交織的功能；第一靜態(tài)隨機存取存儲器(105)的輸出接數(shù)據(jù)選擇器(106)的另一個輸入端，控制電路(103)的輸出信號SEL同時接數(shù)據(jù)選擇器(106)的控制端，數(shù)據(jù)選擇器(106)的輸出為數(shù)據(jù)輸出。
2.根據(jù)權(quán)利要求1所述的有線數(shù)字電視中的卷積解交織裝置，其特征在于，上述分支基地址產(chǎn)生器(101)，包含數(shù)據(jù)選擇器(201)、鎖存器(202)、減法器(203)、加法器(204)、數(shù)據(jù)選擇器(205)和鎖存器(206)；數(shù)據(jù)選擇器(201)、鎖存器(202)和減法器(203)組成一個遞減電路，數(shù)據(jù)選擇器(201)的一個輸入端是一個固定值INI，上述控制電路(103)的輸出信號SEL接數(shù)據(jù)選擇器(201)的控制端，數(shù)據(jù)選擇器(201)的輸出接鎖存器(202)，鎖存器(202)的輸出接減法器(203)的一個輸入端，減法器(203)的另一個輸入端為是一個固定值SUB，減法器(203)的輸出接數(shù)據(jù)選擇器(201)的另一個輸入端，鎖存器(202)輸出到上述控制電路(103)，同時，鎖存器(202)的低4位輸出ADD，輸出到上述分支偏移地址產(chǎn)生器(102)；加法器(204)、數(shù)據(jù)選擇器(205)和鎖存器(206)組成一個累加電路，上述鎖存器(202)的輸出同時接加法器(204)的一個輸入端，加法器(204)的輸出接數(shù)據(jù)選擇器(205)的一個輸入端，數(shù)據(jù)選擇器(205)的另一個輸入信號是一個固定值GND，上述控制電路(103)的輸出信號SEL接數(shù)據(jù)選擇器(205)的控制端，數(shù)據(jù)選擇器(205)的輸出接鎖存器(206)的輸入端，鎖存器(206)的輸出接加法器(204)的另一個輸入端，鎖存器(206)輸出分支基地址。
3.根據(jù)權(quán)利要求1所述的有線數(shù)字電視中的卷積解交織裝置，其特征在于，上述分支偏移地址產(chǎn)生器(102)，包含加法器(209)、數(shù)據(jù)選擇器(210)和第二靜態(tài)隨機存取存儲器(211)；由上述分支基地址產(chǎn)生器(101)產(chǎn)生的低4位輸出ADD接第二靜態(tài)隨機存取存儲器(211)的地址輸入端，第二靜態(tài)隨機存取存儲器(211)的輸出接加法器(209)的一個輸入端，加法器(209)的另一個輸入信號是一個固定值ONE，加法器(209)的輸出接數(shù)據(jù)選擇器(210)的一個輸入端，同時，加法器(209)輸出到上述控制電路(103)，數(shù)據(jù)選擇器(210)的另一個輸入端為GND，是一個固定值，上述控制電路(103)的輸出信號CLR接數(shù)據(jù)選擇器(210)的控制端，數(shù)據(jù)選擇器(210)的輸出接第二靜態(tài)隨機存取存儲器(211)的數(shù)據(jù)輸入端，第二靜態(tài)隨機存取存儲器(211)輸出分支偏移地址。
4.根據(jù)權(quán)利要求1所述的有線數(shù)字電視中的卷積解交織裝置，其特征在于，上述控制電路(103)，包含判零器(207)、比較器(208)，上述分支基地址產(chǎn)生器(101)中的鎖存器(202)的輸出接判零器(207)的輸入端和比較器(208)的一個輸入端，比較器(208)的另一個輸入端為上述分支偏移地址產(chǎn)生器(102)中加法器(209)的輸出，判零器(207)的輸出信號SEL接到上述分支基地址產(chǎn)生器(101)和數(shù)據(jù)選擇器(106)中，比較器(208)的輸出信號CLR接到上述分支偏移地址產(chǎn)生器(102)中。
全文摘要
本發(fā)明涉及一種適用于有線數(shù)字電視中的卷積解交織裝置。它包含分支基地址產(chǎn)生器、分支偏移地址產(chǎn)生器、控制電路、加法器和數(shù)據(jù)選擇器和第一靜態(tài)隨機存取存儲器。分支基地址產(chǎn)生器產(chǎn)生該分支在第一靜態(tài)隨機存取存儲器中的基地址，分支偏移地址產(chǎn)生器產(chǎn)生該分支相對于基地址的偏移地址，基地址和偏移地址相加得到第一靜態(tài)隨機存取存儲器的讀寫地址，同時根據(jù)相應(yīng)的讀寫控制信號，使第一靜態(tài)隨機存取存儲器在某個地址時，在一個時鐘周期內(nèi)先讀后寫，實現(xiàn)延時的不同，完成解交織的功能；同時分支偏移地址產(chǎn)生器使用第二靜態(tài)隨機存取存儲器存儲偏移地址，也在一個時鐘周期內(nèi)先讀后寫，完成偏移地址的累加。
文檔編號H04N7/64GK1825970SQ20061003889
公開日2006年8月30日 申請日期2006年3月16日 優(yōu)先權(quán)日2006年3月16日
發(fā)明者吳建輝, 朱敏君, 鄧青, 李紅, 時龍興 申請人:東南大學(xué)