專(zhuān)利名稱(chēng)：一種實(shí)現(xiàn)第二次交織的方法和系統(tǒng)及一種隨機(jī)存取內(nèi)存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及網(wǎng)絡(luò)通信技術(shù)，特別是涉及一種實(shí)現(xiàn)第二次交織的方法和系統(tǒng)及一種隨機(jī)存取內(nèi)存(RAM)。
背景技術(shù)：
在網(wǎng)絡(luò)通信中，為了在無(wú)線傳輸鏈路上提供傳輸服務(wù)，在下行信道上通常會(huì)對(duì)數(shù)據(jù)流進(jìn)行編碼。其中，一種較為常用的信道編碼方案為第二次交織。
目前，第二次交織通過(guò)一個(gè)行列交互排列的模塊交叉來(lái)實(shí)現(xiàn)。輸入到第二次交織的符號(hào)數(shù)據(jù)symbol，如up1，up2，up3，...，upU，被按行寫(xiě)入到如下R2×C2的正交矩陣中up1up2up3...up30up31up32up33...up60...............up,((R2-1)30+1)up,((R2-1)30+2)up,((R2-1)30+3)...up,(R230)]]>在上述R2×C2的正交矩陣中，列數(shù)C2固定為30，從左到右的列編號(hào)依次為0，1，2，...，29；而行數(shù)R2是滿(mǎn)足不等式U≤R2C2的最小整數(shù)，其中，U是在一個(gè)無(wú)線幀中的物理信道上的比特?cái)?shù)。
在現(xiàn)有技術(shù)中，實(shí)現(xiàn)第二次交織的過(guò)程包括對(duì)于接收到的上述R2×C2正交矩陣中的數(shù)據(jù)，首先對(duì)其進(jìn)行列置換；然后根據(jù)按行寫(xiě)的規(guī)則，計(jì)算R2×C2正交矩陣中當(dāng)前一個(gè)比特?cái)?shù)據(jù)的輸出地址，并根據(jù)所計(jì)算出的輸出地址，將該比特?cái)?shù)據(jù)寫(xiě)入RAM中，重復(fù)執(zhí)行，直至將R2×C2正交矩陣中的所有比特?cái)?shù)據(jù)均寫(xiě)入RAM中；當(dāng)需要讀取RAM中的數(shù)據(jù)時(shí)，從RAM中順序讀出所寫(xiě)入的數(shù)據(jù)，并輸出。
由以上描述可以看出，在現(xiàn)有技術(shù)中，是以一個(gè)比特?cái)?shù)據(jù)為一次寫(xiě)操作的處理對(duì)象，即一次寫(xiě)入操作僅將一個(gè)比特的數(shù)據(jù)寫(xiě)入RAM中。但是，在目前，芯片中RAM的位寬通常不為1，其最小位寬通常為4。因此，在每次執(zhí)行將一個(gè)比特?cái)?shù)據(jù)寫(xiě)入RAM中特定地址的時(shí)候，現(xiàn)有技術(shù)必須首先將RAM中該特定地址中已有的數(shù)據(jù)讀出來(lái)，然后將所讀出的數(shù)據(jù)與當(dāng)前需寫(xiě)入RAM中的數(shù)據(jù)進(jìn)行拼位，最后才能將拼位后的數(shù)據(jù)寫(xiě)入RAM中的特定地址。由此可見(jiàn)，在將任意一個(gè)比特的數(shù)據(jù)寫(xiě)入RAM中時(shí)，現(xiàn)有技術(shù)均必須執(zhí)行讀數(shù)據(jù)、拼位和寫(xiě)數(shù)據(jù)三個(gè)操作，而執(zhí)行該三個(gè)操作需要占用多個(gè)系統(tǒng)周期。另外，在現(xiàn)有技術(shù)中，每次將數(shù)據(jù)寫(xiě)入RAM中，均需要計(jì)算寫(xiě)入RAM中的地址，因此，進(jìn)一步增加了寫(xiě)數(shù)據(jù)過(guò)程所占用的系統(tǒng)周期。這樣，如果在每個(gè)系統(tǒng)周期均有數(shù)據(jù)輸入，那么，現(xiàn)有技術(shù)則根本無(wú)法實(shí)現(xiàn)第二次交織的過(guò)程。
另外，由于在上述R2×C2的正交矩陣中，列數(shù)固定為30，這樣，如果輸入的一個(gè)無(wú)線幀數(shù)據(jù)存在壓縮的情況，即輸入的數(shù)據(jù)量不是30的倍數(shù)，那么，在上述R2×C2的正交矩陣中，數(shù)據(jù)將無(wú)法寫(xiě)滿(mǎn)最后一行，從而無(wú)法執(zhí)行后續(xù)的列置換和數(shù)據(jù)拼位寫(xiě)入RAM中的過(guò)程，即無(wú)法實(shí)現(xiàn)第二次交織的過(guò)程。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種實(shí)現(xiàn)第二次交織的方法和系統(tǒng)，本發(fā)明的另一目的在于提供一種RAM，以便在輸入數(shù)據(jù)連續(xù)的情況下，實(shí)現(xiàn)第二次交織過(guò)程。
為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種實(shí)現(xiàn)第二次交織的方法，該方法基于一種RAM和一種移位寄存器實(shí)現(xiàn)，其中，RAM的寬度根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目確定，其深度為物理信道最大數(shù)據(jù)承載能力除以該RAM的寬度；移位寄存器的位寬為對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的比特位數(shù)，該方法還包括A、將R2×C2正交矩陣中未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入移位寄存器中；B、對(duì)移位寄存器中對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)進(jìn)行交織；C、將交織后的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中；D、重復(fù)執(zhí)行步驟A至步驟C，直至將R2×C2正交矩陣中所有數(shù)據(jù)均寫(xiě)入RAM中；E、按照RAM中地址從最小到最大依次讀取的方式，一次讀取RAM一個(gè)地址中的數(shù)據(jù)，根據(jù)第二次交織后所要求連續(xù)輸出的有效比特?cái)?shù)據(jù)的個(gè)數(shù)，從一次讀取的所有數(shù)據(jù)中取出有效比特?cái)?shù)據(jù)輸出，重復(fù)執(zhí)行本步驟，直至輸出RAM中所有的數(shù)據(jù)。
所述第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目為4；所述RAM的寬度為120比特；所述移位寄存器的位寬為120比特；所述未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)為R2×C2正交矩陣中當(dāng)前未處理的前兩行數(shù)據(jù)。
所述步驟B包括根據(jù)列間置換模式，對(duì)所述120比特位寬的移位寄存器中前30個(gè)符號(hào)數(shù)據(jù)和后30個(gè)符號(hào)數(shù)據(jù)分別進(jìn)行交織；在步驟C中，所述將交織后的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中的步驟包括首先將所述前30個(gè)符號(hào)數(shù)據(jù)交織后的第一個(gè)符號(hào)數(shù)據(jù)和所述后30個(gè)符號(hào)數(shù)據(jù)交織后的第一個(gè)符號(hào)數(shù)據(jù)依次寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中，然后，將所述前30個(gè)符號(hào)數(shù)據(jù)交織后的第二個(gè)符號(hào)數(shù)據(jù)和所述后30個(gè)符號(hào)數(shù)據(jù)交織后的第二個(gè)符號(hào)數(shù)據(jù)依次寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中，依此類(lèi)推，直至將所述前30個(gè)符號(hào)數(shù)據(jù)交織后的最后一個(gè)符號(hào)數(shù)據(jù)和所述后30個(gè)符號(hào)數(shù)據(jù)交織后的最后一個(gè)符號(hào)數(shù)據(jù)依次寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中。
所述第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目為2；
所述RAM的寬度為60比特；所述移位寄存器的位寬為60比特；所述未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)為R2×C2正交矩陣中當(dāng)前未處理的第一行數(shù)據(jù)。
所述移位寄存器的個(gè)數(shù)為2；在步驟A中，所述移位寄存器為上次未被寫(xiě)入對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象數(shù)據(jù)的移位寄存器。
在步驟A中，在執(zhí)行將數(shù)據(jù)寫(xiě)入移位寄存器中之前，進(jìn)一步包括將所述移位寄存器初始化為無(wú)效2比特?cái)?shù)據(jù)。
所述第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目為4；在步驟E中，所述從一次讀取的所有數(shù)據(jù)中取出數(shù)據(jù)并輸出的步驟包括E11、從一次讀取的所有數(shù)據(jù)中取出前4個(gè)比特?cái)?shù)據(jù)；E12、判斷所取的4個(gè)比特?cái)?shù)據(jù)中是否不包括無(wú)效2比特?cái)?shù)據(jù)，如果不包括，則執(zhí)行步驟E13，如果包括兩個(gè)無(wú)效2比特?cái)?shù)據(jù)，則執(zhí)行步驟E14，如果僅包括一個(gè)無(wú)效2比特?cái)?shù)據(jù)，則執(zhí)行步驟E15；E13、直接輸出該4個(gè)比特?cái)?shù)據(jù)，結(jié)束當(dāng)前流程；E14、直接丟棄該4個(gè)比特?cái)?shù)據(jù)，結(jié)束當(dāng)前流程；E15、在所讀取的4個(gè)比特?cái)?shù)據(jù)中，丟棄其中一個(gè)無(wú)效2比特?cái)?shù)據(jù)；E16、判斷當(dāng)前是否存在之前緩存的2比特有效數(shù)據(jù)，如果存在，則將之前緩存的2比特有效數(shù)據(jù)與當(dāng)前所讀取的4個(gè)比特?cái)?shù)據(jù)中的2比特的有效數(shù)據(jù)拼位成一個(gè)4比特有效數(shù)據(jù)后輸出，如果不存在，則緩存所讀取4個(gè)比特?cái)?shù)據(jù)中的2比特有效數(shù)據(jù)。
所述第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目為2；在步驟E中，所述從一次讀取的所有數(shù)據(jù)中取出數(shù)據(jù)并輸出的步驟包括E21、從一次讀取的所有數(shù)據(jù)中取出前2個(gè)比特?cái)?shù)據(jù)；
E22、判斷所取的2個(gè)比特?cái)?shù)據(jù)是否為無(wú)效2比特?cái)?shù)據(jù)，如果是，則執(zhí)行步驟E23，否則，執(zhí)行步驟E24；E23、直接丟棄所取出的數(shù)據(jù)，結(jié)束當(dāng)前流程；E24、直接輸出所取出的數(shù)據(jù)。
一種實(shí)現(xiàn)第二次交織的系統(tǒng)，該系統(tǒng)包括寫(xiě)控制單元、RAM以及讀控制單元，寫(xiě)控制單元中包括移位寄存器子單元和寫(xiě)處理子單元，移位寄存器子單元中包括至少一個(gè)移位寄存器，其中，RAM的寬度根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目來(lái)確定，其深度為物理信道最大數(shù)據(jù)承載能力除以該RAM的寬度；移位寄存器的位寬為對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的比特位數(shù)，并且，寫(xiě)處理子單元，用于將R2×C2正交矩陣中未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入移位寄存器中，并對(duì)移位寄存器中對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)進(jìn)行交織后，寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中；任意一個(gè)移位寄存器，用于接收對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)；RAM，用于存儲(chǔ)寫(xiě)處理子單元在自身的每個(gè)地址中所寫(xiě)入的數(shù)據(jù)；讀控制單元，用于按照對(duì)RAM中地址從最小到最大依次讀取的方式，一次讀取RAM一個(gè)地址中的所有數(shù)據(jù)，并根據(jù)第二次交織后所要求連續(xù)輸出的比特?cái)?shù)目，在所讀取的所有數(shù)據(jù)中取出數(shù)據(jù)。
所述移位寄存器子單元中包括兩個(gè)移位寄存器；該兩個(gè)移位寄存器輪流執(zhí)行接收對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)。
所述寫(xiě)處理單元，進(jìn)一步用于將移位寄存器子單元中的移位寄存器初始化為無(wú)效2比特?cái)?shù)據(jù)。
該系統(tǒng)進(jìn)一步包括輸出數(shù)據(jù)處理單元，用于接收讀控制單元所取出的數(shù)據(jù)，并丟棄所接收到數(shù)據(jù)中的無(wú)效2比特?cái)?shù)據(jù)，根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)比特?cái)?shù)目，輸出所接收到的數(shù)據(jù)。
所述讀控制單元在所讀取的所有數(shù)據(jù)中取出前4個(gè)比特的數(shù)據(jù)；所述輸出數(shù)據(jù)處理單元，用于確定所接收到的4個(gè)比特?cái)?shù)據(jù)中是否不包括無(wú)效2比特?cái)?shù)據(jù)，如果不包括無(wú)效2比特?cái)?shù)據(jù)，則直接輸出該4個(gè)比特?cái)?shù)據(jù)，如果包括兩個(gè)無(wú)效2比特?cái)?shù)據(jù)，則直接丟棄該4個(gè)比特?cái)?shù)據(jù)，如果僅包括一個(gè)無(wú)效2比特?cái)?shù)據(jù)，則在所讀取的4個(gè)比特?cái)?shù)據(jù)中，丟棄其中一個(gè)無(wú)效2比特?cái)?shù)據(jù)并判斷當(dāng)前是否存在之前緩存的2比特有效數(shù)據(jù)，如果存在，則將之前緩存的2比特有效數(shù)據(jù)與當(dāng)前所讀取的4個(gè)比特?cái)?shù)據(jù)中的2比特的有效數(shù)據(jù)拼位成一個(gè)4比特有效數(shù)據(jù)后輸出，如果不存在，則緩存所讀取4個(gè)比特?cái)?shù)據(jù)中的2比特有效數(shù)據(jù)。
所述讀控制單元在所讀取的所有數(shù)據(jù)中取出前2個(gè)比特的數(shù)據(jù)；所述輸出數(shù)據(jù)處理單元，用于確定所接收到的2個(gè)比特?cái)?shù)據(jù)是否為無(wú)效2比特?cái)?shù)據(jù)，如果是，則直接丟棄該2個(gè)比特?cái)?shù)據(jù)，否則，直接輸出該2個(gè)比特?cái)?shù)據(jù)。
一種RAM，該RAM用于存儲(chǔ)寫(xiě)處理子單元在自身的每個(gè)地址中所寫(xiě)入的數(shù)據(jù)，并且，該RAM的寬度根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目來(lái)確定，該RAM的深度為物理信道最大數(shù)據(jù)承載能力除以該RAM的寬度。
由此可見(jiàn)，本發(fā)明將R2×C2正交矩陣中至少一行即60比特的數(shù)據(jù)作為一次寫(xiě)操作的處理對(duì)象，這樣，在將數(shù)據(jù)寫(xiě)入RAM中的一個(gè)地址時(shí)，則無(wú)需進(jìn)行現(xiàn)有技術(shù)中讀出數(shù)據(jù)、拼位和寫(xiě)入數(shù)據(jù)三個(gè)操作，而只需進(jìn)行寫(xiě)入操作，因此，所占用的時(shí)間不會(huì)大于一個(gè)系統(tǒng)周期。另外，在本發(fā)明中，每次將數(shù)據(jù)寫(xiě)入RAM中，只需按照從最小地址到最大地址的方式寫(xiě)入即可，而無(wú)需進(jìn)行寫(xiě)入RAM地址的計(jì)算，因此，進(jìn)一步減少了寫(xiě)數(shù)據(jù)過(guò)程所占用的系統(tǒng)周期。這樣，在每個(gè)系統(tǒng)周期均有數(shù)據(jù)輸入時(shí)，本發(fā)明可以實(shí)現(xiàn)第二次交織過(guò)程。
另外，在本發(fā)明中，通過(guò)填充無(wú)效2比特?cái)?shù)據(jù)即預(yù)先將移位寄存器初始化為無(wú)效2比特?cái)?shù)據(jù)的作法，使得在一個(gè)無(wú)線幀數(shù)據(jù)存在壓縮的情況時(shí)，也能夠?qū)崿F(xiàn)列置換及寫(xiě)入RAM的過(guò)程。因此，本發(fā)明在一個(gè)無(wú)線幀數(shù)據(jù)存在壓縮情況下也可以實(shí)現(xiàn)第二次交織過(guò)程。


圖1是本發(fā)明系統(tǒng)的基本結(jié)構(gòu)示意圖。
圖1A是當(dāng)?shù)诙谓豢椇笠筮B續(xù)輸出4比特有效數(shù)據(jù)時(shí)本發(fā)明系統(tǒng)的基本結(jié)構(gòu)示意圖。
圖1B是當(dāng)?shù)诙谓豢椇筮B續(xù)輸出2比特有效數(shù)據(jù)時(shí)本發(fā)明系統(tǒng)的基本結(jié)構(gòu)示意圖。
圖2是本發(fā)明系統(tǒng)的優(yōu)化結(jié)構(gòu)示意圖。
圖3是在本發(fā)明實(shí)施例中實(shí)現(xiàn)第二次交織過(guò)程中寫(xiě)數(shù)據(jù)的流程圖。
圖4是在本發(fā)明實(shí)施例中對(duì)120比特位寬的移位寄存器中前30個(gè)符號(hào)數(shù)據(jù)和后30個(gè)符號(hào)數(shù)據(jù)分別進(jìn)行交織的示意圖。
圖5是在本發(fā)明實(shí)施例中實(shí)現(xiàn)第二次交織過(guò)程中讀數(shù)據(jù)的流程圖。
圖6是在本發(fā)明實(shí)施例中實(shí)現(xiàn)連續(xù)輸出4個(gè)有效比特?cái)?shù)據(jù)的流程圖。
具體實(shí)施例方式
本發(fā)明提出了一種實(shí)現(xiàn)第二次交織的方法，其核心思想是預(yù)先設(shè)置RAM，該RAM的寬度根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目來(lái)確定，其深度則為物理信道最大數(shù)據(jù)承載能力除以該RAM的寬度；預(yù)先設(shè)置移位寄存器，該移位寄存器的位寬為對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的比特位數(shù)；將R2×C2正交矩陣中未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入移位寄存器中；對(duì)移位寄存器中對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)進(jìn)行交織；將交織后的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中，重復(fù)執(zhí)行，直至將R2×C2正交矩陣中所有數(shù)據(jù)均寫(xiě)入RAM中；按照RAM中地址從最小到最大依次讀取的方式，一次讀取RAM一個(gè)地址中的數(shù)據(jù)，取其中第二次交織后所要求連續(xù)輸出的比特?cái)?shù)據(jù)進(jìn)行輸出。
其中，為了在數(shù)據(jù)壓縮情況下也可以實(shí)現(xiàn)第二次交織過(guò)程，每次將數(shù)據(jù)寫(xiě)入移位寄存器之前，均將移位寄存器初始化為60個(gè)無(wú)效2比特?cái)?shù)據(jù)。
本發(fā)明還提出了一種實(shí)現(xiàn)第二次交織的系統(tǒng)。圖1是本發(fā)明系統(tǒng)的基本結(jié)構(gòu)示意圖。參見(jiàn)圖1，本發(fā)明系統(tǒng)主要包括寫(xiě)控制單元、RAM以及讀控制單元，寫(xiě)控制單元中包括移位寄存器子單元和寫(xiě)處理子單元，移位寄存器子單元中包括至少一個(gè)移位寄存器，其中，RAM的寬度根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目來(lái)確定，其深度為物理信道最大數(shù)據(jù)承載能力除以該RAM的寬度；移位寄存器的位寬為對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的比特位數(shù)，并且，寫(xiě)處理子單元，用于將R2×C2正交矩陣中未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入移位寄存器中，并對(duì)移位寄存器中對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)進(jìn)行交織后，寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中；任意一個(gè)移位寄存器，用于接收對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)；RAM，用于存儲(chǔ)寫(xiě)處理子單元在自身的每個(gè)地址中所寫(xiě)入的數(shù)據(jù)；讀控制單元，用于按照對(duì)RAM中地址從最小到最大依次讀取的方式，一次讀取RAM一個(gè)地址中的所有數(shù)據(jù)，并根據(jù)第二次交織后所要求連續(xù)輸出的比特?cái)?shù)目，取出所讀取所有數(shù)據(jù)中的數(shù)據(jù)并輸出。
在本發(fā)明系統(tǒng)中，為了在數(shù)據(jù)壓縮情況下也可以實(shí)現(xiàn)第二次交織過(guò)程，所述寫(xiě)處理單元，進(jìn)一步用于將移位寄存器子單元中的移位寄存器初始化為無(wú)效2比特?cái)?shù)據(jù)。
圖2是本發(fā)明系統(tǒng)的優(yōu)化結(jié)構(gòu)示意圖。參見(jiàn)圖2，在本發(fā)明系統(tǒng)中，可以進(jìn)一步包括輸出數(shù)據(jù)處理單元，用于接收讀控制單元每次讀取時(shí)所取出的數(shù)據(jù)，并刪除所接收到數(shù)據(jù)中的無(wú)效2比特?cái)?shù)據(jù)，根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)比特?cái)?shù)目，輸出所接收到的數(shù)據(jù)。
參見(jiàn)圖1A所示，在本發(fā)明中，如果考慮編碼速率的要求，即第二次交織后要求連續(xù)輸出4比特有效數(shù)據(jù)，那么，對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)為R2×C2正交矩陣中兩行120比特的數(shù)據(jù)，此時(shí)，移位寄存器子單元中包括兩個(gè)120比特位寬的移位寄存器，并且，所述的RAM的寬度為120比特，深度為物理信道最大數(shù)據(jù)承載能力/120。相應(yīng)的，圖2中所示的輸出數(shù)據(jù)處理單元需要對(duì)讀控制單元所讀取的4比特?cái)?shù)據(jù)進(jìn)行刪除無(wú)效2比特?cái)?shù)據(jù)以及拼位4比特有效數(shù)據(jù)的相關(guān)處理，從而保證連續(xù)輸出4比特有效數(shù)據(jù)。
參見(jiàn)圖1B所示，在本發(fā)明中，如果不考慮編碼速率的要求，即第二次交織后可以連續(xù)輸出2比特有效數(shù)據(jù)，那么，對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)為R2×C2正交矩陣中當(dāng)前未處理的第一行60比特的數(shù)據(jù)，此時(shí)，移位寄存器子單元中包括兩個(gè)60比特位寬的移位寄存器，并且，所述的RAM的寬度為60比特，深度為物理信道最大數(shù)據(jù)承載能力/60。相應(yīng)的，圖2中所示的輸出數(shù)據(jù)處理單元只需對(duì)讀控制單元所讀取的2比特?cái)?shù)據(jù)進(jìn)行刪除無(wú)效2比特?cái)?shù)據(jù)處理，從而保證連續(xù)輸出2比特有效數(shù)據(jù)。
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步地詳細(xì)描述。
圖3是在本發(fā)明實(shí)施例中實(shí)現(xiàn)第二次交織過(guò)程中寫(xiě)數(shù)據(jù)的流程圖。參見(jiàn)圖3，利用本發(fā)明系統(tǒng)，本發(fā)明方法實(shí)現(xiàn)在第二次交織中將數(shù)據(jù)寫(xiě)入RAM的過(guò)程包括以下步驟步驟301預(yù)先設(shè)置一個(gè)RAM。
這里，所設(shè)置RAM的寬度根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目來(lái)確定；所設(shè)置RAM的深度則為物理信道最大數(shù)據(jù)承載能力除以該RAM的寬度。
參見(jiàn)圖1A所示，如果考慮第二次交織的編碼速率要求，即第二次交織后要求連續(xù)輸出2個(gè)符號(hào)數(shù)據(jù)symbol，1個(gè)symbol為3值序列，由2比特表示，2個(gè)symbol則為4比特。那么，根據(jù)上述實(shí)現(xiàn)第二次交織的R2×C2的正交矩陣可以看出，由于數(shù)據(jù)symbol是被按列從R2×C2的正交矩陣中讀出，因此，如果要滿(mǎn)足第二次交織的編碼速率要求，即一次從RAM中讀出4比特的連續(xù)數(shù)據(jù)，也就是說(shuō)，一次從RAM中讀取R2×C2的正交矩陣中連續(xù)兩行中相同列上的2個(gè)數(shù)據(jù)symbol，那么，在本發(fā)明中，應(yīng)將R2×C2正交矩陣中連續(xù)兩行120比特的數(shù)據(jù)作為一次寫(xiě)操作的處理對(duì)象，也就是說(shuō)，所設(shè)置RAM的一個(gè)地址中應(yīng)寫(xiě)入R2×C2的正交矩陣中連續(xù)兩行的數(shù)據(jù)，即60個(gè)symbol為120比特。這樣，在本發(fā)明中，所設(shè)置的RAM的寬度為120比特。并且，第二次交織所涉及的擴(kuò)頻因子為4的物理信道的數(shù)據(jù)承載能力為38400比特，也就是說(shuō)，本發(fā)明所設(shè)置的RAM中應(yīng)存儲(chǔ)38400比特的數(shù)據(jù)，由于已確定RAM的寬度為120比特，那么，其深度則為物理信道的數(shù)據(jù)承載能力/寬度＝38400/120＝320，也就是說(shuō)，本發(fā)明所設(shè)置的RAM中有320個(gè)地址。因此，可以得到如果考慮第二次交織的編碼速率要求，在本步驟中所設(shè)置的RAM為320×120比特。
參見(jiàn)圖1B所示，如果不考慮第二次交織的編碼速率要求，第二次交織后可以連續(xù)輸出1個(gè)symbol，即2比特?cái)?shù)據(jù)。那么，根據(jù)上述實(shí)現(xiàn)第二次交織的R2×C2的正交矩陣可以看出，由于數(shù)據(jù)symbol是被按列從R2×C2的正交矩陣中讀出，因此，如果一次從RAM中讀出2比特的連續(xù)數(shù)據(jù)，那么，可以將R2×C2正交矩陣中一行60比特的數(shù)據(jù)作為一次寫(xiě)操作的處理對(duì)象，也就是說(shuō)，所設(shè)置RAM的一個(gè)地址中可以寫(xiě)入R2×C2的正交矩陣中一行的數(shù)據(jù)，即30個(gè)symbol為60比特。這樣，在本發(fā)明中，所設(shè)置的RAM的寬度為60比特。并且，第二次交織所涉及的擴(kuò)頻因子為4的物理信道的數(shù)據(jù)承載能力為38400比特，也就是說(shuō)，本發(fā)明所設(shè)置的RAM中應(yīng)存儲(chǔ)38400比特的數(shù)據(jù)，由于已確定RAM的寬度為60比特，那么，其深度則為物理信道的數(shù)據(jù)承載能力/寬度＝38400/60＝640，也就是說(shuō)，本發(fā)明所設(shè)置的RAM中有640個(gè)地址。因此，可以得到如果不考慮第二次交織的編碼速率要求，在本步驟中所設(shè)置的RAM可以為640×60比特。
步驟302預(yù)先在寫(xiě)控制單元中，設(shè)置移位寄存器子單元，該移位寄存器子單元中包括兩個(gè)移位寄存器。
這里，所設(shè)置的移位寄存器的位寬為對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的比特位數(shù)。也就是，參見(jiàn)圖1A所示，如果第二次交織后要求連續(xù)輸出4比特有效數(shù)據(jù)，即對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的比特位數(shù)為R2×C2正交矩陣中當(dāng)前未處理的前兩行120比特的數(shù)據(jù)，那么，在本步驟中，在移位寄存器子單元中，兩個(gè)移位寄存器的位寬均為120比特；參見(jiàn)圖1B所示，如果第二次交織后可以連續(xù)輸出2比特有效數(shù)據(jù)，即對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的比特位數(shù)為R2×C2正交矩陣中當(dāng)前未處理的第一行60比特的數(shù)據(jù)，那么，在本步驟中，在移位寄存器子單元中，兩個(gè)移位寄存器的位寬均為60比特。
步驟303在寫(xiě)控制單元中，寫(xiě)處理子單元將移位寄存器子單元中當(dāng)前使用的移位寄存器初始化為無(wú)效2比特?cái)?shù)據(jù)。
這里，所述的無(wú)效2比特?cái)?shù)據(jù)為“01”序列。
步驟304在寫(xiě)控制單元中，寫(xiě)處理子單元將R2×C2正交矩陣中對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入所設(shè)置的一個(gè)移位寄存器中。
需要說(shuō)明的是，在本發(fā)明中，兩個(gè)移位寄存器被輪流使用，也就是說(shuō)，如果本次使用一個(gè)移位寄存器來(lái)接收對(duì)應(yīng)于一次寫(xiě)操作處理的數(shù)據(jù)，那么，下次則使用另一個(gè)移位寄存器來(lái)接收對(duì)應(yīng)于一次寫(xiě)操作處理的數(shù)據(jù)。
步驟305在寫(xiě)控制單元中，寫(xiě)處理子單元根據(jù)現(xiàn)有的列間置換模式對(duì)當(dāng)前使用的移位寄存器中對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)進(jìn)行交織處理。
在上述步驟304和步驟305中，所述的現(xiàn)有列間置換表可參見(jiàn)如下表1所示，

表1參見(jiàn)圖1A和圖4，如果第二次交織后要求連續(xù)輸出4比特有效數(shù)據(jù)，那么，本步驟的具體實(shí)現(xiàn)過(guò)程包括根據(jù)列間置換模式，對(duì)所述120比特位寬的移位寄存器中前30個(gè)symbol的數(shù)據(jù)和后30個(gè)symbol的數(shù)據(jù)分別進(jìn)行交織。
步驟306在寫(xiě)控制單元中，寫(xiě)處理子單元將交織后的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入所設(shè)置RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址。
這里，參見(jiàn)圖1A所示，如果第二次交織后要求連續(xù)輸出4比特有效數(shù)據(jù)，那么，本步驟的具體實(shí)現(xiàn)過(guò)程包括寫(xiě)處理子單元將交織后120比特的數(shù)據(jù)寫(xiě)入所設(shè)置RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址，具體為，首先，將所述前30個(gè)符號(hào)數(shù)據(jù)交織后的第一個(gè)符號(hào)數(shù)據(jù)和所述后30個(gè)符號(hào)數(shù)據(jù)交織后的第一個(gè)符號(hào)數(shù)據(jù)依次寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中，然后，將所述前30個(gè)符號(hào)數(shù)據(jù)交織后的第二個(gè)符號(hào)數(shù)據(jù)和所述后30個(gè)符號(hào)數(shù)據(jù)交織后的第二個(gè)符號(hào)數(shù)據(jù)依次寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中，依此類(lèi)推，直至將所述前30個(gè)符號(hào)數(shù)據(jù)交織后的最后一個(gè)符號(hào)數(shù)據(jù)和所述后30個(gè)符號(hào)數(shù)據(jù)交織后的最后一個(gè)符號(hào)數(shù)據(jù)依次寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中。
參見(jiàn)圖1B所示，如果第二次交織后可以連續(xù)輸出2比特有效數(shù)據(jù)，那么，本步驟的具體實(shí)現(xiàn)過(guò)程包括寫(xiě)處理子單元將交織后60比特的數(shù)據(jù)寫(xiě)入所設(shè)置RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址。
步驟307根據(jù)上述步驟303至步驟306所述過(guò)程的原理，寫(xiě)控制單元依次執(zhí)行移位寄存器接收R2×C2正交矩陣中對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的未處理數(shù)據(jù)，并進(jìn)行交織后，寫(xiě)入所設(shè)置RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中。
需要說(shuō)明的是，由于在數(shù)據(jù)存在壓縮情況，比如打孔壓縮或高層指定壓縮時(shí)，輸入的數(shù)據(jù)流可能不是30的整數(shù)倍。即，在R2×C2的正交矩陣中，可能會(huì)出現(xiàn)最后一行中60個(gè)比特?cái)?shù)據(jù)不夠的情況；或者，R2×C2的正交矩陣中，雖然最后一行中存在60個(gè)比特?cái)?shù)據(jù)，但是行數(shù)為奇數(shù)。此時(shí)，為了實(shí)現(xiàn)第二次交織，則應(yīng)該將不夠的數(shù)據(jù)按照無(wú)效位“01”添加。在具體的實(shí)現(xiàn)中，可以通過(guò)執(zhí)行上述步驟303的過(guò)程來(lái)實(shí)現(xiàn)不夠的數(shù)據(jù)按照無(wú)效位“01”添加。這是因?yàn)?，?zhí)行上述步驟303的過(guò)程，將所設(shè)置的移位寄存器分別初始化為無(wú)效2比特?cái)?shù)據(jù)后，在向兩個(gè)移位寄存器輸入數(shù)據(jù)時(shí)，輸入的數(shù)據(jù)更新了其所占用位置的數(shù)據(jù)，而不夠的數(shù)據(jù)則由預(yù)先寫(xiě)入的無(wú)效位“01”來(lái)組成，從而實(shí)現(xiàn)了不夠的數(shù)據(jù)按照無(wú)效位“01”添加的目的，避免了現(xiàn)有技術(shù)在數(shù)據(jù)存在壓縮情況時(shí)無(wú)法實(shí)現(xiàn)第二次交織的缺點(diǎn)。
圖5是在本發(fā)明實(shí)施例中實(shí)現(xiàn)第二次交織過(guò)程中讀數(shù)據(jù)的流程圖。參見(jiàn)圖5，利用本發(fā)明系統(tǒng)，本發(fā)明方法實(shí)現(xiàn)在第二次交織中從RAM中讀出數(shù)據(jù)的過(guò)程包括以下步驟步驟501讀控制單元將循環(huán)變量的當(dāng)前值設(shè)置為1。
步驟502讀控制單元按照所設(shè)置RAM中地址從最小到最大依次讀取的方式，一次讀取RAM一個(gè)地址中的數(shù)據(jù)。
步驟503讀控制單元每當(dāng)讀取一個(gè)地址中的數(shù)據(jù)，取第二次交織后所要求連續(xù)輸出的比特?cái)?shù)據(jù)。
這里，參見(jiàn)圖1A所示，如果第二次交織后要求連續(xù)輸出4比特有效數(shù)據(jù)，那么，在本步驟中，是取所讀取一個(gè)地址中120比特?cái)?shù)據(jù)中的前4個(gè)比特?cái)?shù)據(jù)。
參見(jiàn)圖1B所示，如果第二次交織后可以連續(xù)輸出2比特有效數(shù)據(jù)，那么，在本步驟中，是取所讀取一個(gè)地址中60比特?cái)?shù)據(jù)中的前2個(gè)比特?cái)?shù)據(jù)。
步驟504在本次地址循環(huán)中，當(dāng)讀取完RAM中最后一個(gè)地址中的數(shù)據(jù)后，讀控制單元將循環(huán)變量的當(dāng)前值加1。
步驟505讀控制單元判斷循環(huán)變量的當(dāng)前值是否大于30，如果是，則結(jié)束當(dāng)前流程，否則，返回步驟502。
至此，通過(guò)上述圖3至圖5所示的過(guò)程，本發(fā)明則實(shí)現(xiàn)了整個(gè)第二次交織的過(guò)程。
需要說(shuō)明的是，在上述圖5所示的過(guò)程中，如果不考慮編碼速率的要求，即保證第二次交織后輸出連續(xù)2比特有效數(shù)據(jù)，而在所取出的數(shù)據(jù)中又很可能包括無(wú)效2比特?cái)?shù)據(jù)，那么，參見(jiàn)圖2，在上述步驟503中，可以進(jìn)一步包括輸出數(shù)據(jù)處理單元接收讀控制單元所取出的2比特?cái)?shù)據(jù)，判斷該2比特?cái)?shù)據(jù)是否為無(wú)效2比特?cái)?shù)據(jù)“01”，如果是，則刪除該無(wú)效2比特?cái)?shù)據(jù)，即不進(jìn)行輸出，如果不是，那么，則直接輸出所讀取的該2比特?cái)?shù)據(jù)。
圖6是在本發(fā)明實(shí)施例中實(shí)現(xiàn)連續(xù)輸出4個(gè)有效比特?cái)?shù)據(jù)的流程圖。參見(jiàn)圖6，在本發(fā)明中，如果考慮編碼速率的要求，保證第二次交織后實(shí)現(xiàn)輸出連續(xù)4個(gè)有效比特?cái)?shù)據(jù)，那么，參見(jiàn)圖2，本發(fā)明在上述步驟503中可以進(jìn)一步包括以下步驟步驟601輸出數(shù)據(jù)處理單元接收讀控制單元所取出的4比特?cái)?shù)據(jù)，判斷該4個(gè)比特?cái)?shù)據(jù)中是否不包括無(wú)效2比特?cái)?shù)據(jù)，如果不包括，則執(zhí)行步驟602，如果包括兩個(gè)無(wú)效2比特?cái)?shù)據(jù)，則執(zhí)行步驟603，如果僅包括一個(gè)無(wú)效2比特?cái)?shù)據(jù)，則執(zhí)行步驟604。
步驟602輸出數(shù)據(jù)處理單元直接輸出所讀取的4個(gè)比特?cái)?shù)據(jù)，結(jié)束當(dāng)前流程。
步驟603輸出數(shù)據(jù)處理單元直接丟棄所讀取的4個(gè)比特?cái)?shù)據(jù)，結(jié)束當(dāng)前流程。
步驟604輸出數(shù)據(jù)處理單元在所讀取的4個(gè)比特?cái)?shù)據(jù)中，丟棄其中一個(gè)無(wú)效2比特?cái)?shù)據(jù)。
步驟605輸出數(shù)據(jù)處理單元判斷當(dāng)前是否存在之前緩存的2比特有效數(shù)據(jù)，如果是，則執(zhí)行步驟606，否則，執(zhí)行步驟607。
步驟606輸出數(shù)據(jù)處理單元將之前緩存的2比特有效數(shù)據(jù)與當(dāng)前所讀取的4個(gè)比特?cái)?shù)據(jù)中的2比特的有效數(shù)據(jù)拼位成一個(gè)4比特有效數(shù)據(jù)，并輸出，結(jié)束當(dāng)前流程。
步驟607輸出數(shù)據(jù)處理單元緩存所讀取4個(gè)比特?cái)?shù)據(jù)中的2比特有效數(shù)據(jù)。
總之，以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種實(shí)現(xiàn)第二次交織的方法，其特征在于，該方法基于一種隨機(jī)存取內(nèi)存RAM和一種移位寄存器實(shí)現(xiàn)，其中，RAM的寬度根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目確定，其深度為物理信道最大數(shù)據(jù)承載能力除以該RAM的寬度；移位寄存器的位寬為對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的比特位數(shù)，該方法還包括A、將R2×C2正交矩陣中未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入移位寄存器中；B、對(duì)移位寄存器中對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)進(jìn)行交織；C、將交織后的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中；D、重復(fù)執(zhí)行步驟A至步驟C，直至將R2×C2正交矩陣中所有數(shù)據(jù)均寫(xiě)入RAM中；E、按照RAM中地址從最小到最大依次讀取的方式，一次讀取RAM一個(gè)地址中的數(shù)據(jù)，根據(jù)第二次交織后所要求連續(xù)輸出的有效比特?cái)?shù)據(jù)的個(gè)數(shù)，從一次讀取的所有數(shù)據(jù)中取出有效比特?cái)?shù)據(jù)輸出，重復(fù)執(zhí)行本步驟，直至輸出RAM中所有的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目為4；所述RAM的寬度為120比特；所述移位寄存器的位寬為120比特；所述未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)為R2×C2正交矩陣中當(dāng)前未處理的前兩行數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述步驟B包括根據(jù)列間置換模式，對(duì)所述120比特位寬的移位寄存器中前30個(gè)符號(hào)數(shù)據(jù)和后30個(gè)符號(hào)數(shù)據(jù)分別進(jìn)行交織；在步驟C中，所述將交織后的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中的步驟包括首先將所述前30個(gè)符號(hào)數(shù)據(jù)交織后的第一個(gè)符號(hào)數(shù)據(jù)和所述后30個(gè)符號(hào)數(shù)據(jù)交織后的第一個(gè)符號(hào)數(shù)據(jù)依次寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中，然后，將所述前30個(gè)符號(hào)數(shù)據(jù)交織后的第二個(gè)符號(hào)數(shù)據(jù)和所述后30個(gè)符號(hào)數(shù)據(jù)交織后的第二個(gè)符號(hào)數(shù)據(jù)依次寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中，依此類(lèi)推，直至將所述前30個(gè)符號(hào)數(shù)據(jù)交織后的最后一個(gè)符號(hào)數(shù)據(jù)和所述后30個(gè)符號(hào)數(shù)據(jù)交織后的最后一個(gè)符號(hào)數(shù)據(jù)依次寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目為2；所述RAM的寬度為60比特；所述移位寄存器的位寬為60比特；所述未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)為R2×C2正交矩陣中當(dāng)前未處理的第一行數(shù)據(jù)。
5.根據(jù)權(quán)利要求1至4中任意一項(xiàng)所述的方法，其特征在于，所述移位寄存器的個(gè)數(shù)為2；在步驟A中，所述移位寄存器為上次未被寫(xiě)入對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象數(shù)據(jù)的移位寄存器。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，在步驟A中，在執(zhí)行將數(shù)據(jù)寫(xiě)入移位寄存器中之前，進(jìn)一步包括將所述移位寄存器初始化為無(wú)效2比特?cái)?shù)據(jù)。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目為4；在步驟E中，所述從一次讀取的所有數(shù)據(jù)中取出數(shù)據(jù)并輸出的步驟包括E11、從一次讀取的所有數(shù)據(jù)中取出前4個(gè)比特?cái)?shù)據(jù)；E12、判斷所取的4個(gè)比特?cái)?shù)據(jù)中是否不包括無(wú)效2比特?cái)?shù)據(jù)，如果不包括，則執(zhí)行步驟E13，如果包括兩個(gè)無(wú)效2比特?cái)?shù)據(jù)，則執(zhí)行步驟E14，如果僅包括一個(gè)無(wú)效2比特?cái)?shù)據(jù)，則執(zhí)行步驟E15；E13、直接輸出該4個(gè)比特?cái)?shù)據(jù)，結(jié)束當(dāng)前流程；E14、直接丟棄該4個(gè)比特?cái)?shù)據(jù)，結(jié)束當(dāng)前流程；E15、在所讀取的4個(gè)比特?cái)?shù)據(jù)中，丟棄其中一個(gè)無(wú)效2比特?cái)?shù)據(jù)；E16、判斷當(dāng)前是否存在之前緩存的2比特有效數(shù)據(jù)，如果存在，則將之前緩存的2比特有效數(shù)據(jù)與當(dāng)前所讀取的4個(gè)比特?cái)?shù)據(jù)中的2比特的有效數(shù)據(jù)拼位成一個(gè)4比特有效數(shù)據(jù)后輸出，如果不存在，則緩存所讀取4個(gè)比特?cái)?shù)據(jù)中的2比特有效數(shù)據(jù)。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目為2；在步驟E中，所述從一次讀取的所有數(shù)據(jù)中取出數(shù)據(jù)并輸出的步驟包括E21、從一次讀取的所有數(shù)據(jù)中取出前2個(gè)比特?cái)?shù)據(jù)；E22、判斷所取的2個(gè)比特?cái)?shù)據(jù)是否為無(wú)效2比特?cái)?shù)據(jù)，如果是，則執(zhí)行步驟E23，否則，執(zhí)行步驟E24；E23、直接丟棄所取出的數(shù)據(jù)，結(jié)束當(dāng)前流程；E24、直接輸出所取出的數(shù)據(jù)。
9.一種實(shí)現(xiàn)第二次交織的系統(tǒng)，其特征在于，該系統(tǒng)包括寫(xiě)控制單元、RAM以及讀控制單元，寫(xiě)控制單元中包括移位寄存器子單元和寫(xiě)處理子單元，移位寄存器子單元中包括至少一個(gè)移位寄存器，其中，RAM的寬度根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目來(lái)確定，其深度為物理信道最大數(shù)據(jù)承載能力除以該RAM的寬度；移位寄存器的位寬為對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的比特位數(shù)，并且，寫(xiě)處理子單元，用于將R2×C2正交矩陣中未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入移位寄存器中，并對(duì)移位寄存器中對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)進(jìn)行交織后，寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中；任意一個(gè)移位寄存器，用于接收對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)；RAM，用于存儲(chǔ)寫(xiě)處理子單元在自身的每個(gè)地址中所寫(xiě)入的數(shù)據(jù)；讀控制單元，用于按照對(duì)RAM中地址從最小到最大依次讀取的方式，一次讀取RAM一個(gè)地址中的所有數(shù)據(jù)，并根據(jù)第二次交織后所要求連續(xù)輸出的比特?cái)?shù)目，在所讀取的所有數(shù)據(jù)中取出數(shù)據(jù)。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，所述移位寄存器子單元中包括兩個(gè)移位寄存器；該兩個(gè)移位寄存器輪流執(zhí)行接收對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)。
11.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，所述寫(xiě)處理單元，進(jìn)一步用于將移位寄存器子單元中的移位寄存器初始化為無(wú)效2比特?cái)?shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其特征在于，該系統(tǒng)進(jìn)一步包括輸出數(shù)據(jù)處理單元，用于接收讀控制單元所取出的數(shù)據(jù)，并丟棄所接收到數(shù)據(jù)中的無(wú)效2比特?cái)?shù)據(jù)，根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)比特?cái)?shù)目，輸出所接收到的數(shù)據(jù)。
13.根據(jù)權(quán)利要求12所述的系統(tǒng)，其特征在于，所述讀控制單元在所讀取的所有數(shù)據(jù)中取出前4個(gè)比特的數(shù)據(jù)；所述輸出數(shù)據(jù)處理單元，用于確定所接收到的4個(gè)比特?cái)?shù)據(jù)中是否不包括無(wú)效2比特?cái)?shù)據(jù)，如果不包括無(wú)效2比特?cái)?shù)據(jù)，則直接輸出該4個(gè)比特?cái)?shù)據(jù)，如果包括兩個(gè)無(wú)效2比特?cái)?shù)據(jù)，則直接丟棄該4個(gè)比特?cái)?shù)據(jù)，如果僅包括一個(gè)無(wú)效2比特?cái)?shù)據(jù)，則在所讀取的4個(gè)比特?cái)?shù)據(jù)中，丟棄其中一個(gè)無(wú)效2比特?cái)?shù)據(jù)并判斷當(dāng)前是否存在之前緩存的2比特有效數(shù)據(jù)，如果存在，則將之前緩存的2比特有效數(shù)據(jù)與當(dāng)前所讀取的4個(gè)比特?cái)?shù)據(jù)中的2比特的有效數(shù)據(jù)拼位成一個(gè)4比特有效數(shù)據(jù)后輸出，如果不存在，則緩存所讀取4個(gè)比特?cái)?shù)據(jù)中的2比特有效數(shù)據(jù)。
14.根據(jù)權(quán)利要求12所述的系統(tǒng)，其特征在于，所述讀控制單元在所讀取的所有數(shù)據(jù)中取出前2個(gè)比特的數(shù)據(jù)；所述輸出數(shù)據(jù)處理單元，用于確定所接收到的2個(gè)比特?cái)?shù)據(jù)是否為無(wú)效2比特?cái)?shù)據(jù)，如果是，則直接丟棄該2個(gè)比特?cái)?shù)據(jù)，否則，直接輸出該2個(gè)比特?cái)?shù)據(jù)。
15.一種RAM，其特征在于，該RAM用于存儲(chǔ)寫(xiě)處理子單元在自身的每個(gè)地址中所寫(xiě)入的數(shù)據(jù)，并且，該RAM的寬度根據(jù)第二次交織后所要求連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目來(lái)確定，該RAM的深度為物理信道最大數(shù)據(jù)承載能力除以該RAM的寬度。
全文摘要
本發(fā)明公開(kāi)了一種實(shí)現(xiàn)第二次交織的方法和系統(tǒng)。該系統(tǒng)包括寫(xiě)控制單元、隨機(jī)存取內(nèi)存(RAM)和讀控制單元。該方法基于一種RAM和移位寄存器實(shí)現(xiàn)，其中，RAM的寬度根據(jù)連續(xù)輸出的有效數(shù)據(jù)的比特?cái)?shù)目確定，深度為物理信道最大數(shù)據(jù)承載能力除以其寬度；將未處理的對(duì)應(yīng)于一次寫(xiě)操作處理對(duì)象的數(shù)據(jù)寫(xiě)入移位寄存器中；將移位后的數(shù)據(jù)寫(xiě)入RAM中當(dāng)前未寫(xiě)入數(shù)據(jù)的最小地址中；按照RAM中地址從最小到最大依次讀取的方式，一次讀取RAM一個(gè)地址中的數(shù)據(jù)并根據(jù)所要求連續(xù)輸出的有效比特?cái)?shù)據(jù)的個(gè)數(shù)取出其中的有效比特?cái)?shù)據(jù)輸出。本發(fā)明能夠在每個(gè)系統(tǒng)周期均有數(shù)據(jù)輸入以及一個(gè)無(wú)線幀數(shù)據(jù)存在壓縮情況時(shí)實(shí)現(xiàn)第二次交織。
文檔編號(hào)H04L1/00GK1983824SQ20061006639
公開(kāi)日2007年6月20日 申請(qǐng)日期2006年4月5日 優(yōu)先權(quán)日2006年4月5日
發(fā)明者王小璐 申請(qǐng)人:華為技術(shù)有限公司