專利名稱：相位內插收發(fā)電路及其收發(fā)方法
技術領域：
本發(fā)明是關于一種收發(fā)電路，特別關于一種序列傳輸系統(tǒng)的收發(fā)電路。
背景技術：
由于通訊科技的進步，序列傳輸?shù)膫鬏斔俣纫汛蠓嵘?，并應用于無線通訊或計算機系統(tǒng)等領域。
如圖1所示，一序列傳輸?shù)氖瞻l(fā)電路(transceiver)1包含一編碼器11、一并入串出轉換器(parallel-in-serial-output converter)12、一鎖相回路(Phase Locked Loop)14、一發(fā)送器13、一接收器18、一時鐘數(shù)據(jù)恢復器(Clock Data Recovery)15、一串入并出轉換器(serial-in-parallel-output converter)17以及一譯碼器16。
編碼器11將一數(shù)據(jù)D1編碼(如8B/10B或64B/66B)成為數(shù)據(jù)D2，鎖相回路14產生一時鐘CLK，并入串出轉換器12依據(jù)時鐘CLK將編碼后的數(shù)據(jù)D2由并列信號轉換為序列信號D3，發(fā)送器13發(fā)送轉換后的數(shù)據(jù)D3。
接收器18接收一數(shù)據(jù)D4，由于數(shù)據(jù)傳輸時并沒有一并傳送時鐘，因此，時鐘數(shù)據(jù)恢復器15必須自數(shù)據(jù)D4中恢復數(shù)據(jù)D4的時鐘與數(shù)據(jù)，串入并出轉換器17將數(shù)據(jù)D4由序列信號轉為并列信號D5，譯碼器16將數(shù)據(jù)D5譯碼為數(shù)據(jù)D6，最后將數(shù)據(jù)D6送至其它層級電路處理，例如數(shù)據(jù)連接層。若收發(fā)模塊以多通道方式傳送數(shù)據(jù)，各通道的接收端亦需各自的時鐘數(shù)據(jù)恢復器以恢復各通道的時鐘與數(shù)據(jù)。
然而，收發(fā)模塊包含兩個時鐘產生元件(鎖相回路14與時鐘數(shù)據(jù)恢復器15)，時鐘產生元件在設計生產制造時占有較高的成本，特別是高頻的時鐘產生元件或是多通道傳輸時，若能夠減少收發(fā)模塊中時鐘產生元件的數(shù)量將可降低收發(fā)模塊的成本。
因此，如何提供一種收發(fā)電路，以減少收發(fā)電路中時鐘產生元件的使用數(shù)量，以簡化收發(fā)電路的架構，進而減少收發(fā)電路的成本，是目前業(yè)界最需要重視的問題之一。

發(fā)明內容
有鑒于上述課題，本發(fā)明提供一種能夠減少時鐘產生元件的收發(fā)電路。
本發(fā)明的收發(fā)電路用以發(fā)出一數(shù)據(jù)輸出信號以及接收一數(shù)據(jù)輸入信號，此收發(fā)電路包含一鎖相模塊、一發(fā)送模塊以及一接收模塊。其中，鎖相模塊用以產生至少一頻率相同但相位不同的時鐘信號，發(fā)送模塊與鎖相模塊電性連接，用以依據(jù)時鐘信號發(fā)送數(shù)據(jù)輸出信號，而接收模塊則與鎖相模塊電性連接，用以接收數(shù)據(jù)輸入信號，并依據(jù)時鐘信號恢復數(shù)據(jù)輸入信號。
本發(fā)明的收發(fā)電路中，發(fā)送模塊及接收模塊共享同一組鎖相模塊以分別發(fā)送或恢復數(shù)據(jù)，與公知技術相比之下，收發(fā)電路中鎖相模塊的需求數(shù)量將可減少，以簡化收發(fā)電路的架構，進而降低收發(fā)電路的成本。


圖1為顯示公知收發(fā)電路的一區(qū)塊圖；圖2為顯示本發(fā)明實施例的收發(fā)電路的一區(qū)塊圖；圖3為顯示本發(fā)明實施例的收發(fā)電路的另一區(qū)塊圖；圖4為顯示本發(fā)明實施例的收發(fā)電路中時鐘信號的一示意圖；圖5為顯示本發(fā)明實施例的收發(fā)電路中時鐘信號的另一示意圖；圖6為顯示本發(fā)明實施例的收發(fā)電路應用于多通道傳輸?shù)囊粎^(qū)塊圖；以及圖7為顯示本發(fā)明實施例的收發(fā)電路的發(fā)送與接收的方法的一流程圖。
組件符號說明1收發(fā)電路11 編碼器12 并入串出電路
13發(fā)送器14鎖相回路15時鐘數(shù)據(jù)恢復器16譯碼器17串入并出器18接收器2 收發(fā)電路21鎖相模塊22發(fā)送模塊23接收模塊231 相位內插單元231a 信號內插器231b 信號選擇器232 相位比較單元233 相位調整單元234 串入并出單元CLK 時鐘D1-D6 數(shù)據(jù)Dout數(shù)據(jù)輸出信號Din數(shù)據(jù)輸入信號I41-I43內插時鐘信號I51-I53內插時鐘信號Pck時鐘信號Pck1-Pck10時鐘信號Pss相位調整信號Pcs1-Pcs10相位比較信號Rf1-Rf10參考時鐘信號Tin數(shù)據(jù)信號Tout數(shù)據(jù)信號S01～S04 流程步驟具體實施方式
以下將參照相關圖式，說明依本發(fā)明實施例的收發(fā)電路，其中相同的組件將以相同的參照符號加以說明。
請參照圖2所示，依本發(fā)明實施例的收發(fā)電路2發(fā)送一數(shù)據(jù)輸出信號Dout與接收一數(shù)據(jù)輸入信號Din，收發(fā)電路2包含一鎖相模塊21、一發(fā)送模塊22以及一接收模塊23。
鎖相模塊21產生至少一同頻率但相位不同的時鐘信號Pck，發(fā)送模塊22與鎖相模塊21電性連接，并接收時鐘信號Pck與數(shù)據(jù)信號Tout，并依據(jù)時鐘信號Pck發(fā)送數(shù)據(jù)輸出信號Dout，接收模塊23與鎖相模塊21電性連接，并接收時鐘信號Pck與數(shù)據(jù)輸入信號Din，并依據(jù)時鐘信號Pck恢復數(shù)據(jù)輸入信號Din的數(shù)據(jù)與時鐘，并將由數(shù)據(jù)輸入信號Din恢復后的數(shù)據(jù)信號Tin送至其它層級電路處理。也就是說，發(fā)送模塊22及接收模塊23依據(jù)相同的時鐘信號Pck而作動。
本實施例中的時鐘信號的Pck頻率為數(shù)據(jù)輸出信號Dout的頻率的整數(shù)倍分之一，在此則以整數(shù)倍為10為例。
請參照圖3與圖4所示，鎖相模塊21產生多個時鐘信號Pck1-Pck10，時鐘信號Pck1-Pck10為同頻率但不同相位，接收模塊23包含一相位內插單元231、至少一相位比較單元232以及至少一相位調整單元233。
相位內插單元231接收時鐘信號Pck1-Pck10與一相位調整信號Pss，并依據(jù)時鐘信號Pck1-Pck10與相位調整信號Pss選出一參考時鐘信號Rf1-Rf10；相位內插單元231可在相鄰時鐘信號Pck1-Pck10之間內插入至少一頻率相同但相位不同的內插時鐘信號，且內插時鐘信號與時鐘信號Pck1-Pck10的工作頻率相同，但各時鐘信號Pck1-Pck10與各內插時鐘信號則彼此相位不同。
在本實施例中，時鐘信號Pck1-Pck10的頻率為150MHz，且時鐘信號Pck1-Pck10的相位差為十分之一的時鐘信號Pck1-Pck10周期，發(fā)送模塊22由彼此不同相位的時鐘信號Pck1-Pck10所觸發(fā)，并于觸發(fā)時發(fā)送數(shù)據(jù)輸出信號Dout，因此發(fā)送模塊22以1.5GHz的頻率以序列傳輸方式發(fā)送數(shù)據(jù)輸出信號Dout。
請參照圖3與圖5所示，相位內插單元231在各時鐘信號Pck1-Pck10之間插入三個內插時鐘信號，例如在時鐘信號Pck4-Pck5之間插入內插時鐘信號I41-I43，在時鐘信號Pck5-Pck6之間插入內插時鐘信號I51-I53，內插時鐘信號I41-I43、I51-I53與時鐘信號Pck1-Pck10的工作頻率皆為150MHz，但各時鐘信號Pck1-Pck10與各內插時鐘信號則彼此相位不同。
相位內插單元231再依據(jù)相位調整信號Pss，自時鐘信號Pck1-Pck10與內插時鐘信號中，選取其中之十為參考時鐘信號Rf1-Rf10。例如參考時鐘信號Rf4由選取內插時鐘信號I41而產生，參考時鐘信號Rf5由選取內插時鐘信號I52而產生。參考時鐘信號Rf1-Rf10可供接收模塊恢復數(shù)據(jù)輸入信號的時鐘與數(shù)據(jù)。另外，相位內插單元231并非是一個時鐘產生元件，而是類似于時鐘信號的緩沖區(qū)，藉由延遲控制以產生各不同相位的參考時鐘信號。
相位比較單元232的工作頻率為150MHz，數(shù)據(jù)輸入信號Din的頻率為1.5GHz，相位比較單元232一次讀取十位的數(shù)據(jù)輸入信號Din，并將數(shù)據(jù)輸入信號Din中各位分別與各不同相位的參考時鐘信號Rf1-Rf10比較相位，以分別產生相位比較信號Pcs1-Pcs10，因此，數(shù)據(jù)輸入信號Din的時鐘與數(shù)據(jù)得以恢復。
相位調整單元233接收相位比較信號Pcs1-Pcs10，并依據(jù)相位比較信號Pcs1-Pcs10產生一相位調整信號Pss，以控制相位內插單元231從內插時鐘信號與時鐘信號Pck1-Pck10選取出與數(shù)據(jù)輸出信號Din相位較接近的時鐘信號為參考時鐘信號Rf1-Rf10。
另外，接收模塊更包含一串入并出單元234，串入并出單元234與相位比較單元232電性連接，并接收已恢復的數(shù)據(jù)輸入信號Din，并依據(jù)參考時鐘信號Rf1-Rf10將已恢復的數(shù)據(jù)輸入信號Din轉換成數(shù)據(jù)信號Tin。數(shù)據(jù)信號Tin可以并列傳輸方式被發(fā)送至其它層級電路處理。由于在數(shù)字傳輸系統(tǒng)當中，一個字節(jié)(byte)的數(shù)據(jù)經由8B/l0B編碼為一個十位長的符號(symbol)后才傳輸。由于數(shù)據(jù)輸入信號Din頻率是參考時鐘信號Rf1-Rf10頻率的十分之一，各參考時鐘信號Rf1-Rf10觸發(fā)時分別對應至已恢復的數(shù)據(jù)輸入信號Din的各位周期。當串入并出單元234操作于參考時鐘信號Rf1頻率時，其在一個參考時鐘周期內自數(shù)據(jù)輸入信號Din粹取出十個位，并將這十位長的符號由序列信號轉換為并列信號，以輸出數(shù)據(jù)信號Tin。
收發(fā)電路2以較低的工作頻率(150MHz)處理高頻數(shù)據(jù)(1.5GHz)，不僅可避免高頻噪聲的困擾，且對于信號跳動(jitter)的容忍度亦較佳。另外，由于參考時鐘信號Rf1-Rf10是與串入并出單元234的工作頻率相同，參考時鐘信號Rf1-Rf10無須經由額外的除頻電路即可供串入并出單元234轉換數(shù)據(jù)輸入信號Din。
另外，請參照圖6所示，收發(fā)電路2亦可應用于多通道傳輸，與圖3至圖5的實施例相比之下，接收模塊23包含一相位內插單元231、多個相位比較單元232、多個相位調整單元233以及多個串入并出單元234，相位內插單元231包含一信號內插器231a以及多個信號選擇器231b。利用信號內插器231a、各信號選擇器231b、各相位比較單元232以及各相位調整單元233恢復各通道的數(shù)據(jù)輸入信號Din。各串入并出單元234轉換各通道的數(shù)據(jù)輸入信號Din。
以第一通道為例，信號內插器231a接收時鐘信號Pck1-Pck10，并依據(jù)時鐘信號Pck1-Pck10，產生多個內插時鐘信號，信號選擇器231b分別接收時鐘信號Pck1-Pck10、內插時鐘信號以及對應的相位調整信號Pss，并依據(jù)第一通道的相位調整信號Pss自內插時鐘信號與時鐘信號Pck1-Pck10選取出參考時鐘信號Rf1-Rf10。第一通道的相位比較單元332與串入并出單元234可依據(jù)參考時鐘信號Rf1-Rf10而作動。
當收發(fā)電路2應用于多通道傳輸時，收發(fā)電路2內僅包含一個時鐘產生元件，發(fā)射模塊22及接收模塊23仍可共享相同的鎖相模塊21，與公知技術相比之下，各通道接收端亦可共享單一時鐘產生元件(鎖相模塊21)。
由于本實施例中利用降頻的概念來處理高頻數(shù)據(jù)，使得收發(fā)電路2中各數(shù)據(jù)信號與時鐘信號較不會受到高頻噪聲的干擾，因而發(fā)射模塊22及接收模塊23得以共享鎖相模塊21產生的參考時鐘信號Rf1-Rf10，故收發(fā)電路2中僅需要一個時鐘產生元件即可。
另外，請參照圖7所示，依本發(fā)明實施例的收發(fā)電路的發(fā)送與接收的方法包括下列步驟。
首先，步驟S01產生至少一時鐘信號，其中時鐘信號頻率相同但相位不同。
接著，步驟S02根據(jù)一相位調整信號，在相鄰時鐘信號間內插至少一個內插時鐘信號，其中內插時鐘信號與時鐘信號頻率相同但相位不同。
然后，步驟S03自時鐘信號以及內插時鐘信號選擇至少一參考時鐘信號。
最后，步驟S04根據(jù)參考時鐘信號恢復數(shù)據(jù)輸入信號。
由于依本實施例的數(shù)據(jù)同步方法可應用于前述圖2與圖3中的收發(fā)電路2的數(shù)據(jù)同步系統(tǒng)，而且上述數(shù)據(jù)同步方法的可能實施方式與功效已于前述實施例的數(shù)據(jù)同步系統(tǒng)中討論過，故于此不再贅述。
綜上所述，因依本發(fā)明的收發(fā)電路中，發(fā)送模塊及接收模塊共享同一組鎖相模塊以分別發(fā)送或恢復數(shù)據(jù)，與公知技術相比之下，收發(fā)電路中鎖相模塊的需求數(shù)量將可減少，以簡化收發(fā)電路的架構，進而降低收發(fā)電路的成本。
以上所述僅為舉例性，而非為限制性的。任何未脫離本發(fā)明的精神與范疇，而對其進行的等效修改或變更，均應包含于所附的權利要求范圍中。
權利要求
1.一種收發(fā)電路，用以發(fā)出一數(shù)據(jù)輸出信號以及接收一數(shù)據(jù)輸入信號，收發(fā)電路包含一鎖相模塊，用以產生至少一頻率相同但相位不同的時鐘信號；一發(fā)送模塊，與該鎖相模塊電性連接，用以依據(jù)所述時鐘信號發(fā)送所述數(shù)據(jù)輸出信號；以及一接收模塊，與該鎖相模塊電性連接，用以接收所述數(shù)據(jù)輸入信號，并依據(jù)所述時鐘信號恢復所述數(shù)據(jù)輸入信號。
2.如權利要求1所述的收發(fā)電路，其中所述時鐘信號的頻率為所述數(shù)據(jù)輸出信號頻率的整數(shù)倍分之一。
3.如權利要求1所述的收發(fā)電路，其中該接收模塊包含一相位內插單元，其接收所述時鐘信號以及一相位調整信號，用以選出至少一參考時鐘信號；至少一相位比較單元，其接收所述參考時鐘信號以及所述數(shù)據(jù)輸入信號，用以比較所述數(shù)據(jù)輸入信號與所述參考時鐘信號的相位并產生一相位比較信號，同時利用所述相位比較單元恢復所述數(shù)據(jù)輸入信號；以及至少一相位調整單元，接收所述相位比較信號，用以依據(jù)所述相位比較信號產生一相位調整信號。
4.如權利要求3所述的收發(fā)電路，其中所述相位內插單元在相鄰時鐘信號間內插至少一頻率相同但相位不同的內插時鐘信號，所述內插時鐘信號與所述時鐘信號頻率相同但相位不同。
5.如權利要求4所述的收發(fā)電路，其中所述相位內插單元依據(jù)所述相位調整信號，由所述內插時鐘信號與所述時鐘信號選擇所述參考時鐘信號。
6.如權利要求3所述的收發(fā)電路，其中當該接收模塊包含多個相位比較單元與多個相位調整單元，且該鎖相模塊產生所述多個時鐘信號時，所述相位內插單元包含一信號內插器，用以接收所述時鐘信號，并依據(jù)所述時鐘信號產生所述多個內插時鐘信號；以及多個信號選擇器，用以分別接收所述時鐘信號、所述內插時鐘信號、以及對應的所述相位調整信號，并依據(jù)所述相位調整信號從所述內插時鐘信號與所述時鐘信號選出所述參考時鐘信號。
7.一種發(fā)送與接收的方法，用以發(fā)送一數(shù)據(jù)輸出信號并接收一數(shù)據(jù)輸入信號，該方法包含有產生至少一個時鐘信號，其中所述時鐘信號頻率相同相位不同；根據(jù)一相位調整信號在相鄰的所述時鐘信號間內插至少一個內插時鐘信號，其中所述內插時鐘信號與所述時鐘信號頻率相同相位不同；自所述時鐘信號以及所述內插時鐘信號選擇至少一參考時鐘信號；以及根據(jù)所述參考時鐘信號恢復所述數(shù)據(jù)輸入信號。
8.如權利要求7的發(fā)送與接收方法，其中所述時鐘信號的頻率為所述數(shù)據(jù)輸出信號頻率的整數(shù)倍分之一。
9.如權利要求7的發(fā)送與接收方法，更包含比較所述時鐘參考信號以及所述數(shù)據(jù)輸入信號的相位用以產生所述相位調整信號。
10.如權利要求7的發(fā)送與接收方法，更包含將恢復后的數(shù)據(jù)輸入信號轉換成并列信號后輸出。
11.如權利要求7的發(fā)送與接收方法，其中該方法更包含根據(jù)所述時鐘信號發(fā)送所述數(shù)據(jù)輸出信號。
全文摘要
一種收發(fā)電路用以發(fā)出一數(shù)據(jù)輸出信號以及接收一數(shù)據(jù)輸入信號，此收發(fā)電路包含一鎖相模塊、一發(fā)送模塊以及一接收模塊。其中，鎖相模塊用以產生至少一頻率相同但相位不同的時鐘信號；發(fā)送模塊與鎖相模塊電性連接，用以依據(jù)時鐘信號發(fā)送數(shù)據(jù)輸出信號；接收模塊與鎖相模塊電性連接，用以接收數(shù)據(jù)輸入信號，并依據(jù)時鐘信號恢復數(shù)據(jù)輸入信號。
文檔編號H04B1/40GK1832361SQ20061007676
公開日2006年9月13日 申請日期2006年4月18日 優(yōu)先權日2006年4月18日
發(fā)明者林小琪 申請人:威盛電子股份有限公司