專利名稱：一種多通道數(shù)據(jù)傳輸?shù)耐窖b置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使接收端與發(fā)送端同步的裝置，尤其涉及一種多通道數(shù)據(jù)傳輸?shù)耐窖b置。
背景技術(shù)：
隨著通訊技術(shù)的不斷發(fā)展，在不同的設(shè)備之間或者同一設(shè)備的不同單板之間或者同一單 板的不同芯片之間，需要傳輸?shù)臄?shù)據(jù)的速率也在不停的提高。由于傳輸通路的物理接口都存 在一個(gè)傳輸速率的上限，因此不可避免的，在很多情況下需要采用多條物理通道來(lái)進(jìn)行數(shù)據(jù) 傳輸，在接收端再對(duì)數(shù)據(jù)進(jìn)行對(duì)齊和合并。目前在設(shè)計(jì)中使用較多的對(duì)齊方式是通過(guò)控制各個(gè)通路的延時(shí)來(lái)保證多路數(shù)據(jù)到達(dá)接收 端時(shí)仍然是同步的。這種處理方式存在的問(wèn)題是必須保證各個(gè)通路到達(dá)接收端的最大延時(shí) 在一個(gè)時(shí)鐘周期以內(nèi)。當(dāng)傳輸距離越來(lái)越長(zhǎng)，數(shù)據(jù)速率越來(lái)越快，傳輸通路上的各種不確定 性因素引入的時(shí)延差異將變得難以控制。發(fā)明內(nèi)容因此本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種多通道數(shù)據(jù)傳輸?shù)耐窖b置，該裝置能夠同 時(shí)消除輸入數(shù)據(jù)與本地時(shí)鐘之間的延時(shí)抖動(dòng)，將輸入數(shù)據(jù)轉(zhuǎn)化為本地時(shí)鐘域的對(duì)齊的同步數(shù)據(jù)。本發(fā)明具體是這樣實(shí)現(xiàn)的一種多通道數(shù)據(jù)傳輸?shù)耐窖b置，用于將多路數(shù)據(jù)源中的多通道數(shù)據(jù)通過(guò)數(shù)據(jù)發(fā)送物理 通路同步到接收端電路中，所述多路數(shù)據(jù)源中包括具有幀同步信號(hào)的幀頭數(shù)據(jù)，所述裝置包括一多通道數(shù)據(jù)同步電路，用于實(shí)現(xiàn)多通道數(shù)據(jù)傳輸同步，所述多通道數(shù)據(jù)同步電路包括接 收幀頭提取電路和多路數(shù)據(jù)同步電路，其中，接收幀頭提取電路接收數(shù)據(jù)發(fā)送物理通路上的 數(shù)據(jù)流，從中提取出幀頭數(shù)據(jù)，發(fā)送給多路數(shù)據(jù)同步電路；所述多路數(shù)據(jù)同步電路根據(jù)接收 幀頭提取電路發(fā)送的幀頭數(shù)據(jù)，利用該幀頭數(shù)據(jù)中的幀同步信號(hào)將上述數(shù)據(jù)流轉(zhuǎn)化為同步的 數(shù)據(jù)流。按上述方案，所述多路數(shù)據(jù)同步電路包括N路雙口RAM、 N路寫入地址產(chǎn)生裝置和一路 讀出地址產(chǎn)生裝置；其中，N為數(shù)據(jù)發(fā)送物理通路的通道數(shù)；雙口 RAM對(duì)各路的數(shù)據(jù)進(jìn)行存 儲(chǔ)，其讀時(shí)鐘和寫時(shí)鐘相對(duì)獨(dú)立；寫入地址產(chǎn)生裝置產(chǎn)生對(duì)應(yīng)的雙口 RAM的寫地址；讀出地 址產(chǎn)生裝置產(chǎn)生各個(gè)雙口 RAM的讀地址；寫入地址產(chǎn)生裝置根據(jù)接收幀頭提取電路提取出來(lái) 的幀頭數(shù)據(jù)產(chǎn)生寫地址，寫入地址產(chǎn)生裝置按照各自的時(shí)鐘和寫地址將數(shù)據(jù)寫入各自的雙口 RAM中；讀出地址產(chǎn)生裝置根據(jù)接收幀頭提取電路提取出來(lái)的幀頭數(shù)據(jù)和寫入地址產(chǎn)生裝置 產(chǎn)生的寫地址使用本地系統(tǒng)時(shí)鐘產(chǎn)生讀地址，根據(jù)該讀地址從N路雙口 RAM中同時(shí)讀出數(shù)據(jù)。按上述方案，所述讀出地址產(chǎn)生裝置包括參考選擇電路和周期讀地址發(fā)生電路；參考選擇電路從接收幀頭提取電路提取的N路物理通路的幀頭中選擇一路作為周期讀地址發(fā)生電路的參考幀頭，同時(shí)將寫入地址產(chǎn)生裝置產(chǎn)生的與被選中的幀頭對(duì)應(yīng)的寫地址作為周期讀地址發(fā)生電路的參考寫地址；周期讀地址發(fā)生電路根據(jù)參考幀頭和參考寫地址使用本地系統(tǒng)時(shí)鐘產(chǎn)生讀地址。按上述方案，寫地址在幀頭的位置進(jìn)行重置，寫入地址產(chǎn)生裝置賦給其一個(gè)初始值，在沒(méi)有幀頭的其他位置，寫地址每個(gè)時(shí)鐘周期數(shù)值加一；讀地址在參考幀頭的位置進(jìn)行重置， 周期讀地址發(fā)生電路根據(jù)讀地址與參考寫地址的相對(duì)差值賦給其一個(gè)初始值，在沒(méi)有幀頭的 其他位置，讀地址每個(gè)時(shí)鐘周期數(shù)值加一。按上述方案，雙口 RAM的大小是數(shù)據(jù)流幀長(zhǎng)的整數(shù)倍，或者數(shù)據(jù)流幀長(zhǎng)是雙口 RAM的大 小的整數(shù)倍；同時(shí)，雙口 RAM的大小》(K1+K2)的兩倍，其中，Kl為需要消除的輸入的多路 數(shù)據(jù)之間的最大相對(duì)相位誤差換算成時(shí)鐘周期的值，K2為需要消除的輸入的多路數(shù)據(jù)相對(duì)本 地系統(tǒng)時(shí)鐘的最大延時(shí)抖動(dòng)換算成時(shí)鐘周期的值。按上述方案，讀地址的初始值和寫地址的初始值之間的差值為雙口 RAM大小的二分之一長(zhǎng)度。按上述方案，參考選擇電路在檢測(cè)到參考幀頭的時(shí)刻，周期讀地址發(fā)生電路對(duì)當(dāng)前的參考寫地址和當(dāng)前的讀地址的差值進(jìn)行判斷，如果此差值小于K1，則對(duì)讀地址進(jìn)行重置，給讀地址賦一個(gè)初始值。按上述方案，參考選擇電路使用以下方式對(duì)參考源進(jìn)行選擇通過(guò)各物理通路是否有效， 或者通過(guò)時(shí)鐘是否同步，或者通過(guò)人機(jī)接口進(jìn)行設(shè)置的方式來(lái)確定選擇哪一路作為參考。 按上述方案，周期讀地址發(fā)生電路是一個(gè)循環(huán)地址發(fā)生器。按上述方案，接收幀頭提取電路是一種帶有同步和失步保護(hù)的幀頭搜索電路。 按上述方案，接收幀頭提取電路具有關(guān)于數(shù)據(jù)流有效性的檢測(cè)電路。 由于采用了上述方案，本發(fā)明與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)本發(fā)明同時(shí)完成了多路數(shù)據(jù)間抖動(dòng)的消除和輸入數(shù)據(jù)的時(shí)鐘本地化，電路簡(jiǎn)單可靠。本 發(fā)明有效地消除了各路數(shù)據(jù)之間的延時(shí)差異，提高了多路數(shù)據(jù)傳輸?shù)目煽啃浴?br>

圖1是本發(fā)明的一個(gè)具體實(shí)施例的結(jié)構(gòu)框圖； 圖2是本發(fā)明的另一個(gè)具體實(shí)施例的結(jié)構(gòu)框圖； 圖3是本發(fā)明的電路原理圖；圖4是本發(fā)明中雙口 RAM各讀寫地址之間的相位關(guān)系示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施作進(jìn)一步的說(shuō)明本發(fā)明利用一個(gè)多通道數(shù)據(jù)同步電路實(shí)現(xiàn)多通道數(shù)據(jù)傳輸?shù)耐健Ｔ诒景l(fā)明的實(shí)現(xiàn)過(guò)程 中，需要結(jié)合以下常規(guī)技術(shù)多路數(shù)據(jù)源、數(shù)據(jù)發(fā)送物理通路。所述多路數(shù)據(jù)源可以是實(shí)際的多個(gè)數(shù)據(jù)源，也可以是實(shí)際的一個(gè)數(shù)據(jù)源通過(guò)分路裝置將數(shù)據(jù)分配到多個(gè)數(shù)據(jù)通路上去。無(wú)論哪種數(shù)據(jù)源，都應(yīng)該具有一個(gè)幀結(jié)構(gòu)的產(chǎn)生裝置。所述幀結(jié)構(gòu)產(chǎn)生裝置可以在每個(gè)數(shù)據(jù) 發(fā)送物理通路上插入周期性的幀同步信號(hào)，接收端電路可以根據(jù)此幀同步信號(hào)進(jìn)行數(shù)據(jù)對(duì)齊；所述數(shù)據(jù)發(fā)送物理通路可以但不局限于各種線纜、PCB (Printed Circuit Board,印制電路 板)走線、無(wú)線通路等物理通路。本發(fā)明的多通道數(shù)據(jù)同步電路包括接收幀頭提取電路、多路數(shù)據(jù)同步電路。所述接收幀頭提取電路在接收端接收數(shù)據(jù)發(fā)送物理通路上的數(shù)據(jù)流，并從其中提取出幀 頭的位置。所述接收幀頭提取電路可以但不局限于一種帶有同步和失步保護(hù)的幀頭搜索電路， 接收幀頭提取電路可以具有關(guān)于數(shù)據(jù)流有效性的檢測(cè)電路。所述多路數(shù)據(jù)同步電路是一種將N路具有延時(shí)抖動(dòng)差異的數(shù)據(jù)流轉(zhuǎn)化為同步的屬于本地 時(shí)鐘域的數(shù)據(jù)流的裝置。所述多路數(shù)據(jù)同步電路包括N路雙口 RAM (Random Access Memory, 隨機(jī)存取存儲(chǔ)器)、N路寫入地址產(chǎn)生裝置和一路讀出地址產(chǎn)生裝置。所述多路數(shù)據(jù)同步電路 針對(duì)每一路輸入數(shù)據(jù)都有一路寫入地址產(chǎn)生裝置，每路輸入數(shù)據(jù)的寫入地址產(chǎn)生裝置都是獨(dú) 立的；在讀出端所有數(shù)據(jù)通路共用一路讀出地址產(chǎn)生裝置，使讀出的數(shù)據(jù)對(duì)齊同步。所述雙口 RAM的讀時(shí)鐘和寫時(shí)鐘是相對(duì)獨(dú)立的。所述雙口 RAM的大小應(yīng)該是幀長(zhǎng)的整數(shù) 倍，或者幀長(zhǎng)是雙口 RAM的大小的整數(shù)倍，以保證在數(shù)據(jù)循環(huán)寫入時(shí)幀頭在雙口 RAM中的位 置保持不變。所述雙口 RAM的大小還受到以下限制假設(shè)需要消除的輸入的多路數(shù)據(jù)之間的 最大相對(duì)相位誤差換算為時(shí)鐘周期為Kl，需要消除的輸入的多路數(shù)據(jù)相對(duì)本地時(shí)鐘的最大延 時(shí)抖動(dòng)換算為時(shí)鐘周期為K2，則所述雙口 RAM的大小應(yīng)該大于等于(K1+K2)的兩倍。在滿足 上述條件的情況下雙口 RAM可以有效的吸收掉物理通路上的延時(shí)抖動(dòng)。所述寫入地址產(chǎn)生裝置根據(jù)接收幀頭提取電路提取的幀頭標(biāo)志和相應(yīng)時(shí)鐘產(chǎn)生寫入地 址，寫入地址在幀頭的位置重置，在其他時(shí)鐘周期寫入地址每個(gè)時(shí)鐘周期數(shù)值加一。當(dāng)寫入 地址超出RAM實(shí)際地址時(shí)，RAM地址歸零。所述讀出地址產(chǎn)生裝置包括參考選擇電路和周期讀地址發(fā)生電路。所述參考選擇電路 從接收幀頭提取電路提取的N路幀頭信號(hào)中選擇一路作為周期讀地址發(fā)生電路的參考幀頭信 號(hào)。所述參考選擇電路同時(shí)將寫入地址產(chǎn)生裝置產(chǎn)生的與被選中的幀頭信號(hào)對(duì)應(yīng)的寫地址送給周期讀地址發(fā)生電路作為參考寫地址。參考選擇的依據(jù)可以是接收物理通路的有效性指示 信號(hào)或者是通過(guò)處理器接口的人為設(shè)置。所述周期讀地址發(fā)生電路的驅(qū)動(dòng)時(shí)鐘為本地系統(tǒng)時(shí) 鐘。所述周期讀地址發(fā)生電路是一個(gè)循環(huán)地址發(fā)生器。所述周期讀地址發(fā)生電路根據(jù)上述參 考選擇電路送來(lái)的參考幀頭信號(hào)和讀地址與參考寫地址的相對(duì)差值對(duì)讀地址進(jìn)行重置，在沒(méi) 有幀頭的其他位置，讀地址每個(gè)時(shí)鐘周期數(shù)值加一。當(dāng)讀地址超出RAM實(shí)際地址時(shí)，RAM地 址歸零。寫入地址重置的值和讀出地址的重置值之間的差值為雙口 RAM大小的二分之一。當(dāng)寫入 時(shí)鐘與讀出時(shí)鐘完全同步時(shí)，讀地址和寫地址的差值一直保持不變。當(dāng)時(shí)鐘有相對(duì)的抖動(dòng)時(shí)， 這個(gè)差值也會(huì)發(fā)生變化。每次讀地址的調(diào)整都會(huì)產(chǎn)生數(shù)據(jù)的丟失或者重讀，因此在讀地址與 參考寫地址的物理差值大于等于K1時(shí)，讀地址不進(jìn)行重置，否則對(duì)讀地址進(jìn)行重置，使讀地 址與參考寫地址的差值變?yōu)?Kl+K2)。圖l所示為本發(fā)明的一個(gè)具體實(shí)施例，圖2所示為本發(fā)明的另一個(gè)具體實(shí)施例。本發(fā)明 可以以圖1或者圖2的方式應(yīng)用，但不局限于以上應(yīng)用方式。在圖1的應(yīng)用中多個(gè)數(shù)據(jù)源通 過(guò)不同的物理通路到達(dá)接收端；在圖2的應(yīng)用中同一個(gè)數(shù)據(jù)源將數(shù)據(jù)分成多路通過(guò)不同的物 理通路到達(dá)接收端。圖3是本發(fā)明的電路原理圖。如圖3所示，N路物理通路到達(dá)接收端后，N個(gè)接收幀頭提 取電路11從各自的物理通路中提取出時(shí)鐘、幀頭和數(shù)據(jù)。寫入地址產(chǎn)生裝置12利用上述提 取出來(lái)的時(shí)鐘和幀頭產(chǎn)生寫地址。上述產(chǎn)生的寫地址循環(huán)的指向雙口 RAM的各個(gè)地址。在幀 頭的位置，寫地址進(jìn)行重置，寫入地址產(chǎn)生裝置12賦給寫地址一個(gè)初始值。各個(gè)通路的寫入 地址產(chǎn)生裝置12是各自獨(dú)立的，它們按照各自的時(shí)鐘和寫地址將數(shù)據(jù)寫入各自的雙口 RAM中。參考選擇電路21從N路物理通路的幀頭和寫地址中選擇一路作為周期讀地址發(fā)生電路 22的參考幀頭和參考寫地址。參考選擇電路21可以但是不局限于使用以下方式對(duì)參考源進(jìn) 行選擇參考選擇電路21可以通過(guò)各物理通路是否有效，或者時(shí)鐘是否同步，或者通過(guò)人機(jī) 接口進(jìn)行設(shè)置的方式來(lái)確定選擇哪一路信號(hào)作為參考。周期讀地址發(fā)生電路22根據(jù)參考幀頭和參考寫地址使用本地系統(tǒng)時(shí)鐘產(chǎn)生讀地址，從N個(gè)雙口 RAM同時(shí)讀出數(shù)據(jù)，讀出后的數(shù)據(jù)就變成同步和對(duì)齊的數(shù)據(jù)。周期讀地址發(fā)生電路22 產(chǎn)生的讀地址循環(huán)的指向雙口 RAM的各個(gè)地址，并且與寫地址的前進(jìn)方向一致。在檢測(cè)到參 考幀頭的時(shí)刻，周期讀地址發(fā)生電路22對(duì)當(dāng)前的參考寫地址和當(dāng)前的讀地址的差值進(jìn)行判 斷，如果此差值小于設(shè)計(jì)值Kl,則對(duì)讀地址進(jìn)行重置，給讀地址賦一個(gè)初始值。讀地址的初始值和寫地址的初始值之間應(yīng)該間隔雙口 RAM的二分之一長(zhǎng)度。使兩個(gè)地址 間隔盡量遠(yuǎn)，可以容許更多的抖動(dòng)。圖4是雙口 RAM各讀寫地址之間的相位關(guān)系。假設(shè)需要消除的輸入的多路數(shù)據(jù)之間的最 大相對(duì)相位誤差換算為時(shí)鐘周期為Kl，需要消除的輸入的多路數(shù)據(jù)相對(duì)本地時(shí)鐘的最大延時(shí) 抖動(dòng)換算為時(shí)鐘周期為K2。假設(shè)雙口 RAM的長(zhǎng)度為2(K1 +K2)。在初始化后第一個(gè)參考幀頭 到來(lái)的時(shí)刻周期讀地址發(fā)生電路22將讀地址重置為0，寫入地址產(chǎn)生裝置12將寫地址重置 為(K1+K2)。在后續(xù)的運(yùn)行中，當(dāng)讀地址與任何一個(gè)寫地址的差值不小于1時(shí)，在輸出端將 不會(huì)產(chǎn)生數(shù)據(jù)的重復(fù)或者漏讀。
權(quán)利要求
1. 一種多通道數(shù)據(jù)傳輸?shù)耐窖b置，用于將多路數(shù)據(jù)源中的多通道數(shù)據(jù)通過(guò)數(shù)據(jù)發(fā)送物理通路同步到接收端電路中，所述多路數(shù)據(jù)源中包括具有幀同步信號(hào)的幀頭數(shù)據(jù)，其特征在于所述裝置包括一多通道數(shù)據(jù)同步電路，用于實(shí)現(xiàn)多通道數(shù)據(jù)傳輸同步，所述多通道數(shù)據(jù)同步電路包括接收幀頭提取電路和多路數(shù)據(jù)同步電路，其中，接收幀頭提取電路接收數(shù)據(jù)發(fā)送物理通路上的數(shù)據(jù)流，從中提取出幀頭數(shù)據(jù)，發(fā)送給多路數(shù)據(jù)同步電路；所述多路數(shù)據(jù)同步電路根據(jù)接收幀頭提取電路發(fā)送的幀頭數(shù)據(jù)，利用該幀頭數(shù)據(jù)中的幀同步信號(hào)將上述數(shù)據(jù)流轉(zhuǎn)化為同步的數(shù)據(jù)流。
2、 如權(quán)利要求l所述的同步裝置，其特征在于，所述多路數(shù)據(jù)同步電路包括N路雙口 RAM、 N路寫入地址產(chǎn)生裝置和一路讀出地址產(chǎn)生裝置；其中，N為數(shù)據(jù)發(fā)送物理通路的通道W，數(shù)；雙口 RAM對(duì)各路的數(shù)據(jù)進(jìn)行存儲(chǔ)，其讀時(shí)鐘和寫時(shí)鐘相對(duì)獨(dú)立； 寫入地址產(chǎn)生裝置產(chǎn)生對(duì)應(yīng)的雙口 RAM的寫地址； 讀出地址產(chǎn)生裝置產(chǎn)生各個(gè)雙口 RAM的讀地址；寫入地址產(chǎn)生裝置根據(jù)接收幀頭提取電路提取出來(lái)的幀頭數(shù)據(jù)產(chǎn)生寫地址，寫入地址產(chǎn) 生裝置按照各自的時(shí)鐘和寫地址將數(shù)據(jù)寫入各自的雙口 RAM中；讀出地址產(chǎn)生裝置根據(jù)接收 幀頭提取電路提取出來(lái)的幀頭數(shù)據(jù)和寫入地址產(chǎn)生裝置產(chǎn)生的寫地址使用本地系統(tǒng)時(shí)鐘產(chǎn)生 讀地址，根據(jù)該讀地址從N路雙口 RAM中同時(shí)讀出數(shù)據(jù)。
3、 如權(quán)利要求2所述的同步裝置，其特征在于，所述讀出地址產(chǎn)生裝置包括參考選擇 電路和周期讀地址發(fā)生電路；參考選擇電路從接收幀頭提取電路提取的N路物理通路的幀頭中選擇一路作為周期讀地 址發(fā)生電路的參考幀頭，同時(shí)將寫入地址產(chǎn)生裝置產(chǎn)生的與被選中的幀頭對(duì)應(yīng)的寫地址作為 周期讀地址發(fā)生電路的參考寫地址；周期讀地址發(fā)生電路根據(jù)參考幀頭和參考寫地址使用本 地系統(tǒng)時(shí)鐘產(chǎn)生讀地址。
4、 如權(quán)利要求3所述的同步裝置，其特征在于，寫地址在幀頭的位置進(jìn)行重置，寫入地 址產(chǎn)生裝置賦給其一個(gè)初始值，在沒(méi)有幀頭的其他位置，寫地址每個(gè)時(shí)鐘周期數(shù)值加一；讀 地址在參考幀頭的位置進(jìn)行重置，周期讀地址發(fā)生電路根據(jù)讀地址與參考寫地址的相對(duì)差值 賦給其一個(gè)初始值，在沒(méi)有幀頭的其他位置，讀地址每個(gè)時(shí)鐘周期數(shù)值加一。
5、 如權(quán)利要求4所述的同步裝置，其特征在于，雙口 RAM的大小是數(shù)據(jù)流幀長(zhǎng)的整數(shù)倍，是或者數(shù)據(jù)流幀長(zhǎng)是雙口 RAM的大小的整數(shù)倍；同時(shí)，雙口 RAM的大小》(K1+K2)的兩倍，其中， Kl為需要消除的輸入的多路數(shù)據(jù)之間的最大相對(duì)相位誤差換算成時(shí)鐘周期的值，K2為需要消 除的輸入的多路數(shù)據(jù)相對(duì)本地系統(tǒng)時(shí)鐘的最大延時(shí)抖動(dòng)換算成時(shí)鐘周期的值。
6、 如權(quán)利要求5所述的同步裝置，其特征在于，讀地址的初始值和寫地址的初始值之間 的差值為雙口 RM1大小的二分之一長(zhǎng)度。
7、 如權(quán)利要求5所述的同步裝置，其特征在于，參考選擇電路在檢測(cè)到參考幀頭的時(shí)刻， 周期讀地址發(fā)生電路對(duì)當(dāng)前的參考寫地址和當(dāng)前的讀地址的差值進(jìn)行判斷，如果此差值小于 Kl,則對(duì)讀地址進(jìn)行重置，給讀地址賦--個(gè)初始值。
8、 如權(quán)利要求3所述的同步裝置，其特征在于，參考選擇電路使用以下方式對(duì)參考源進(jìn) 行選擇通過(guò)各物理通路是否有效，或者通過(guò)時(shí)鐘是否同步，或者通過(guò)人機(jī)接口進(jìn)行設(shè)置的 方式來(lái)確定選擇哪一路作為參考。
9、 如權(quán)利要求3所述的同步裝置，其特征在于，周期讀地址發(fā)生電路是一個(gè)循環(huán)地址發(fā) 生器。
10、 如權(quán)利要求1至9中任意一項(xiàng)所述的同步裝置，其特征在于，接收幀頭提取電路是 一種帶有同步和失步保護(hù)的幀頭搜索電路。
11、 如權(quán)利要求1至9中任意一項(xiàng)所述的同步裝置，其特征在于，接收幀頭提取電路具 有關(guān)于數(shù)據(jù)流有效性的檢測(cè)電路。
全文摘要
本發(fā)明公開(kāi)了一種多通道數(shù)據(jù)傳輸?shù)耐窖b置，用于將多路數(shù)據(jù)源中的多通道數(shù)據(jù)通過(guò)數(shù)據(jù)發(fā)送物理通路同步到接收端電路中，所述多路數(shù)據(jù)源中包括具有幀同步信號(hào)的幀頭數(shù)據(jù)，所述裝置包括一多通道數(shù)據(jù)同步電路，用于實(shí)現(xiàn)多通道數(shù)據(jù)傳輸同步，所述多通道數(shù)據(jù)同步電路包括接收幀頭提取電路和多路數(shù)據(jù)同步電路，其中，接收幀頭提取電路接收數(shù)據(jù)發(fā)送物理通路上的數(shù)據(jù)流，從中提取出幀頭數(shù)據(jù)，發(fā)送給多路數(shù)據(jù)同步電路；所述多路數(shù)據(jù)同步電路根據(jù)接收幀頭提取電路發(fā)送的幀頭數(shù)據(jù)，利用該幀頭數(shù)據(jù)中的幀同步信號(hào)將上述數(shù)據(jù)流轉(zhuǎn)化為同步的數(shù)據(jù)流。本發(fā)明消除了各路數(shù)據(jù)之間的延時(shí)差異，提高了多路數(shù)據(jù)傳輸?shù)目煽啃浴?br> 文檔編號(hào)H04L7/00GK101237318SQ200710002590
公開(kāi)日2008年8月6日 申請(qǐng)日期2007年1月29日 優(yōu)先權(quán)日2007年1月29日
發(fā)明者張文國(guó), 由武軍, 嵩 高 申請(qǐng)人:中興通訊股份有限公司