專利名稱：數(shù)字解調(diào)電路和具有所述電路的視頻接收設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)據(jù)通信和處理技術(shù)領(lǐng)域，具體地說，是涉及一種對衛(wèi)星射頻 信號進行接收處理的數(shù)字解調(diào)電路。
背景技術(shù)：
目前，國際流行的衛(wèi)星數(shù)字電視解調(diào)方案DVB-S是上世紀(jì)90年代開發(fā)的， 它能很好的支持衛(wèi)星數(shù)字電視接收。 一般的衛(wèi)星數(shù)字電視接收系統(tǒng)均采用 DVB-S解調(diào)方案實現(xiàn)，其常見的電路原理圖參見圖1所示，采用符合DVB-S標(biāo) 準(zhǔn)的集成芯片TDA10086配合數(shù)字高頻頭電路連接實現(xiàn)。其中，數(shù)字高頻頭電路 通過衛(wèi)星"l妾收正在傳送的RF射頻信號，產(chǎn)生IQ信號送到解調(diào)芯片TDA10086 進行VUerbi (—種容錯編碼標(biāo)準(zhǔn))解碼、巻積去交織、RS解碼等信道解碼過 程，并在I2C總線的控制下解出TS信號流輸出給后續(xù)的解碼處理電路。
這種采用DVB-S解調(diào)方案的數(shù)字電視接收機不支持8PSK(八進制移相鍵控) 調(diào)制模式，功耗較大，傳輸速率不夠高，無法實現(xiàn)多路高清節(jié)目的高速傳輸。 在某些速率功耗方面要求較高的系統(tǒng)中，DVB-S解調(diào)方案存在一定的不足，有 的性能難以完全滿足系統(tǒng)的要求。

發(fā)明內(nèi)容
本發(fā)明為了解決現(xiàn)有采用DVB-S解調(diào)方案的數(shù)字電視^妻收機不支持8PSK 調(diào)制模式，且功耗較大、傳輸速率不夠高的問題，提供了一種新型的數(shù)字解調(diào) 電路，不僅支持QPSK和8PSK調(diào)制模式，而且傳輸速率高、功耗低。
為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案予以實現(xiàn)
一種數(shù)字解調(diào)電路，包括高頻頭、解調(diào)電路和主處理器，所述高頻頭包括 中頻信號輸出端，所述解調(diào)電路包括正交信號輸入端和數(shù)據(jù)輸出端，所述解調(diào) 電路通過總線連接主處理器和高頻頭，接收主處理器發(fā)出的控制信號，并才艮據(jù)
接收到的控制信號對高頻頭進行控制；所述高頻頭的中頻信號輸出端連接所述 解調(diào)電路的正交信號輸入端，所述解調(diào)電路將處理后的數(shù)據(jù)通過其數(shù)據(jù)輸出端 輸出。
其中，所述解調(diào)電路可以采用符合ABS-S標(biāo)準(zhǔn)解調(diào)技術(shù)的數(shù)字解調(diào)芯片實 現(xiàn)，比如中天聯(lián)科AVAILINK公司研發(fā)的型號為AVL1108的數(shù)字解調(diào)芯片。
進一 步的，所述數(shù)字解調(diào)芯片通過其自動增益控制端經(jīng)阻容濾波網(wǎng)絡(luò)向所 述高頻頭的自動增益控制端輸出調(diào)節(jié)電壓，以控制高頻頭中頻信號的輸出幅度。
另外，所述高頻頭的中頻信號輸出端輸出兩路差分信號，分別經(jīng)電容濾波 網(wǎng)絡(luò)與所述數(shù)字解調(diào)芯片的兩路正交信號輸入端對應(yīng)連接。
其中，通過所述數(shù)字解調(diào)芯片的數(shù)據(jù)輸出端向解碼電路輸出的數(shù)據(jù)信號為 TS信號流。
本發(fā)明同時又提供了 一種具有上述數(shù)字解調(diào)電路的視頻接收設(shè)備，通過采 用符合ABS-S解調(diào)技術(shù)的處理芯片對高頻頭接收到的射頻信號進行處理，實現(xiàn) 了 QPSK (四相移相鍵控)和8PSK (八進制移相鍵控)兼容的調(diào)制模式，完成了 符合國家衛(wèi)星標(biāo)準(zhǔn)的前端接收技術(shù)的應(yīng)用。所述的視頻接收設(shè)備可以是電視機、 機頂盒等音視頻接收設(shè)備。
與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點和積極效果是本發(fā)明的數(shù)字解調(diào)電路采 用符合ABS-S標(biāo)準(zhǔn)的數(shù)字解調(diào)技術(shù)對高頻頭接收到的射頻信號進行處理，支持 QPSK的同時支持8PSK調(diào)制模式，將其應(yīng)用于衛(wèi)星接收設(shè)備中可實現(xiàn)高碼率節(jié) 目的可靠接收，而且功耗比原有的系統(tǒng)降低了 50%，速率提高了 50%，對我國的 數(shù)字衛(wèi)星接收技術(shù)的發(fā)展具有重要的實際應(yīng)用意義。


圖l是現(xiàn)有的數(shù)字解調(diào)電路原理圖2是本發(fā)明所提出的數(shù)字解調(diào)電路的系統(tǒng)框圖3是本發(fā)明所提出的數(shù)字解調(diào)電路的一種實施方式的電路原理圖。
*#^實施方式
下面結(jié)合附圖對本發(fā)明的實施方式進行詳細地描述。
ABS-S的英文全稱為ADVANCED BROADCASTING SYSTEM,中文含義為先進衛(wèi) 星廣播系統(tǒng)。這種技術(shù)的面世標(biāo)志著我國新一代衛(wèi)星傳輸，技術(shù)(ABS-S)的產(chǎn)業(yè)化 工作進入了新的階段。
本發(fā)明為了提供一種符合ABS-S標(biāo)準(zhǔn)的衛(wèi)星數(shù)字電視解調(diào)方案，采用符合 ABS-S標(biāo)準(zhǔn)的解調(diào)電路來實現(xiàn)衛(wèi)星數(shù)字電朝L信號的解調(diào)處理，其系統(tǒng)框圖參見 圖2所示。其中，通過衛(wèi)星廣播系統(tǒng)發(fā)出的RF射頻信號經(jīng)由射頻收發(fā)電^^妻收 處理后，轉(zhuǎn)化為中頻信號傳輸給解調(diào)電路。所述解調(diào)電路對接收到的中頻信號 進行A/D轉(zhuǎn)換、整形、校正、均衡、去交織、前向糾錯等信道解碼處理后，生 成數(shù)字信號傳輸給后續(xù)的解碼電路進行音—見頻信號的解碼處理，以實現(xiàn)音視頻 信號的還原輸出。圖2中，電源電路為所述的射頻收發(fā)電路、解調(diào)電路和解碼 電路提供所需的工作電源；前控電路用于接收用戶指令，并將用戶指令轉(zhuǎn)換成 相應(yīng)的控制信號傳輸給所述的解碼電路，利用解碼電路中的CPU作為主控制器 控制整機系統(tǒng)按照用戶指令協(xié)調(diào)工作。
圖3為本發(fā)明所提出的數(shù)字解調(diào)電路的其中一種實施方式的電路原理圖， 解調(diào)電路具體采用數(shù)字解調(diào)芯片N021 (例如AVAILINK公司研發(fā)的型號為 AVL1108芯片)來實現(xiàn)ABS-S解調(diào)方案。所述數(shù)字解調(diào)芯片的主要功能包括基 帶信號解調(diào)和信道解碼，用于將衛(wèi)星調(diào)諧器輸出的ABS-S基帶信號轉(zhuǎn)換成TS 信號流，并通過簡單的接口提供給后端解碼芯片。所述數(shù)字解調(diào)芯片由于采用 ABS-S標(biāo)準(zhǔn)，與國際上同類技術(shù)(DVB-S"芯片相比，功耗低50%，速率高50%， 支持QPSK和8PSK模式；并在8PSK模式下，提供45MSps符號率和最高120Mbps
的凈碼率，可實現(xiàn)搭載15路高清衛(wèi)星電視節(jié)目的傳輸，從而大大提高了傳輸速 度，增加了傳輸節(jié)目的內(nèi)容。
圖3中，主處理器通過lt總線經(jīng)串聯(lián)電阻R325、 R326連接數(shù)字解調(diào)芯片 N021的其中一路總線端82腳和83腳，向數(shù)字解調(diào)芯片N021輸出控制指令。 數(shù)字解調(diào)芯片N021根據(jù)接收到的指令信號將用戶選擇的頻道信息通過其另外 一路總線端88腳和89腳輸出到高頻頭Nl (N2)的時鐘總線端SCL和數(shù)據(jù)總線端 SDA，在所述I2C總線上還分別連接有通過上拉電阻R304、 R305連接3. 3V直流 電源3_3V_D的電壓上拉支路。高頻頭N1(N2)對接收到的指令信號進行鎖存， 進而接收相應(yīng)頻道的射頻信號RF,并將其轉(zhuǎn)換成中頻IF差分信號通過其中頻 信號輸出端IOUT、 QOUT經(jīng)電容濾波網(wǎng)絡(luò)C305 C310連接數(shù)字解調(diào)芯片N021的 正交信號輸入端2腳、7腳。數(shù)字解調(diào)芯片N021對接收到的正交信號進行A/D 轉(zhuǎn)換，然后經(jīng)過整形、校正、均衡、去交織、前向糾錯等信道解碼處理后輸出 TS信號流，通過其MPEG數(shù)據(jù)信號輸出端MPEG0 MPEG7經(jīng)與其串聯(lián)的電阻 R331 R338輸出給后續(xù)的MPEG解碼電if各，實現(xiàn)一見頻信號的還原輸出。其中，#t 字解調(diào)芯片N021的70腳通過串I關(guān)電阻R328向后續(xù)的MPEG解碼電路輸出幀同 步信號PSYNC; 69腳通過串聯(lián)電阻R329向后續(xù)的MPEG解碼電路輸出數(shù)據(jù)有效 信號VALID; 68腳通過串聯(lián)電阻R330向后續(xù)的MPEG解碼電i 各輸出時鐘信號 BCLK,以控制MPEG解碼電3各正確工作。
隨著解碼芯片集成化程度的日益提高，目前的許多視頻解碼芯片除了具有 視頻解碼功能之外還內(nèi)置有功能強大的CPU,可兼用作主控制器?；诖?，在 本實施例中可以選擇這樣的集成解碼芯片替代上述的主處理器和MPEG解碼電 路，在完成相應(yīng)功能的同時可有效簡化整機電^各結(jié)構(gòu)。
在本實施例中，采用高精度的晶體振蕩器Y501連同配置電容C312、 C313 組成振蕩電路，為高頻頭N1(N2)和數(shù)字解調(diào)芯片N021提供基準(zhǔn)時鐘，可以提 高信號的鎖定速度，改善接收的靈敏度。
為了穩(wěn)定高頻頭Nl (N2)輸出的中頻信號IQ的電壓幅度，數(shù)字解調(diào)芯片N021 通過其自動增益控制端24腳經(jīng)由電阻R307、 R311和電容C311、 C316組成的阻 容濾波網(wǎng)絡(luò)向高頻頭Nl (N2)的自動增益控制端AGC提供一個控制電壓，進而調(diào) 節(jié)高頻頭N1(N2)內(nèi)部放大器的放大倍數(shù)，將其輸出的中頻信號IQ的電壓幅度 穩(wěn)定在IV左右，從而極大改善了中頻信號IQ的傳輸性能。
此外，在本實施例的數(shù)字解調(diào)電路系統(tǒng)中可以采用高效率的直流轉(zhuǎn)換芯片 為系統(tǒng)中的各功能模塊提供直流工作電壓，比如+1.2V直流電壓1 —2V_D、 1_2V_ADC、 l-2V-PLL等，這樣可有效降低系統(tǒng)的功耗，提高系統(tǒng)運行的可靠性。 圖3中，高頻頭N1(N2)和數(shù)字解調(diào)芯片N021所需的+3. 3V直流電源3_3V_A、 3-3V-D最好選用穩(wěn)壓電源，這樣可有效減小電源對系統(tǒng)的沖擊。13V/18V直流 電源LNB-PWR經(jīng)濾波電容C301 、C317連接高頻頭Nl (N2)的Bl端，向高頻頭Nl (N2) 提供極化電壓；+3. 3V直流電源3-3V-A通過電容濾波網(wǎng)絡(luò)C302 C304連接高頻 頭Nl (N2)的B2端，為高頻頭Nl (N2)提供直流工作電源。
本發(fā)明通過采用上述簡單的電路結(jié)構(gòu)，有效實現(xiàn)了符合ABS-S衛(wèi)星數(shù)字電 視接收機的接收，改善了接收速率性能，減小了整個系統(tǒng)的功耗，提高了系統(tǒng) 的穩(wěn)定性，可廣泛應(yīng)用于電視機、機頂盒等音視頻接收設(shè)備中。
,當(dāng)然，上述說明并非是對本發(fā)明的限制，本發(fā)明也并不僅限于上述舉例， 本技術(shù)領(lǐng)域的普通技術(shù)人員在本發(fā)明的實質(zhì)范圍內(nèi)所做出的變化、改型、添加 或替換，也應(yīng)屬于本發(fā)明的保護范圍。
權(quán)利要求
1.一種數(shù)字解調(diào)電路，包括高頻頭、解調(diào)電路和主處理器，所述高頻頭包括中頻信號輸出端，所述解調(diào)電路包括正交信號輸入端和數(shù)據(jù)輸出端，其特征在于:所述解調(diào)電路通過總線連接主處理器和高頻頭，接收主處理器發(fā)出的控制信號，并根據(jù)接收到的控制信號對高頻頭進行控制；所述高頻頭的中頻信號輸出端連接所述解調(diào)電路的正交信號輸入端，所述解調(diào)電路將處理后的數(shù)據(jù)通過其數(shù)據(jù)輸出端輸出。
2、 根據(jù)權(quán)利要求1所述的數(shù)字解調(diào)電路，其特征在于所述解調(diào)電路為符 合ABS-S標(biāo)準(zhǔn)的數(shù)字解調(diào)芯片。
3、 根據(jù)權(quán)利要求2所述的數(shù)字解調(diào)電路，其特征在于所述數(shù)字解調(diào)芯片 通過其自動增益控制端經(jīng)阻容濾波網(wǎng)絡(luò)向所述高頻頭的自動增益控制端輸出調(diào) 節(jié)電壓，以控制高頻頭中頻信號的輸出幅度。
4、 根據(jù)權(quán)利要求2所述的數(shù)字解調(diào)電路，其特征在于所述高頻頭的中頻 信號輸出端輸出兩路差分信號，分別經(jīng)電容濾波網(wǎng)絡(luò)與所述數(shù)字解調(diào)芯片的兩 路正交信號輸入端對應(yīng)連接。
5、 根據(jù)權(quán)利要求2至4中任一項所述的數(shù)字解調(diào)電路，其特征在于所述 數(shù)字解調(diào)芯片的數(shù)據(jù)輸出端輸出的數(shù)據(jù)信號為TS信號流。
6、 一種具有數(shù)字解調(diào)電路的視頻接收設(shè)備，包括高頻頭、解調(diào)電路、解碼 電路和主處理器，所述高頻頭包括中頻信號輸出端，所述解調(diào)電路包括正交信 號輸入端和數(shù)據(jù)輸出端，其特征在于所述解調(diào)電路通過總線連接主處理器和 高頻頭，接收主處理器發(fā)出的控制信號，并根據(jù)接收到的控制信號對高頻頭進 行控制；所述高頻頭的中頻信號輸出端連接所述解調(diào)電路的正交信號輸入端，
7、 根據(jù)權(quán)利要求6所述的視頻接收設(shè)備，其特征在于所述解調(diào)電路為符 合ABS-S標(biāo)準(zhǔn)的數(shù)字解調(diào)芯片。
8、 根據(jù)權(quán)利要求7所述的視頻接收設(shè)備，其特征在于所述數(shù)字解調(diào)芯片 通過其自動增益控制端經(jīng)阻容濾波網(wǎng)絡(luò)向所述高頻頭的自動增益控制端輸出調(diào)節(jié)電壓，以控制高頻頭中頻信號的輸出幅度。
9、 根據(jù)權(quán)利要求7所述的視頻接收設(shè)備，其特征在于所述高頻頭的中頻 信號輸出端輸出兩路差分信號，分別經(jīng)電容濾波網(wǎng)絡(luò)與所述數(shù)字解調(diào)芯片的兩 路正交信號輸入端對應(yīng)連接。
10、 根據(jù)權(quán)利要求7至9中任一項所述的視頻接收設(shè)備，其特征在于所 述數(shù)字解調(diào)芯片的數(shù)據(jù)輸出端輸出的數(shù)據(jù)信號為TS信號流。
全文摘要
本發(fā)明公開了一種數(shù)字解調(diào)電路和具有所述電路的視頻接收設(shè)備，包括高頻頭、解調(diào)電路和主處理器，高頻頭包括中頻信號輸出端，解調(diào)電路包括正交信號輸入端和數(shù)據(jù)輸出端，所述解調(diào)電路通過總線連接主處理器和高頻頭，接收主處理器發(fā)出的控制信號，并根據(jù)接收到的控制信號對高頻頭進行控制；所述高頻頭的中頻信號輸出端連接所述解調(diào)電路的正交信號輸入端，所述解調(diào)電路將處理后的數(shù)據(jù)通過其數(shù)據(jù)輸出端輸出。本發(fā)明的數(shù)字解調(diào)電路采用符合ABS-S標(biāo)準(zhǔn)的數(shù)字解調(diào)技術(shù)對高頻頭接收到的射頻信號進行處理，支持QPSK的同時支持8PSK調(diào)制模式，可實現(xiàn)高碼率節(jié)目的可靠接收，而且功耗小，速率高，有利于我國數(shù)字衛(wèi)星接收技術(shù)的發(fā)展。
文檔編號H04N7/20GK101374208SQ20071001656
公開日2009年2月25日 申請日期2007年8月21日 優(yōu)先權(quán)日2007年8月21日
發(fā)明者石新利 申請人:青島海信電器股份有限公司