專利名稱：應(yīng)用在接收器的多取樣數(shù)據(jù)回復(fù)電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳輸通訊系統(tǒng)，特別是關(guān)于-■種應(yīng)用在接收器的多取樣數(shù)據(jù)回復(fù)電路及方法。
背景技術(shù)：
—般而目，通訊系統(tǒng)包括一發(fā)送器及 一 接收器用以發(fā)送及接收數(shù)據(jù)，由于在數(shù)據(jù)傳送的過程中可能因外部環(huán)境干擾而發(fā)生變化，因此接收器中將包含一數(shù)據(jù)回復(fù)電路來確保數(shù)據(jù)是正確的。圖1為傳統(tǒng)的數(shù)據(jù)回復(fù)電路1 0 0，其包括 一 鎖存電路1 0 2 ，在發(fā)送邸 益送出數(shù)據(jù)DIN的同時，產(chǎn)生 一 時鐘信號CLK對應(yīng)數(shù)據(jù)DIN ，使得數(shù)據(jù)回復(fù)電路1 0 0可以根據(jù)時鐘信號CLK來確認(rèn)正確的數(shù)據(jù)。圖2顯示 一 個單位間隔(Unit Interval; UI)的數(shù)據(jù)DIN， UI也稱為單位位時間(bit time),其為數(shù)據(jù)速率(data rate)的倒數(shù)，也就是 說，當(dāng)10總線中的數(shù)據(jù)速率增加時，UI的長度將縮短， 箭頭l 0 4表示時鐘信號CLK由低準(zhǔn)位轉(zhuǎn)為高準(zhǔn)位的位置。接收器具有一時間余裕(timing margin),當(dāng) 10總線中的數(shù)據(jù)速率增加時，時間余裕將減少。時間 余裕越高，發(fā)送器及接收器之間的通訊穩(wěn)定性也越高， 在理想狀態(tài)下，如圖2所示，有效的時間余裕(timing margin )等于一個UI 。然而，數(shù)據(jù)DIN在傳送時可能因傳送環(huán)境的不穩(wěn) 定或不理想而使數(shù)據(jù)邊緣產(chǎn)生抖動(jitter),此外， 也可能因數(shù)據(jù)DIN與時鐘信號CLK傳送的延遲時間不 同而產(chǎn)生偏移(skew)。圖3顯示數(shù)據(jù)DIN邊緣發(fā)生抖 動時的清況。圖4顯示數(shù)據(jù)DIN比時鐘信號CLK晚到 的情況，其中箭頭1 0 4向前偏移Tskew。圖5顯示數(shù) 據(jù)DIN比時鐘信號CLK早到的情況，其中箭頭1 0 4 向后偏移Tskew。圖6系圖4及圖5的疊加圖。在考慮 抖動的情況下，如圖3所示，假設(shè)抖動的區(qū)間大小為 TJ，那么有效的時間余裕Tm = UI-TJ 公式1若將偏移的情況也考慮在內(nèi)，如圖6所示，在扣 除抖動及偏移的影響后，有效的時間余裕Tm二UI-T了- 2 Tskew 公式2如前所述，當(dāng)數(shù)據(jù)速率增加時，UI將減少，因此 隨著數(shù)據(jù)速率的提高，抖動及偏移已成為造成通訊不穩(wěn)定的主因，舉例來說，當(dāng)數(shù)據(jù)速率為2 5 0 Mb it/s 時，UI將為"s， 假設(shè) TJ二lns， Tskew二lns， 根據(jù) 公式2可求得時間余裕Tm= 1 ns，故在數(shù)據(jù)速率為2 5 0 Mbit/s的情況下，接收器還能容許這樣的抖動及偏 移，但當(dāng)數(shù)據(jù)速率提高為4 0 0 Mbit/s時，UI將縮小 為2 . 5 ns，根據(jù)公式2可得知時間余裕Tm = - 0 . 5 ns， 是以接收器無法容許這樣的抖動及偏移的發(fā)生。在己知技術(shù)中， 一般使用多取樣技術(shù)來改善抖動及偏移造成的影響，有關(guān)多取樣技術(shù)可參照美國專利 公開第2 0 0 4 / 0 0 0 5 0 2 1號、美國專利公開第2 0 04/0 0 22 1 9 6號及美國專利公開第2 004/0042577號。然而，已知實現(xiàn)多取樣技術(shù)的電路較復(fù)雜，故成本也較高。因此， 一種低成本的多取樣數(shù)據(jù)回復(fù)電路的出現(xiàn)，乃為業(yè)界所期待。發(fā)明內(nèi)容本發(fā)明的目的之一，在于提出一種低成本的多取 樣數(shù)據(jù)回復(fù)電路。本發(fā)明的目的之一，在于提出一種增加接收器時 間余裕的多取樣數(shù)據(jù)回復(fù)電路。根據(jù)本發(fā)明， 一種應(yīng)用在接收器的多取樣數(shù)據(jù)回 復(fù)電路包括一第一取樣電路，以一第一頻率取樣一輸入數(shù)據(jù)產(chǎn)生一第一取樣數(shù)據(jù)；一第二取樣電路，以一第二頻率取樣該輸入數(shù)據(jù) 產(chǎn)生一第二取樣數(shù)據(jù)，該第一頻率超前該第二頻率一第 一 時間；一第三取樣電路，以一第三頻率取樣該輸入數(shù)據(jù) 產(chǎn)生一第三取樣數(shù)據(jù)，該第二頻率超前該第三頻率一 第二時間；一邊緣偵測電路，根據(jù)該第一、第二及第三取樣 數(shù)據(jù)判斷該輸入數(shù)據(jù)之邊緣的位置，并據(jù)以產(chǎn)生一檢 測信號；以及一狀態(tài)機，根據(jù)檢測信號產(chǎn)生 一 選擇信號以選取 第一、第二或第三取樣資料其中之一至多取樣數(shù)據(jù)回 復(fù)電路的輸出。根據(jù)本發(fā)明的另一方面，一種應(yīng)用在接收器的多取樣數(shù)據(jù)回復(fù)方法包括下 列步驟(a)以一第一頻率、 一第二頻率及一第三頻率對 一輸入數(shù)據(jù)取樣產(chǎn)生一第一取樣數(shù)據(jù)、 一第二取樣資料及 一 第三取樣資料，所述第 一 頻率超前該第二頻率 一第 一 時間，所述第二頻率超前該第三頻率 一 第二時間；以及(b) 從所述第一、第二及第三取樣數(shù)據(jù)中選取其中 之一連接至該多取樣數(shù)據(jù)回復(fù)電路之輸出，以作為初 始狀態(tài)；(c) 以所述第一、第二及第三取樣數(shù)據(jù)判斷輸入數(shù) 據(jù)之邊緣的位置；(d) 根據(jù)目前連接至輸出的取樣數(shù)據(jù)及輸入數(shù)據(jù) 之邊緣的位置切換連接至輸出的取樣數(shù)據(jù)；以及(e) 重復(fù)步驟(c)至(d)直到該接收器關(guān)閉。在上述的回復(fù)電路及方法中7由第、第一及第二取樣數(shù)據(jù)判斷該輸入數(shù)據(jù)之邊緣的位置，據(jù)以選取能使該接收器具有佳時間余裕的取樣數(shù)據(jù)同時，由于，本發(fā)明的多取樣數(shù)據(jù)回復(fù)電路架構(gòu)較為簡單，因此成本也較低


為使審査員方便簡捷了解本發(fā)明的其它特征內(nèi)容與優(yōu)點及其所達(dá)成的功效能夠更為顯現(xiàn)，以下結(jié)合實施例及附圖詳細(xì)說明如后，其中圖1是傳統(tǒng)的數(shù)據(jù)回復(fù)電路；圖2顯示在理想狀態(tài)下， 一 個單位間隔的數(shù)據(jù)DIN;圖3顯示數(shù)據(jù)DIN邊緣發(fā)生抖動時的清況；圖4顯示數(shù)據(jù)DIN比時鐘信號CLK晚到的情況；圖5顯示數(shù)據(jù)DIN比時鐘信號CLK早到的情況；圖6是圖4及圖5的疊加圖；圖7是本發(fā)明的電路2 0 0原理示意圖；圖8是本發(fā)明的電路2 0 0對數(shù)據(jù)DIN取樣的第一實施例示意圖；圖9是本發(fā)明的電路2 0 O對數(shù)據(jù)DIN取樣的第二實施例；圖l 0是本發(fā)明的電路2 0 O對數(shù)據(jù)DIN取樣的 第三實施例示意圖；圖ll是圖8、圖9及圖1 O的疊加圖；圖l 2是三倍多取樣數(shù)據(jù)回復(fù)電路2 0 O的工作 狀態(tài)圖。圖1 3是本發(fā)明的電路2 0 0的邊緣偵測電路2 1 0的實施例示意圖；圖l 4是本發(fā)明的電路2 0 0的狀態(tài)機2 1 4的 實施例示意圖；以及圖1 5是本發(fā)明的電路2 0 0的多任務(wù)器2的實施例示意中1 0 0數(shù)據(jù)回復(fù)電路1 0 2鎖存電路1 0 4勝i 目'j頭2 0 0多取樣數(shù)據(jù)回復(fù)電路2 0 2鎖存電路2 0 4鎖存電路2 0 6鎖存電路2 0 8鎖存電路2 1 0邊緣偵測電路2 1 2多任務(wù)器2 1 4狀態(tài)機2 1 6箭頭2 1 8箭頭2 2 0箭頭3 0 0當(dāng)信號S 1及S 3均為低準(zhǔn)位時擇取樣數(shù)據(jù)D 2作為輸出的狀態(tài)3 0 2當(dāng)信號S 1為低準(zhǔn)位而信號S3時，選準(zhǔn)位時，選擇取樣數(shù)據(jù)D3作為輸出的狀態(tài)304 當(dāng)信號S1為高準(zhǔn)位而信號S3為低 準(zhǔn)位時，選擇取樣數(shù)據(jù)D1作為輸出的狀態(tài)3 0 6 當(dāng)信號S 1及S 3均為高準(zhǔn)位時，選擇取樣數(shù)據(jù)D2作為輸出的狀態(tài)400與或門402與或門404與或門406反相器408反相器410與門412與門414與門416與門418或門420或門500與門502與門504與門506與門508反相器510或門512或門514鎖存電路516鎖存電路518反相器520與門522與非門600反相器602反相器604與門606與門608與門610與門612 或門具體實施方式
請參閱圖7所示，該圖示意了本發(fā)明的實施例， 在三倍多取樣數(shù)據(jù)回復(fù)電路2 0 0中，作為取樣電路 的鎖存電路2 0 2以時鐘信號CLK 1對數(shù)據(jù)DIN進行取 樣產(chǎn)生取樣數(shù)據(jù)D1 ，作為取樣電路的鎖存電路2 0 4 以時鐘信號CLK2對數(shù)據(jù)DIN進行取樣產(chǎn)生取樣數(shù)據(jù)D 2 ，作為取樣電路的鎖存電路2 0 6以時鐘信號CLK3對數(shù)據(jù)DIN進行取樣產(chǎn)生取樣數(shù)據(jù)D3 ，其中時鐘信 號CLK 1超前時鐘信號CLK 2 —延遲時間TD ，時鐘信號 CLK 2超前時鐘信號CLK 3 —延遲時間TD，鎖存電路2 0 8作為一延遲電路延遲取樣數(shù)據(jù)D3產(chǎn)生取樣資料D 0，邊緣檢測電路2 1 O根據(jù)取樣數(shù)據(jù)DO、 Dl、 D 2及D3來判斷數(shù)據(jù)DIN之邊緣的位置，狀態(tài)機2 1 4 再根據(jù)邊緣檢測電路2 1 0輸出的檢測信號EARLY及 LATE產(chǎn)生選擇信號S1及S3給多任務(wù)器2 1 2以決定 將取樣數(shù)據(jù)Dl 、 D2或D3連接至輸出端DOUT。在此 實施例中，鎖存電路2 0 8系使用時鐘信號CLK 1 ，但 在其它實施例中，鎖存電路2 0 8也可以使用時鐘信 號CLK2或CLK3或著是其它頻率。圖8顯示在考慮抖動情況下，圖7中回復(fù)電路2 0 0對數(shù)據(jù)DIN取樣的示意圖，其中箭頭2 1 6表示 時鐘信號CLK 1取樣的位置，箭頭2 1 8表示時鐘信號 CLK2取樣的位置，箭頭2 2 0表示時鐘信號CLK3取 樣的位置。圖9及圖1 0是考慮抖動及偏移情況下， 圖7中電路2 0 0對數(shù)據(jù)DIN取樣的示意圖，其中圖 9是資料DIN晚到的情況，圖1 0系數(shù)據(jù)DIN早到的 情況。本發(fā)明的多取樣數(shù)據(jù)回復(fù)電路2 0 0將根據(jù)數(shù) 據(jù)DIN之邊緣的位置，而從取樣數(shù)據(jù)Dl、 D2及D3 中選取其中之 一 以獲得最佳的時間余裕。舉例來說，在不考慮偏移的情況下，如圖8所示，時鐘信號CLK1 、 CLK 2及CLK 3對應(yīng)在數(shù)據(jù)DIN上的位置就如箭頭2 1 6 、 2 1 8及2 2 0所示，在此情況下，時鐘信 號CLK 2的位置具有較佳的時間余裕，故電路2 0 0將 選擇取樣數(shù)據(jù)D 2給后續(xù)的電路。在考慮偏移的情況 下，若數(shù)據(jù)DIN晚到，如圖9所示，時鐘信號CLK 3的 位置具有較佳的時間余裕，故電路2 0 0將選擇取樣 數(shù)據(jù)D3給后續(xù)的電路。在考慮偏移的情況下，若數(shù)據(jù) DIN早到，如圖1 0所示，時鐘信號CLK 1的位置具有較佳的時間余裕，故電路2 0 0將選擇取樣數(shù)據(jù)D 1給后續(xù)的電路。圖l l是圖8、圖9及圖1 0的疊加圖，其中點狀線表示圖8所示的狀況，虛線表示圖9的狀況，實線表示圖l o的狀況。由圖l l的疊加圖可得知，由于三倍多取樣數(shù)據(jù)回復(fù)電路2 Q O系從三個取樣數(shù)據(jù) Dl、 D2及D3中選取最適當(dāng)?shù)囊粋€，而時鐘信號CLK 1與時鐘信號CLK 3之間相差了 2 TD，因此，應(yīng)用三倍多取樣數(shù)據(jù)回復(fù)電路2 0 O的接收器，在考慮抖動及偏移的情況下，可得到有效的時間余裕Tm二UI-TJ-2 Tskew+2 TD 公式3由于時間余裕的增加，電路2 0 0將可以使用在16更高速的I 0總線。在三倍多取樣數(shù)據(jù)回復(fù)電路2 0 O中，取樣數(shù)據(jù)D 0的功用是在某些情況下用來幫助判斷數(shù)據(jù)DIN之邊 緣的位置，例如，在圖8的情況下，三個取樣點都在 數(shù)據(jù)DIN的邊緣之間，因此無法以取樣數(shù)據(jù)Dl 、 D2 及D3來判斷數(shù)據(jù)DIN之邊緣的位置，此時便需要取樣 數(shù)據(jù)DO來幫助判別數(shù)據(jù)DIN的邊緣位置。圖l 2是三倍多取樣數(shù)據(jù)回復(fù)電路2 0 0的工作狀態(tài)示意圖，在此實施例中包括四種狀態(tài)，其中狀態(tài) 3 0 0表示當(dāng)信號S1及S2均為低準(zhǔn)位時，選擇取樣 數(shù)據(jù)D2作為輸出，狀態(tài)3 0 2表示當(dāng)信號S1為低準(zhǔn) 位而信號S3為高準(zhǔn)位時，選擇取樣數(shù)據(jù)D3作為輸出， 狀態(tài)3 0 4表示當(dāng)信號S1為高準(zhǔn)位而信號S3為低準(zhǔn) 位時，選擇取樣數(shù)據(jù)D1作為輸出，狀態(tài)3 Q 6表示當(dāng) 信號Sl及S3均為高準(zhǔn)位時，選擇取樣數(shù)據(jù)D2作為 輸出。在初始狀態(tài)下，即圖l 6的狀態(tài)3 0 0，狀態(tài) 機2 1 4所輸出的信號S 1及S 2均為低準(zhǔn)位，故輸出 DOUT等于取樣數(shù)據(jù)D2。在狀態(tài)3 0 0下，若邊緣檢 測電路2 1 0檢測到數(shù)據(jù)DIN的邊緣在取樣數(shù)據(jù)D 1及 D2之間，就產(chǎn)生高準(zhǔn)位的信號EARLY，使得狀態(tài)機2 1 4輸出低準(zhǔn)位的信號Sl及高準(zhǔn)位的信號S3 ，進而 使多任務(wù)器212選擇取樣數(shù)據(jù)D3作為輸出，此時電路2 0 0由狀態(tài)3 0 0進入狀態(tài)3 0 2。在狀態(tài)3 0 0下，若邊緣檢測電路2 1 0檢測到數(shù)據(jù)DIN的邊緣 在取樣數(shù)據(jù)D2及D3之間，就產(chǎn)生高準(zhǔn)位的信號LATE， 使得狀態(tài)機2 1 4輸出高準(zhǔn)位的信號S 1及低準(zhǔn)位的 信號S3，進而使多任務(wù)器2 1 2選擇取樣數(shù)據(jù)D1作 為輸出，此時電路2 0 0由狀態(tài)3 0 0進入狀態(tài)3 0 4 。在狀態(tài)3 0 2下，若邊緣檢測電路2 1 0檢測到 數(shù)據(jù)DIN的邊緣在取樣數(shù)據(jù)D 0及D 1之間，就產(chǎn)生高 準(zhǔn)位的信號LATE,使得狀態(tài)機2 1 4輸出低準(zhǔn)位的信 號Sl及S3,進而使多任務(wù)器2 1 2選擇取樣數(shù)據(jù)D 2作為輸出，此時電路2 0 0由狀態(tài)3 0 2進入狀態(tài) 3 0 0。在狀態(tài)3 0 4下，若邊緣檢測電路2 1 0檢 測到數(shù)據(jù)DIN的邊緣在取樣數(shù)據(jù)D 0及D 1之間，就產(chǎn) 生高準(zhǔn)位的信號EARLY ，使得狀態(tài)機2 1 4輸出低準(zhǔn)位 的信號S1及S3，進而使多任務(wù)器2 1 2選擇取樣數(shù) 據(jù)D2作為輸出，此時電路2 0 0由狀態(tài)3 0 4進入狀 態(tài)3 0 0。當(dāng)信號S1及S3均為高準(zhǔn)位時，表示電路 2 0 0進入異常狀態(tài)3 0 6，此時信號EARLY及LATE 均為低準(zhǔn)位，并重置電路2 0 0回到狀態(tài)3 0 0 。除 上述以外的其它狀況將使電路2 0 0維持原狀態(tài)。圖l3是圖7中邊緣檢測電路21O的實施例示 意圖，其中與或門4 0 0根據(jù)取樣資料D0及D1產(chǎn)生信號EG 0 1 ，與或門4 0 2根據(jù)取樣資料D 1及D 2產(chǎn) 生信號EG 1 2 ，與或門4 0 4根據(jù)取樣資料D 2及D3產(chǎn)生信號EG 2 3，信號Sl經(jīng)反相器4 0 6反相產(chǎn) 生信號S 1 B ，信號S 3經(jīng)反相器4 0 8反相產(chǎn)生信號S3B，與門4 1 0根據(jù)信號EG0 1、S1及S3B輸出一 信號給或門4 1 8 ，與門4 1 2根據(jù)信號EG 1 2 、 S1 B及S 3 B輸出 一 信號給或門4 1 8 ，與門4 1 4根 據(jù)信號EG 2 3 、 S 1 B及S 3 B輸出 一 信號給或門4 20 ，與門4 1 6根據(jù)信號EGO 1 、 S 1 B及S 3輸出一 信號給或門4 2 0 ，或門4 1 8根據(jù)與門4 1 0及41 2的輸出產(chǎn)生信號EARLY,或門4 2 0根據(jù)與門4 1 4及4 1 6的輸出產(chǎn)生信號LATE。圖l 4是圖7中狀態(tài)機2 1 4的實施例示意圖， 其中反相器5 0 8用以反相信號EARLY產(chǎn)生信號 EARLYB，反相器5 1 8用以反相信號LATE產(chǎn)生信號 LATEB ，與門5 0 0根據(jù)信號S 1及EARLYB輸出 一 信號 給或門5 1 0 ，與門5 0 2根據(jù)信號S 3 B及LATE輸 出 一 信號給或門5 1 0 ，或門5 1 0根據(jù)與門5 0 0 及5 0 2的輸出產(chǎn)生一信號至鎖存電路5 1 4的輸入 端D ，鎖存電路5 1 4根據(jù)或門5 1 0的輸出及時鐘信 號CLK 1產(chǎn)生信號S 1及S 1 B，與門5 0 4根據(jù)信號S 3及LATEB輸出 一 信號給或門5 1 2 ，與門5 0 6根據(jù)信號S 1 B及EARLY輸出 一 信號給或門5 1 2 ，或門 5 1 2根據(jù)與門5 0 4及5 0 6的輸出產(chǎn)生一信號至 鎖存電路5 1 6的輸入端D ，鎖存電路5 1 6根據(jù)或門5 1 2的輸出及時鐘信號CLK1產(chǎn)生信號S3及S3B， 與非門5 2 2根據(jù)信號S 1及S 3輸出 一 信號給與門52 0 ，與門5 2 0根據(jù)與非門5 2 2的輸出及重置信 號 RESETB產(chǎn)生一信號以重置鎖存電路5 1 4及5 16 。在此實施例中，鎖存電路5 1 4及5 1 6系使用 時鐘信號CLK 1 ，但在其它實施例中，鎖存電路5 1 4 及5 1 6也可以使用時鐘信號CLK 2或CLK 3或著是其它頻率。圖l 5是圖7中多任務(wù)器2 1 2的實施例，其中 反相器6 0 0將信號S 1反相產(chǎn)生信號S 1 B ，反相器 6 0 2將信號S 3反相產(chǎn)生信號S 3 B ，與門6 0 4根 據(jù)取樣數(shù)據(jù)D2及信號S1B及S3B輸出一信號，與門 6 0 6根據(jù)取樣數(shù)據(jù)Dl及信號Sl及S3B輸出一信 號，與門6 0 8根據(jù)取樣數(shù)據(jù)D3及信號S1B及S3 輸出一信號，與門610根據(jù)取樣數(shù)據(jù)D2及信號S1 及S 3輸出 一 信號，或門6 1 2根據(jù)與門6 0 4 、 6 0 6、6 0 8及6 10的輸出產(chǎn)生信號DOUT。本發(fā)明的三倍多取樣數(shù)據(jù)回復(fù)電路2 0 0比習(xí)知 的三倍多取樣數(shù)據(jù)回復(fù)電路使用更少的鎖存電路以及——匙簡的判斷電路，因此電路較為簡單，成本也較低。本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識到，以上的實施例僅是用來說明本實用新型，而并非用作為對本實用新型的限定，只要在本實用新型的實質(zhì)精神范圍內(nèi)對以上所述實施例的變化、變型都將落在本實用新型的權(quán)利要求書范圍內(nèi)。
權(quán)利要求
1. 一種應(yīng)用在接收器的多取樣數(shù)據(jù)回復(fù)電路，用以改善該接收器的時間余裕，其特征在于，該多取樣數(shù)據(jù)回復(fù)電路包括一第一取樣電路，以一第一頻率取樣一輸入數(shù)據(jù)產(chǎn)生一第一取樣數(shù)據(jù)；一第二取樣電路，以一第二頻率取樣該輸入數(shù)據(jù)產(chǎn)生一第二取樣數(shù)據(jù)，該第一頻率超前該第二頻率一第一時間；一第三取樣電路，以一第三頻率取樣該輸入數(shù)據(jù)產(chǎn)生一第三取樣數(shù)據(jù)，該第二頻率超前該第三頻率一第二時間；一邊緣檢測電路，根據(jù)該第一、第二及第三取樣數(shù)據(jù)判斷該輸入數(shù)據(jù)之邊緣的位置，并據(jù)以產(chǎn)生一檢測信號；以及一狀態(tài)機，根據(jù)檢測信號產(chǎn)生一選擇信號以選取第一、第二或第三取樣資料其中之一至多取樣數(shù)據(jù)回復(fù)電路的輸出。
全文摘要
本發(fā)明公開了一種應(yīng)用在接收器的多取樣數(shù)據(jù)回復(fù)電路及方法，包括三個取樣電路以及邊緣偵測電路、狀態(tài)機，分別根據(jù)一第一頻率、一第二頻率及一第三頻率對一輸入數(shù)據(jù)取樣產(chǎn)生一第一取樣數(shù)據(jù)、一第二取樣資料及一第三取樣資料，由第一、第二及第三取樣數(shù)據(jù)判斷該輸入數(shù)據(jù)之邊緣的位置，據(jù)以選取能使該接收器具有最佳時間余裕的取樣數(shù)據(jù)。此外，本發(fā)明的多取樣數(shù)據(jù)回復(fù)電路架構(gòu)及方法較為簡單，成本也較低。
文檔編號H04L1/14GK101262314SQ20071008003
公開日2008年9月10日 申請日期2007年3月5日 優(yōu)先權(quán)日2007年3月5日
發(fā)明者李鐏镮, 蕭舜元 申請人:繪展科技股份有限公司